JPWO2012067177A1 - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JPWO2012067177A1
JPWO2012067177A1 JP2012544292A JP2012544292A JPWO2012067177A1 JP WO2012067177 A1 JPWO2012067177 A1 JP WO2012067177A1 JP 2012544292 A JP2012544292 A JP 2012544292A JP 2012544292 A JP2012544292 A JP 2012544292A JP WO2012067177 A1 JPWO2012067177 A1 JP WO2012067177A1
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
wiring
support substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012544292A
Other languages
English (en)
Inventor
孝治 本戸
孝治 本戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of JPWO2012067177A1 publication Critical patent/JPWO2012067177A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

両面に実装される電子部品間の電気的接続を行う貫通配線を容易に形成することが可能な配線板を提供する。絶縁層１と、絶縁層１の上面の高さと略一致する高さの端面を有する第１の端部及び絶縁層１の下面の高さと略一致する高さの端面を有する第２の端部を有し、金属線からなる貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂとを備える。

Description

本発明は、電子部品を実装するための配線板及びその製造方法に関する。
電子機器の小型化、高機能化に伴って、機器に組み込まれる電子部品（デバイス）も小型化、高集積化が進んでいる。
配線板（基板）の両面にそれぞれ実装された電子部品間で電気的接続を行う場合において、実装する電子部品が異種である場合には、電子部品毎に必要な電極の配置が異なるため、電極の配置に応じた表面配線が必要となる。
しかしながら、表面配線同士の短絡や電気信号の干渉を避けるために、表面配線間に所定の間隔を設ける必要があり、配線板表面における表面配線の占有面積が増大し、電子部品の配置の制約が厳しくなるという問題がある。また、表面配線が長いと、信号遅延が発生したり、高周波特性が劣化したりする問題がある。
また、配線板の両面にそれぞれ実装された電子部品間で電気的接続を行う他の手法として、配線板の一方の面の端子ピッチを他方の面の端子ピッチよりも拡げるため、ガラス等の基材にレーザー等により斜めの微細孔を設け、微細孔内に導電性物質を充填して、斜めの貫通配線を形成した貫通配線基板（インターポーザ）が知られている（例えば、特許文献１参照。）。
しかしながら、この方法では、レーザー等により基材に微細孔を設ける必要があるため、貫通配線を形成するのは困難であった。
特開２００６−３０３３６０号公報
本発明の目的は、両面に実装される電子部品間の電気的接続を行う貫通配線を容易に形成することが可能な配線板及びその製造方法を提供することである。
本発明の一態様によれば、絶縁層と、絶縁層の上面の高さと略一致する高さの端面を有する第１の端部及び絶縁層の下面の高さと略一致する高さの端面を有する第２の端部を有し、金属線からなる貫通配線とを備える配線板が提供される。
本発明の他の態様によれば、絶縁層と、絶縁層の上面の高さと略一致する高さの端面を有する第１の端部及び絶縁層の側面と略同一平面上にある端面を有する第２の端部を有し、金属線からなる貫通配線とを備える配線板が提供される。
本発明の更に他の態様によれば、支持基板の上面に、支持基板と両端が接するように曲線状の金属線を形成する工程と、金属線の少なくとも一部を覆うように、支持基板の上面に絶縁層を形成する工程と、金属線の一部を除去することにより金属線を分断し、前記絶縁層の上面の高さと略一致する高さの端面を有する第１の端部と、前記支持基板の上面に接する第２の端部とをそれぞれ有する一対の貫通配線を形成する工程と、支持基板を除去する工程とを含む配線板の製造方法が提供される。
本発明の更に他の態様によれば、支持基板の上面に、支持基板と両端が接するように曲線状の金属線を形成する工程と、金属線の少なくとも一部を覆うように、支持基板の上面に絶縁層を形成する工程と、金属線の一部を除去することにより金属線の最上部を露出させ、露出した最上部を第１の端部とし、両端を第２及び第３の端部とする貫通配線を形成する工程と、支持基板を除去する工程とを含む配線板の製造方法が提供される。
本発明の更に他の態様によれば、支持基板の上面に、支持基板の上面と接する第１の端部を有し、支持基板の上面と異なる方向に延伸する金属線を形成する工程と、金属線の少なくとも一部を覆うように、支持基板の上面に絶縁層を形成する工程と、金属線の一部を除去することにより、絶縁層の上面の高さと略一致する高さの端面を有する第２の端部を有する貫通配線を形成する工程と、支持基板を除去する工程とを含む配線板の製造方法が提供される。
本発明の実施の形態に係る配線板の一例を示す断面図である。 本発明の実施の形態に係る配線板の一部を拡大した断面図である。 本発明の実施の形態に係る配線板の貫通配線のレイアウトの一例を示す斜視図である。 本発明の実施の形態に係る配線板に電子部品を実装した電子装置の一例を示す断面図である。 本発明の実施の形態に係る配線板の製造方法の一例を説明するための工程断面図である。 本発明の実施の形態に係る配線板の製造方法の一例を説明するための図５に引き続く工程断面図である。 本発明の実施の形態に係る配線板の製造方法の一例を説明するための断面図である。 本発明の実施の形態に係る配線板の製造方法におけるワイヤボンディングのレイアウトの一例を説明するための上面図である。 本発明の実施の形態に係る配線板の製造方法の一例を説明するための図６に引き続く工程断面図である。 本発明の実施の形態に係る配線板の製造方法の一例を説明するための図９に引き続く工程断面図である。 本発明の実施の形態に係る配線板の製造方法の一例を説明するための図１０に引き続く工程断面図である。 本発明の実施の形態の第１の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。 本発明の実施の形態の第２の変形例に係る配線板の一例を示す断面図である。 本発明の実施の形態の第２の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。 本発明の実施の形態の第３の変形例に係る配線板の一例を示す断面図である。 本発明の実施の形態の第４の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。 本発明の実施の形態の第４の変形例に係る配線板の製造方法の一例を説明するための図１６に引き続く工程断面図である。 本発明の実施の形態の第４の変形例に係る配線板の製造方法の一例を説明するための図１７に引き続く工程断面図である。 本発明の実施の形態の第５の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。 本発明の実施の形態の第５の変形例に係る配線板の製造方法の一例を説明するための図１９に引き続く工程断面図である。 本発明の実施の形態の第５の変形例に係る配線板の製造方法の一例を説明するための図２０に引き続く工程断面図である。 本発明のその他の実施の形態に係る配線板の一例を示す断面図である。 本発明のその他の実施の形態に係る配線板の製造方法の一例を説明するための工程断面図である。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、請求の範囲において、種々の変更を加えることができる。
（配線板の構造）
本発明の実施の形態に係る配線板は、図１に示すように、絶縁層１と、絶縁層１の上面の高さと略一致する高さの端面を有する第１の端部（上端）及び絶縁層１の下面の高さと略一致する高さの端面を有する第２の端部（下端）を有し、金属線からなる貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂと、貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂの上端に接続された上面側パッド２ａ〜２ｌと、貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂの下端に接続された下面側パッド３ａ〜３ｌとを備える。
本発明の実施の形態において、「金属線」とは、ボンディングワイヤ、針金又はスタッドバンプ等の、絶縁層１により周囲を覆われる前に予め線状となっている金属部材を意味する。
絶縁層１は、例えば５０μｍ〜１ｍｍ程度の厚さを有する。絶縁層１の材料としては、エポキシ系樹脂や無機材料等が使用可能であり、絶縁性の材料であれば特に限定されない。
貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂは、例えば２０μｍ〜１００μｍ程度の線径を有する。貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂとしては、例えば金（Ａｕ）又は銅（Ｃｕ）等の材料からなるボンディングワイヤが使用可能である。
貫通配線１１ａ〜１６ａは、絶縁層１の厚さ方向に対して平行に延伸する。一方、貫通配線１１ｂ〜１６ｂは、絶縁層１の厚さ方向に対して斜めに延伸する。このように貫通配線１１ｂ〜１６ｂを斜めに延伸させることにより、多層にせずに単層の配線板で電子部品間を接続することができる。貫通配線１１ｂ〜１６ｂの下端の間隔は、外周に向かうにつれて広がっていても良いし、貫通配線１１ｂ〜１６ｂの下端が等間隔に配置されていても良い。ボールグリッドアレイを想定した場合、その格子は等間隔に位置するのが通常であるので、貫通配線１１ｂ〜１６ｂの下端を等間隔に配置することにより、効率よく実装することができる。
貫通配線１１ａ，１１ｂの対は、一本のボンディングワイヤを分断することにより形成されている。図２に示すように、貫通配線１１ａは、下面側パッド３ａに接続された第１の接合部１１１と、第１の接合部１１１上のボール部１１２と、ボール部１１２上の第１の配線部１１３を有する。第１の接合部１１１、ボール部１１２及び第１の配線部１１３は一体に形成されている。一方、貫通配線１１ｂは、下面側パッド３ｂに接続された第２の接合部１１４と、第２の接合部１１４上の第２の配線部１１５を有する。第２の接合部１１４及び第２の配線部１１５は一体に形成されている。
図１に示した貫通配線１２ａ，１２ｂの対、貫通配線１３ａ，１３ｂの対、貫通配線１４ａ，１４ｂの対、貫通配線１５ａ，１５ｂの対及び貫通配線１６ａ，１６ｂの対のそれぞれも、貫通配線１１ａ，１１ｂの対と同様に、一本のボンディングワイヤを分断することにより形成されている。
図３に、絶縁層１ｘ内に配置された複数の貫通配線１１ｘのレイアウトの一例を示す。貫通配線１１ｘの上端は等間隔に配置されている。貫通配線１１ｘの下端は、外周に向かって広がるように配置されている。
図１に示した上面側パッド２ａ〜２ｌ及び下面側パッド３ａ〜３ｌの材料としては、銅（Ｃｕ）等が使用可能である。上面側パッド２ａ〜２ｌ及び下面側パッド３ａ〜３ｌは、貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂの上端及び下端の断面積よりも大きい断面積をそれぞれ有する。図１に示した配線板の上面及び下面に電子部品を実装したときに、上面側パッド２ａ〜２ｌ及び下面側パッド３ａ〜３ｌを介して、端子位置の異なる電子部品を電気的に接続することができる。上面側パッド２ａ〜２ｌのピッチは例えば５０μｍ程度であり、下面側パッド３ａ〜３ｌのピッチは例えば１５０μｍ程度である。上面側パッド２ａ〜２ｌ及び下面側パッド３ａ〜３ｌのピッチは、絶縁層１の厚さと貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂのレイアウトにより適宜調整することが可能である。
本発明の実施の形態に係る配線板は、図４に示すような電子装置に適用可能である。電子装置は、配線板１０と、配線板１０の上面にフリップチップ実装された電子部品２０と、配線板１０の下面にフリップチップ実装された電子部品３０を備える。
電子部品２０は例えばＩＣチップであり、基体２１と、基体２１の下面に配置され、配線板１０の上面側パッド２ａ〜２ｌに複数のバンプ７１を介してそれぞれ接続された複数の電極２２を有する。電子部品２０の複数の電極２２及び配線板１０の上面側パッド２ａ〜２ｌの表面の一部が、ソルダーレジスト７３，７４でそれぞれ覆われている。そして、電子部品２０の複数の電極２２及び配線板１０の上面側パッド２ａ〜２ｌの露出した一部が、複数のバンプ７１にそれぞれ接続されている。電子部品２０と配線板１０の間は、アンダーフィル７５により封止されている。
電子部品３０は例えばマザーボードであり、基体３１と、基体３１の上面に配置され、配線板１０の下面側パッド３ａ〜３ｌに複数のバンプ７２を介してそれぞれ接続された複数の電極３２を有する。配線板１０の下面側パッド３ａ〜３ｌ及び電子部品３０の複数の電極３２の表面の一部が、ソルダーレジスト７６，７７でそれぞれ覆われている。そして、配線板１０の下面側パッド３ａ〜３ｌ及び電子部品３０の複数の電極３２の露出した一部が複数のバンプ７２にそれぞれ接続されている。電子部品３０と配線板１０の間は、アンダーフィル７８により封止されている。
電子部品２０の電極２２と電子部品３０の電極３２とは配置位置・間隔が異なっている。なお、図４では電子部品２０，３０間に単層の配線板１０を介在させた電子装置を説明したが、電子部品の電極の配置位置・間隔に応じて、電子部品間に配線板を複数層積層させることも可能である。
このように、本発明の実施の形態に係る配線板１０によれば、電極２２，３２が高密度かつ異なるレイアウトで配置された電子部品２０，３０に対して、多層配線構造にすることなく、配線板１０の両面に実装される電子部品２０，３０の電極２２，３２同士を自由に接続することが可能となる。
更に、ボンディングワイヤからなる貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂを用いるので、レーザー等により微細孔を形成した後、めっきや印刷等により微細孔に充填した導電性物質からなる貫通配線と比較して、気泡が入ることなく確実に導通できるので、接続信頼性を向上させることができる。
（配線板の製造方法）
次に、本発明の実施の形態に係る配線板の製造方法の一例を、図５〜図１１を用いて説明する。なお、以下に示す製造方法は一例であり特に限定されるものではない。本発明の実施の形態に係る配線板は種々の製造方法により製造することが可能である。
（イ）図５に示すように、ステンレス等の金属板やシリコン基板等の剛性を有する５０μ〜１ｍｍ程度の板状の支持基板４を用意する。本発明の実施の形態では、１ｍｍ厚のステンレス板を用いる。支持基板４の材料としては、後の工程でワイヤボンディングができるものであれば特に限定されない。また、支持基板４の上面にスパッタリング等により銅（Ｃｕ）、金（Ａｕ）又はニッケル（Ｎｉ）等の金属層が堆積されたものを用意しても良い。
（ロ）次に、図６に示すように、超音波熱圧着方式等のワイヤボンディングにより、支持基板４上に両端が接するように、曲線状の銅（Ｃｕ）又は金（Ａｕ）等からなるボンディングワイヤ１１〜１６を例えば線径２０μｍ程度、最小パッドピッチ５０μｍ程度で形成する。本発明の実施の形態において、「曲線状」とは、ループ状の滑らかな曲線を含む他、複数の直線部分が折れ曲がった形状も含む。例えば、ボンディングワイヤ１１を形成するときは、図７に示すように、まず図示を省略したキャピラリを用いて金ボールを形成し、支持基板４上で金ボールをキャピラリを用いて押さえつけ、支持基板４と接合する第１の接合部１１１及びボール部１１２を形成する。引き続き、キャピラリを移動させ、ループ状の第１の配線部１１３及び第２の配線部１１５を形成する。そして、支持基板４上でキャピラリを用いて押さえつけ、支持基板４と接合する第２の接合部１１４を形成する。その後、金線を切断して１サイクルが終了する。図８に、支持基板４ｘ上に複数のボンディングワイヤ１１ｙを形成したレイアウトの一例を示す。複数のボンディングワイヤ１１ｙは、相対的に長いものほど上層を通過するように形成されている。
（ハ）図９に示すように、支持基板４の上面に、ボンディングワイヤ１１〜１６全体を覆うように、例えば厚さ１００μｍ程度の半硬化状態のエポキシ系樹脂フィルムを１００℃でラミネートし、１８０℃、３０分でキュアをすることにより絶縁層１を形成する。絶縁層１を形成する方法としては、ポリイミドワニス等を印刷する手法、ゾルゲル法によるガラス層を形成する方法、セラミックス基板用の半硬化状態のグリーンシートをラミネートし１０００℃程度で焼結する方法等も使用可能である。絶縁層１の材料としては、無機材料でもよく、絶縁性の材料であれば特に限定されない。
（ニ）図１０に示すように、ボンディングワイヤ１１〜１６の上部及び絶縁層１の上部を研磨等により所定の厚さまで除去し、ボンディングワイヤ１１〜１６のそれぞれを２本に分断する。この結果、絶縁層１の上面の高さと略一致する高さの端面を有する上端を有する貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂが形成される。貫通配線１１ａ〜１６ａは、絶縁層１の厚さ方向に平行に延伸する。貫通配線１１ｂ〜１６ｂは、絶縁層１の厚さ方向に対して斜めに延伸する。貫通配線１１ｂ〜１６ｂは、下端の間隔が外周に向けて広がるように形成しても良いし、下端が等間隔になるように形成しても良い。
（ホ）支持基板４を図１１に示すように除去する。この結果、貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂの下端が露出する。その後、図１に示すように、銅（Ｃｕ）めっき等により、貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂの表面上に上面側パッド２ａ〜２ｌ及び下面側パッド３ａ〜３ｌをそれぞれ形成し、配線板が完成する。更に、必要に応じて、上面側パッド２ａ〜２ｌ及び下面側パッド３ａ〜３ｌの上面又は下面の少なくともいずれかに、ニッケル（Ｎｉ）めっき又は金（Ａｕ）めっき等を施すことも可能である。また、図４に示すように配線板１０の両面に電子部品２０，３０をフリップチップ実装することにより電子装置を製造することができる。
本発明の実施の形態に係る配線板の製造方法によれば、ワイヤボンディングにより形成したボンディングワイヤ１１〜１６からなる貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂを形成するので、レーザー等により基材に微細孔を設け、めっきや印刷等により微細孔に導電性物質を充填する方法と比較して、低コストで容易に貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂを形成することが可能となる。
更に、レーザー等により基材に微細孔を設け、めっきや印刷等により微細孔に導電性物質を充填する方法では、導電性物質を充填する時に気泡が入り込む場合があるのに対して、本発明の実施の形態に係る配線板の製造方法によれば、予め形成されたボンディングワイヤ１１〜１６を用いるので、確実に導通でき、接続信頼性の高い貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂを形成することが可能となる。
更に、絶縁層１を形成する前に、予めボンディングワイヤ１１〜１６を形成するので、貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂを所望の線径及び形状で均質に形成することができる。
（第１の変形例）
本発明の実施の形態の第１の変形例として、配線板の製造方法の他の一例を説明する。
本発明の実施の形態の第１の変形例に係る配線板の製造方法では、図６に示したボンディングワイヤ１１〜１６を形成する工程の後、図１２に示すように、支持基板４の上面に、ボンディングワイヤ１１〜１６の上部を露出するように絶縁層１を所定の厚さで形成する点が、本発明の実施の形態に係る配線板の製造方法と異なる。
その後、ボンディングワイヤ１１〜１６を研磨等により絶縁層１の上面の高さまで除去する。この結果、図１０に示した構造と同様の構造が得られる。後の工程は、本発明の実施の形態に係る製造工程と実質的に同様であるので、重複した説明を省略する。
本発明の実施の形態の第１の変形例によれば、本発明の実施の形態に係る配線板の製造方法と比較して、絶縁層１の一部を除去する工程を省略することができ、容易に貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂを形成することが可能となる。更に、絶縁層１を所定の除去しない高さで形成するので、絶縁層１の材料を節約することができる。
（第２の変形例）
本発明の実施の形態の第２の変形例に係る配線板は、図１３に示すように、絶縁層１の上面の高さと略一致する高さの端面を有する第１の端部（上端）と、上端から分岐して互いに異なる方向に延伸し、絶縁層１の下面の高さと略一致する高さの端面を有する第２及び第３の端部（下端）とをそれぞれ有する曲線状の貫通配線１１，１４を備える点が、本発明の実施の形態に係る配線板と異なる。
貫通配線１１，１４の上端は、楕円形状である。絶縁層１の上面には、貫通配線１１，１４に接続された上面側パッド２ｍ，２ｎが配置されている。他の構成は、本発明の実施の形態に係る配線板と実質的に同様であるので、重複した説明を省略する。
本発明の実施の形態の第２の変形例に係る配線板は、電子部品間を分岐して配線する場合に、多層配線構造にすることなく分岐して配線することができる点で有効である。
本発明の実施の形態の第２の変形例に係る配線板の製造方法は、図１４に示すように、ボンディングワイヤ１１，１４の最上部を露出するように絶縁層１を所定の高さで形成した後、研磨等によりボンディングワイヤ１１〜１６の上部を絶縁層１の高さまで除去すれば良い。或いは、ボンディングワイヤ１１〜１６の全体を覆うように絶縁層１を形成した後、ボンディングワイヤ１１，１４を２本に分断しない高さまで絶縁層１の一部及びボンディングワイヤ１１〜１６の一部の双方を除去しても良い。
（第３の変形例）
本発明の実施の形態の第３の変形例に係る配線板は、図１５に示すように、貫通配線１３ｂ，１６ｂが、絶縁層１の側面と略同一平面上にある端面を有する端部を有する点が、本発明の実施の形態に係る配線板と異なる。絶縁層１の側面には、貫通配線１３ｂ，１６ｂの端部に接続する側面側パッド３ｍ，３ｎが配置されている。
本発明の実施の形態の第３の変形例に係る配線板の製造方法は、図１０に示した支持基板４を図１１に示すように除去した後、研磨等により絶縁層１及び貫通配線１１ａ〜１６ａ，１１ｂ〜１６ｂの外周の一部を除去し、貫通配線１３ｂ，１６ｂを絶縁層１の側面から露出させる。その後、めっき等により貫通配線１３ｂ，１６ｂに接続した側面側パッド３ｍ，３ｎを形成すれば良い。
（第４の変形例）
本発明の実施の形態の第４の変形例として、ワイヤボンディングをする代わりに、スタッドバンプ法を用いる配線板の製造方法の一例を説明する。
本発明の実施の形態の第４の変形例に係る配線板の製造方法では、図５に示すように支持基板４を用意した後、図１６に示すように、スタッドバンプ法により、支持基板４上に突起４１ａ〜４１ｌが形成されたスタッドバンプ４２ａ〜４２ｌを形成する。突起４１ａ〜４１ｌ及びスタッドバンプ４２ａ〜４２ｌにより、支持基板４の上面に対して異なる方向に延伸する金属線が構成される。
引き続き、図１７に示すように、支持基板４の上面に、突起４１ａ〜４１ｌの一部を覆うように所定の高さで絶縁層１を形成する。その後、図１８に示すように、研磨等により、突起４１ａ〜４１ｌの一部を絶縁層１の上面の高さまで除去する。或いは、図１７及び図１８の手順の代わりに、突起４１ａ〜４１ｌの全体を覆うように絶縁層１を形成した後、突起４１ａ〜４１ｌの一部及び絶縁層１の一部の双方を除去しても良い。
本発明の実施の形態の第４の変形例に係る配線板の製造方法によれば、ワイヤボンディングをする代わりに、スタッドバンプ法を用いた場合でも容易に配線板を製造可能となる。この場合、一本の金属線を分断して一対の貫通配線を形成する場合と比較して、奇数本の貫通配線を形成することができ、且つ、貫通配線を個別に配置することができるので配置の自由度が高くなる。
（第５の変形例）
本発明の実施の形態の第５の変形例として、ワイヤボンディングの代わりに、予め作製した金属線を用いた配線板の製造方法の一例を説明する。
本発明の実施の形態の第５の変形例に係る配線板の製造方法では、図５に示すように支持基板４を用意した後、図１９に示すように、支持基板４にエッチング等により貫通孔５１ａ〜５１ｌを形成する。
図２０に示すように、予め作製された金（Ａｕ）、銅（Ｃｕ）又はアルミニウム（Ａｌ）等からなる金属線６１〜６６を曲げて貫通孔５１ａ〜５１ｌに挿入し、固定した後、図２１に示すように支持基板４の上面に金属線６１〜６６の一部を露出するように絶縁層１を形成する。
その後、研磨等により、金属線６１〜６６の一部を絶縁層１の上面の高さまで除去する。或いは、金属線６１〜６６の全体を覆うように絶縁層１を形成した後、金属線６１〜６６の一部及び絶縁層１の一部の双方を除去しても良い。その後、支持基板４を除去するとともに、研磨等により絶縁層１の下面から突出している金属線６１〜６６の一部を除去する。
本発明の実施の形態の第５の変形例に係る配線板の製造方法によれば、ワイヤボンディングの代わりに、予め作製した金属線６１〜６６を用いた場合でも容易に配線板を製造可能となる。
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた実施の形態の説明においては、超音波熱圧着方式のワイヤボンディングを説明したが、熱圧着方式又は超音波方式等のワイヤボンディングを使用しても良い。超音波方式では、例えばアルミニウム線を用いて室温にて接合を行うことが可能である。
本発明の実施の形態に係る配線板としては、絶縁層１の厚さ方向に対して外周に向けて下端が広がるように斜めに延伸する貫通配線１１ｂ〜１６ｂを有するインターポーザを一例として説明したが、絶縁層１の厚さ方向に平行な貫通配線のみを有する配線板にも適用可能である。
また、絶縁層１の厚さ方向に平行に延伸する貫通配線１１ａ〜１６ａと、絶縁層１の厚さ方向に対して斜めに延伸する貫通配線１１ｂ〜１６ｂを説明したが、ボンディングワイヤのレイアウトを調整することにより、絶縁層１の厚さ方向に対して斜めに延伸する貫通配線のみを有する配線板にも適用可能である。例えば、図２２に示すように、貫通配線１１ｂ〜１６ｂと同様に、貫通配線１１ａ〜１６ａが絶縁層１の厚さ方向に対して斜めに延伸していても良い。図２２に示した配線板は、図２３に示すように、ボンディングワイヤ１１〜１６の図２２に示した貫通配線１１ａ〜１６ａとなる部分を予め斜めに形成することにより製造可能である。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な請求の範囲に係る発明特定事項によってのみ定められるものである。

Claims (15)

  1. 絶縁層と、
    前記絶縁層の上面の高さと略一致する高さの端面を有する第１の端部及び前記絶縁層の下面の高さと略一致する高さの端面を有する第２の端部を有し、金属線からなる貫通配線
    とを備えることを特徴とする配線板。
  2. 絶縁層と、
    前記絶縁層の上面の高さと略一致する高さの端面を有する第１の端部及び前記絶縁層の側面と略同一平面上にある端面を有する第２の端部を有し、金属線からなる貫通配線
    とを備えることを特徴とする配線板。
  3. 前記貫通配線が、前記絶縁層の厚さ方向に対して斜めに延伸することを特徴とする請求項１又は２に記載の配線板。
  4. 前記貫通配線の前記第２の端部が、互いに等間隔に配置されていることを特徴とする請求項１に記載の配線板。
  5. 前記第１の端部に接続された第１のパッド、及び前記第２の端部に接続された第２のパッドの少なくとも一方を更に備えることを特徴とする請求項１〜４のいずれか１項に記載の配線板。
  6. 前記貫通配線が、前記絶縁層の厚さ方向に平行に延伸することを特徴とする請求項１又は４に記載の配線板。
  7. 前記金属線が、スタッドバンプであることを特徴とする請求項１〜６のいずれか１項に記載の配線板。
  8. 前記貫通配線が、前記第１の端部から分岐して前記第２の端部とは異なる方向に延伸し、前記絶縁層の下面の高さと略一致する高さの端面を有する第３の端部を更に有することを特徴とする請求項１又は２に記載の配線板。
  9. 支持基板の上面に、前記支持基板と両端が接するように曲線状の金属線を形成する工程と、
    前記金属線の少なくとも一部を覆うように、前記支持基板の上面に絶縁層を形成する工程と、
    前記金属線の一部を除去することにより前記金属線を分断し、前記絶縁層の上面の高さと略一致する高さの端面を有する第１の端部と、前記支持基板の上面に接する第２の端部とをそれぞれ有する一対の貫通配線を形成する工程と、
    前記支持基板を除去する工程
    とを含むことを特徴とする配線板の製造方法。
  10. 前記貫通配線を形成する工程は、前記絶縁層の厚さ方向に対して斜めに延伸するように前記貫通配線を形成することを特徴とする請求項９に記載の配線板の製造方法。
  11. 前記貫通配線を形成する工程は、前記貫通配線の前記第２の端部が、互いに等間隔となるように前記貫通配線を形成することを特徴とする請求項９又は１０に記載の配線板の製造方法。
  12. 前記支持基板を除去する工程の後に、前記絶縁層の一部及び貫通配線の一部を除去し、前記第２の端部を前記絶縁層の側面から露出させる工程を更に含むことを特徴とする請求項９〜１１のいずれか１項に記載の配線板の製造方法。
  13. 支持基板の上面に、前記支持基板と両端が接するように曲線状の金属線を形成する工程と、
    前記金属線の少なくとも一部を覆うように、前記支持基板の上面に絶縁層を形成する工程と、
    前記金属線の一部を除去することにより前記金属線の最上部を露出させ、前記露出した最上部を第１の端部とし、前記両端を第２及び第３の端部とする貫通配線を形成する工程と、
    前記支持基板を除去する工程
    とを含むことを特徴とする配線板の製造方法。
  14. 支持基板の上面に、前記支持基板の上面と接する第１の端部を有し、前記支持基板の上面と異なる方向に延伸する金属線を形成する工程と、
    前記金属線の少なくとも一部を覆うように、前記支持基板の上面に絶縁層を形成する工程と、
    前記金属線の一部を除去することにより、前記絶縁層の上面の高さと略一致する高さの端面を有する第２の端部を有する貫通配線を形成する工程と、
    前記支持基板を除去する工程
    とを含むことを特徴とする配線板の製造方法。
  15. 前記金属線を形成する工程は、スタッドバンプ法によりスタッドバンプを形成することを特徴とする請求項１４に記載の配線板の製造方法。
JP2012544292A 2010-11-17 2011-11-17 配線板及びその製造方法 Pending JPWO2012067177A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010256427 2010-11-17
JP2010256427 2010-11-17
PCT/JP2011/076489 WO2012067177A1 (ja) 2010-11-17 2011-11-17 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2012067177A1 true JPWO2012067177A1 (ja) 2014-05-12

Family

ID=46084098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544292A Pending JPWO2012067177A1 (ja) 2010-11-17 2011-11-17 配線板及びその製造方法

Country Status (3)

Country Link
JP (1) JPWO2012067177A1 (ja)
TW (1) TW201244560A (ja)
WO (1) WO2012067177A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5776174B2 (ja) * 2010-12-15 2015-09-09 富士通株式会社 電子部品内蔵基板の製造方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) * 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
JP6614313B2 (ja) * 2013-12-25 2019-12-04 日亜化学工業株式会社 発光装置
JP6428249B2 (ja) 2013-12-25 2018-11-28 日亜化学工業株式会社 発光装置
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN104900638B (zh) * 2015-05-27 2017-10-24 深圳市华星光电技术有限公司 发光元件组装结构
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI775430B (zh) * 2021-05-11 2022-08-21 日商新川股份有限公司 半導體裝置的製造方法以及打線接合裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101215A (ja) * 1998-05-06 2000-04-07 Ngk Insulators Ltd プリント回路用基板材の製造方法
JP2001230546A (ja) * 2000-02-15 2001-08-24 Ngk Insulators Ltd プリント回路用基板材の製造方法
JP2002246717A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP2002314244A (ja) * 2001-04-11 2002-10-25 Ngk Insulators Ltd コア基板とその製造方法、該コア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101215A (ja) * 1998-05-06 2000-04-07 Ngk Insulators Ltd プリント回路用基板材の製造方法
JP2001230546A (ja) * 2000-02-15 2001-08-24 Ngk Insulators Ltd プリント回路用基板材の製造方法
JP2002246717A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP2002314244A (ja) * 2001-04-11 2002-10-25 Ngk Insulators Ltd コア基板とその製造方法、該コア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置

Also Published As

Publication number Publication date
WO2012067177A1 (ja) 2012-05-24
TW201244560A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
WO2012067177A1 (ja) 配線板及びその製造方法
US10297582B2 (en) BVA interposer
US20180233448A1 (en) Substrate-Less Stackable Package With Wire-Bond Interconnect
JP5330065B2 (ja) 電子装置及びその製造方法
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JPWO2007032213A1 (ja) プリント配線基板および半導体パッケージ
JP2002076057A5 (ja)
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP6027905B2 (ja) 半導体装置
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
US9565755B2 (en) Electronic component
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
JP5839503B2 (ja) 半導体装置、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）及び電子機器
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP3785661B2 (ja) 両面配線基板の製造方法および半導体装置の製造方法
JP2012227320A (ja) 半導体装置
JP5275123B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017174952A (ja) プリント配線板およびプリント配線板の製造方法
JP4619104B2 (ja) 半導体装置
JP2007005415A (ja) 多層配線基板および半導体装置
JP2014026997A (ja) 半導体装置
JP2005175260A (ja) 半導体装置およびその製造方法
JP2014229831A (ja) 半導体装置とその製造方法
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107