JP3851585B2 - プリント配線板へのベアチップ半導体素子の接続方法 - Google Patents
プリント配線板へのベアチップ半導体素子の接続方法 Download PDFInfo
- Publication number
- JP3851585B2 JP3851585B2 JP2002110832A JP2002110832A JP3851585B2 JP 3851585 B2 JP3851585 B2 JP 3851585B2 JP 2002110832 A JP2002110832 A JP 2002110832A JP 2002110832 A JP2002110832 A JP 2002110832A JP 3851585 B2 JP3851585 B2 JP 3851585B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- semiconductor element
- bare chip
- chip semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バンプなどの突起電極を有しないベアチップ半導体素子を、フリップチップボンディング法によって、プリント配線板に接続するためのプリント配線板へのベアチップ半導体素子の接続方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末などの小型で高性能な電子機器が急速に普及している。その原動力として、一つには機器の飛躍的な小型化を挙げることができる。またその背景には、従来、複数のＬＳＩで構成されていたシステムや機能を１つの半導体素子に集約するSystem on Chip（以下、「ＳＯＣ」と略称する）化の技術の進歩がある。その一方で、必要な半導体素子を複数組み合わせ、直接プリント配線板上に搭載し、１パッケージ化したSystem in Package（以下、「ＳＩＰ」と略称する）も近年、注目を集めている。
【０００３】
携帯電話に代表される携帯情報機器では、高機能化が進むほど商品サイクルが短くなってきており、開発期間の短縮が大きな課題となってきている。仮にひとつの機能変更が生じた場合、ＳＯＣでは、半導体素子の設計からプロセスまですべてに影響を与える変更が必要であり、開発に膨大な費用と時間を要する。これに対しＳＩＰでは、一部の半導体素子の種類変更や追加、および若干のプリント配線板の変更等により対応が可能であるため、ＳＯＣに比べて大幅な開発期間の短縮と開発コストの低減とを図ることができる。
【０００４】
上記のような利点を有するＳＩＰではあるが、その小型化・高密度化には大きな問題がある。すなわち、ＳＩＰは複数の半導体素子を集めて一つのシステムを構成するので、中には自社の半導体素子のみならず、他社の半導体素子も搭載しなければならない状況が往々にして出てくる。また、ＳＩＰの小型化・高密度化のためには、バンプ等の突起電極が配置されたベアチップ半導体素子をフェイスダウンでプリント配線板に実装するフリップチップボンディング法が有効である。しかし、前述のように他社のベアチップ半導体素子が必要な場合、特開２０００−２０８９１０号公報に記載してあるように、他社で突起電極が配置されたベアチップ半導体素子を生産してから自社で使用するまでの取り扱いが問題となり、生産性や品質の安定性が悪くなってしまう。突起電極が配置されていないベアチップ半導体素子を使用する場合には、フリップチップボンディング法による実装を諦めざるを得ず、ＳＩＰの小型化の支障となってしまう。
【０００５】
図５は、特開２０００−２０８９１０号公報に開示されている接続方法の概要を示す。この接続方法では、めっき法によりプリント配線板側にバンプ等の突起電極を形成することで、突起電極無しのベアチップ半導体素子等をプリント配線板に搭載することを可能にしている。
【０００６】
図５において、５０１はプリント配線板、５０２は電極端子、５０３は上部表面外層導体、５０４は内層導体、５０５は下部表面外層導体、５０６は貫通導通孔、５０７はめっきレジスト層、５０８はソルダレジスト層、５０９は突起電極、および５１０はベアチップ半導体素子をそれぞれ示す。
【０００７】
図５（ａ）で示すように、内層導体５０４を形成してあるプリント配線板５０１には、部品を取り付けるための部品穴や層間を接続するための貫通孔、および非貫通穴などが穴開け加工され、めっき処理によりスルーホールやバイヤホール等の貫通導通孔穴５０６が形成される。またプリント配線板５０１の上部表面外層導体５０３、下部表面外層導体５０５、および電極端子５０２もめっき法にて形成される。また所定の箇所にソルダレジスト層５０８が形成される。
【０００８】
次に図５（ｂ）に示すように、めっきレジスト層５０７をプリント配線板５０１上に形成し、ベアチップ部品を接続する電極端子５０２には、フォト法や炭酸ガスレーザにて微小な穴が開けられる。その後、めっき法にて、所定の金属を析出させることで電極端子５０２上には突起電極５０９が形成される。
【０００９】
そして図５（ｃ）に示すように、めっきレジスト層５０７が剥離された後、ベアチップ部品５１０は、フリップチップボンディング法にて、突起電極５０９を介してプリント配線板５０１と接続される。
【００１０】
【発明が解決しようとする課題】
特開２０００−２０８９１０公報に開示されている方法では、プリント配線板５０１の上部表面外層導体５０３および下部表面外層導体５０５等の回路形成のためのめっきプロセスとは別に、突起電極５０９形成のために専用のめっきプロセスが必要となる。さらに同公報には、無電解銅めっきを２０μｍ〜３０μｍ、無電解ニッケルめっきを１０μｍ、さらに無電解金めっきを０．５μｍ積層して突起電極５０９を構成することが記載されている。このような構成であれば、めっきプロセスが複雑となり、また各金属析出のために多大な処理時間が必要となり、製造コストの上昇を招くとともに、生産性も劣ることになる。
【００１１】
本発明の目的は、突起電極を有しないベアチップ半導体素子を用いてＳＩＰを構成する場合でも、ＳＩＰの小型化・高密度化が図れるように、フリップチップボンディング法にてベアチップ半導体素子とプリント配線板との接続を行うことができ、しかも複雑でかつ多大な処理時間を要しないプリント配線板へのベアチップ半導体素子の接続方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明は以上の問題点を解決するために、以下の手段を提供する。
本発明は、ベアチップ半導体素子とプリント配線板とをフェイスダウンで搭載する場合のプリント配線板へのベアチップ半導体素子の接続方法であって、
ベアチップ半導体素子に接続するプリント配線板の電極端子に、表面に開口して内壁に導体層が構成される凹部を形成しておき、
該電極端子の凹部に接続部材を載置し、
該接続部材にベアチップ半導体素子の電極パッドを接触させた後、
ベアチップ半導体素子の搭載によって、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧して、
ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成することを特徴とするプリント配線板へのベアチップ半導体素子の接続方法である。
本発明に従えば、プリント配線板にベアチップ半導体素子をフェイスダウンで搭載するための電極端子に、表面に開口し、内壁に導体層が形成される凹部を形成しておく。凹部には接続部材を載置し、接続部材にベアチップ半導体素子の電極パッドを接触させた後、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧する。ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成する。これによって接続部材は、一部が該凹部内に入り込んで凹所内に充填されるような塑性変形を受けるので、確実に電極端子と結合され、ベアチップ半導体素子とのフリップチップ接合を行うための突起電極として機能する。突起電極は、複雑なめっき法で形成する必要はなくなり、ベアチップ半導体素子との接合の際に形成することができる。プリント配線板側に突起電極を形成するので、ベアチップ半導体素子側に突起電極が形成されていなくても、フェイスダウンによる搭載が可能となる。
また本発明は、前記プリント配線板の電極端子の凹部に接続部材を載置している状態で、該プリント配線板の表面を、該接続部材の頂部を除いて、アンダフィル用の電気絶縁性材料で覆うことを特徴とする。
本発明に従えば、アンダフィル用の電気絶縁性材料で覆われていない接続部材の頂部にベアチップ半導体素子の電極パッドを接触させてフリップチップ接合を行えば、接合部を除いて電気絶縁性材料がプリント配線板とベアチップ半導体素子との間隙に充填されている状態とすることができ、耐候性などを向上させ、信頼性を高めることができる。
【００３１】
なお、本発明の電極端子の凹部は、回路パターン形成のためのフォト法によるエッチング処理と同時に、電極端子の略中心に開口を形成することができる。開口には、一例として炭酸ガスレーザ等を照射すれば、プリント配線板の内層導体まで至る凹部を形成することができる。その後、回路パターン、貫通孔、および非貫通穴へのめっき処理と同時に電極端子の凹部にもめっき処理を施し、非貫通導電穴を形成する。凹部に球状などの接続部材を搭載し、突起電極とすることによって、該接続部材を介し、ベアチップ半導体素子の電極パッドと、プリント配線板の電極端子とを接続できる。これによって、先行技術のようなめっき法を使用した場合に比べ、低コストで突起電極を有するプリント配線板が提供することができ、さらに生産性の向上も図ることができる。このような突起電極を有するプリント配線基板を用いることにより、突起電極を有しないベアチップ半導体素子をフリップチップボンディング法にて接続することが可能となることで、使用するベアチップ半導体素子の選択の範囲が制約を受けにくく、かつ小型化・高密度化を図ったＳＩＰを実現することができる。
【００３２】
【発明の実施の形態】
以下に、本発明の実施の形態を図１〜図４の図面を用いて説明する。
【００３３】
図１は、本発明の実施の一形態である球状接続部材で突起電極を形成したプリント配線板に、ベアチップ半導体素子をフリップチップボンディング法にて接続した接続構造体の接続部断面を示す。図２は、（ａ）〜（ｄ）で、本発明に関わるプリント配線板の製造工程の概略を一部断面視で示す。図３は、（ａ），（ｂ）で、本発明に関わるプリント配線板に球状接続部材にて形成した突起電極を介して、ベアチップ半導体素子をフリップチップボンディング法にて接続する製造工程の概要を一部断面視で示す。
【００３４】
図１〜図３において、１０１はプリント配線板、１０２は突起電極、１は表層絶縁体、２は内層絶縁体、３は内層導体、４は表層導体、５は貫通孔または非貫通穴、６は表層回路パターン、７は電極端子、８は電極端子７の凹部、９は無電解銅めっき層、１０は無電解ニッケルめっき層、１１は無電解金めっき層、１２はソルダレジスト層、１３は球状接続部材、１４はベアチップ半導体素子、１５は電極パッド、１６はベアチップ半導体素子１４の保護膜、１７はアンダフィルを示す。
【００３５】
図１に示すように、多層のプリント配線板１０１でベアチップ半導体素子１４を搭載する搭載面には電極端子７が形成され、電極端子７の略中央に略円形の開口を有する凹部８に、金（Ａｕ）等からなる突起電極１０２を介し、ベアチップ半導体素子１４の電極パッド１５がフリップチップボンディング法にて接続される。以下に、プリント配線板１０１の製造方法、およびベアチップ半導体素子１４との接続方法に関し、図２および図３を用いて詳述する。
【００３６】
図２（ａ）において、図１のプリント配線板１０１の元になるプリント配線板２０１は、表層絶縁体１、内層絶縁体２、およびその間に挟まれた内層導体３からなり、さらに表層絶縁体１の表面には、表層導体４が形成されている。内層導体３には、予めパターン形成が行なわれ、その上に表層絶縁体１が積層される。プリント配線板２０１には、部品を取り付けるための部品穴や層間を接続するための貫通孔または非貫通穴５が穴開け加工される。その後、表層導体４に回路パターンを形成する目的で、多層プリント配線板２０１の表面に所定パターンを残すようにしてフォトレジスト２０２が塗布され、露光と現像とによってフォトレジスト２０２のパターン形成がなされる。
【００３７】
そして、図２（ｂ）において、エッチング処理工程で、フォトレジスト２０２に覆われていない表層導体４が取り除かれることで、プリント配線板２０１の表面に表層回路パターン６が形成される。このとき、電極端子７の略中心となる位置には、略円形の開口部２０３が形成される。開口部２０３の直径は、電極端子７の一辺よりも小さくする。具体的には、電極端子７の一辺は８０μｍ〜１００μｍ程度で、開口部２０３の直径は６０μｍ〜８０μｍ程度が望ましい。パターン形成は、本手法のようにいったん均一に導体層を形成してから不要部分を除去する方法以外に、必要部分のみを析出させるフルアディティブ法を用いて行なっても差し支えない。
【００３８】
さらに、図２（ｃ）において、電極端子７上の開口部２０３に一例として炭酸ガスレーザ照射等の手段を用いて、プリント配線板２０１の表面に対し略垂直方向に内層導体３に達するまでの凹部８を形成し、所定のデスミア処理が施される。
【００３９】
その後、図２（ｄ）において、無電解銅めっきを施すことで、凹部８の内壁に無電解銅めっき層９が形成され、電極端子７と内層導体３とが接続される。同時に他の貫通孔または非貫通穴５の内壁にも無電解銅めっき層９が形成され、表面回路パターン６と接続される。さらに無電解銅めっき層９の上に、無電解ニッケルめっき層１０、および無電解金めっき層１１を形成し、所定の箇所にソルダレジスト層１２を形成することにより、プリント配線板１０１が完成する。
【００４０】
図３（ａ）において、前述のようにして形成されたプリント配線板１０１の電極端子７の略円形の開口を有する凹部８に、金等からなる球状接続部材１３を搭載する。球状接続部材１３の直径は、凹部８の直径より大きく、かつ電極端子７の一辺よりも小さい。具体的には、前述のように、電極端子の一辺が８０μｍ〜１００μｍである場合、開口部２０３の直径は６０μｍ〜８０μｍ程度が望ましいため、球状接続部材の直径は、６０μｍ〜１００μｍとなる。球状接続部材１３は、等方的な球形であるので、載置する向きを揃える必要はなく、載置を迅速に行うことができる。
【００４１】
また、ベアチップ半導体素子１４とプリント配線板１０１との接続強度を上げ、信頼性を向上させる目的で、プリント配線板１０１上のベアチップ半導体素子１４搭載位置に、電気絶縁性の合成樹脂材料、たとえばシリコン樹脂などからなるアンダフィル１７を塗布する。
【００４２】
ベアチップ半導体素子１４を、フリップチップボンディングツール３０１に吸着し、電極パッド１５とプリント配線板１０１の搭載面とを対向させ、かつ球状接続部材１３の中心とベアチップ半導体素子１４の電極パッド１５の中心とが合致するように配置する。
【００４３】
図３（ｂ）において、ベアチップ半導体素子１４を、所定の圧力と温度条件下で、球状接続部材１３を介し、プリント配線板１０１に圧接する。このとき同時に超音波振動を印加する場合もある。球状接続部材１３はフリップチップボンディングツール３０１からの圧力により塑性変形し、略円形の開口を有する電極端子７の凹部８にその一部が陥入して、突起電極１０２が形成される。このようにして形成される突起電極１０２を介し、プリント配線板１０１の電極端子７とベアチップ半導体素子１４の電極パッド１５との間が接続される。
【００４４】
また、アンダフィル１７は、プリント配線板１０１とベアチップ半導体素子１４との間に広がり、所定の硬化条件にて硬化される。なお、アンダフィル１７は、ベアチップ半導体素子１４とプリント配線板１０１とを接続した後で、その間隙から注入するようにすることもできる。
【００４５】
図４は、（ａ）〜（ｂ）で、本発明の実施の他の形態について示す。本実施形態では、円柱状の接続部材を用いて形成した突起電極を介し、プリント配線板にベアチップ半導体素子を、フリップチップボンディング法により接続する。本実施の形態においても、プリント配線板１０１の製造方法は前述の図１の実施形態の場合同様である。本実施形態で図１ｎ実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。
【００４６】
図４（ａ）においては、前述のようにして形成されたプリント配線板１０１の略円形の開口を有する電極端子７の凹部８に、金等の材料からなる円柱状接続部材１８が搭載される。円柱状接続部材１８の直径は、凹部８の直径よりも小さい。具体的には、前述のように、電極端子の一辺が８０μｍ〜１００μｍである場合、開口部２０３の直径は６０μｍ〜８０μｍ程度が望ましいことから、円柱状接続部材１８の直径は、６０μｍ〜８０μｍ以下となる。円柱状接続部材１８は、直径に比較して軸線方向の長さを長くすることができ、突起電極としての高さを大きくすることができる。
【００４７】
また、ベアチップ半導体素子１４とプリント配線板１０１との接続強度を上げ、信頼性を向上させる目的で、プリント配線板１０１上のベアチップ半導体素子１４搭載位置に、電気絶縁性合成樹脂からなるアンダフィル１７を塗布することは、前記第一の実施の形態の場合と同様である。ベアチップ半導体素子１４は、フリップチップボンディングツール３０１に吸着され、電極パッド１５がプリント配線板１０１の搭載面と対向するようにして、かつ円柱状接続部材１８の中心軸とベアチップ半導体素子１４の電極パッド１５の中心とが合致するように配置する。
【００４８】
図４（ｂ）において、ベアチップ半導体素子１４は、所定の圧力と温度条件下で、円柱状接続部材１８を介し、プリント配線板１０１に圧接される。このとき、前述の実施の一形態の場合と同様に、同時に超音波振動を印加する場合もある。円柱状接続部材１８はフリップチップボンディングツール３０１を介して印加される圧力によって変形し、略円形の開口を有する電極端子７の凹部８にその一部が入り込み、電極端子７と電極パッド１５間との間で塑性変形し、突起電極３０２が形成される。
【００４９】
以上のようにして、突起電極３０２を介し、プリント配線板１０１の電極端子７とベアチップ半導体素子１４の電極パッド１５との間が接続される。また、アンダフィル１７はプリント配線板１０１とベアチップ半導体素子１４との間に広がり、所定の硬化条件にて硬化される。なお、アンダフィル１７は、図１の実施の形態の場合同様に、ベアチップ半導体素子１４とプリント配線板１０１とを接続した後で、その間隙に注入してもよい。
【００５０】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５１】
たとえば、球状接続部材１３や円柱状接続部材１８は、プリント配線板１０１上に突起電極１０２，３０２を形成し、ベアチップ半導体素子１４と接続を果たせば良く、その形状は球状や円柱状に限定されるものではなく、円錐状、三角錐状、三角柱状、四角推状、四角柱状、多角推状、および多角柱状でもよい。
【００５２】
また同様に、プリント配線板１０１の電極端子７の凹部８は、開口部２０３の形状が円形に限定されるものではなく、三角形、四角形、および多角形でもよい。
【００５３】
さらに、接続部材の材質は金のような単元素の金属に限定されるものではなく、はんだのような合金や、銀ペーストのような混合物から形成されてもよい。また、プリント配線板１０１の突起電極１０２，３０２は、ベアチップ半導体素子１４の搭載時の加圧力で、接続部材を、電極端子７の凹部８に入り込ませることで形成しているが、ベアチップ半導体素子１４の搭載前にレベリング装置などで事前に接続部材のみを加圧して形成することも可能である。
【００５４】
【発明の効果】
以上のように本発明によれば、プリント配線板にベアチップ半導体素子をフェイスダウンで搭載するための電極端子に、表面に開口し、内壁に導体層が形成される凹部を形成しておく。凹部には接続部材を載置し、接続部材にベアチップ半導体素子の電極パッドを接触させた後、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧する。ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成する。これによって接続部材は、一部が該凹部内に入り込んで凹所内に充填されるような塑性変形を受けるので、確実に電極端子と結合され、ベアチップ半導体素子とのフリップチップ接合を行うための突起電極として機能する。突起電極は、複雑なめっき法で形成する必要はなくなり、ベアチップ半導体素子との接合の際に形成することができる。プリント配線板側に突起電極を形成するので、ベアチップ半導体素子側に突起電極が形成されていなくても、フェイスダウンによる搭載が可能となる。
また本発明によれば、アンダフィル用の電気絶縁性材料で覆われていない接続部材の頂部にベアチップ半導体素子の電極パッドを接触させてフリップチップ接合を行えば、接合部を除いて電気絶縁性材料がプリント配線板とベアチップ半導体素子との間隙に充填されている状態とすることができ、耐候性などを向上させ、信頼性を高めることができる。
【００６３】
以上、詳細に説明したように、本発明を用いることにより、突起電極を有しないベアチップ半導体素子を、フリップチップボンディング法によりプリント配線板に接続することが可能となることで、ＳＩＰの小型化・高密度化が図れるとともに、ＳＩＰを構成するためのベアチップ半導体素子の選択で制約を受けにくくすることができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態である球状接続部材１３で突起電極１０２を形成したプリント配線板１０１に、ベアチップ半導体素子１４をフリップチップボンディング法にて接続した接続構造体の接続部断面である。
【図２】図１のプリント配線板１０１の製造工程を概略的に説明するための部分的な断面図である。
【図３】図１のプリント配線板１０１に球状接続部材１３にて形成した突起電極１０２を介して、ベアチップ半導体素子１４をフリップチップボンディング法にて接続する製造工程を概略的に説明するための部分的な断面図である。
【図４】本発明の実施の他の形態である円柱状接続部材１８にて形成した突起電極３０２を介して、ベアチップ半導体素子１４をフリップチップボンディング法にて接続する製造工程を概略的に説明するための部分的な断面図である。
【図５】従来のめっき法でプリント配線板に突起電極を形成し、突起電極無しのベアチップ半導体素子等をプリント配線板に搭載する方法を概略的に示す部分的な断面図である。
【符号の説明】
１ 表層絶縁体
２ 内層絶縁体
３ 内層導体
４ 表層導体
５ 貫通孔または非貫通穴
６ 表層回路パターン
７ 電極端子
８ 凹部
９ 無電解銅めっき層
１０ 無電解ニッケルめっき層
１１ 無電解金めっき層
１２ ソルダレジスト層
１３ 球状接続部材
１４ ベアチップ半導体素子
１５ 電極パッド
１６ 保護膜
１７ アンダフィル
１８ 円柱状接続部材
１０１，２０１ プリント配線板
１０２，３０２ 突起電極
２０３ 開口部
３０１ フリップチップボンディングツール
【発明の属する技術分野】
本発明は、バンプなどの突起電極を有しないベアチップ半導体素子を、フリップチップボンディング法によって、プリント配線板に接続するためのプリント配線板へのベアチップ半導体素子の接続方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末などの小型で高性能な電子機器が急速に普及している。その原動力として、一つには機器の飛躍的な小型化を挙げることができる。またその背景には、従来、複数のＬＳＩで構成されていたシステムや機能を１つの半導体素子に集約するSystem on Chip（以下、「ＳＯＣ」と略称する）化の技術の進歩がある。その一方で、必要な半導体素子を複数組み合わせ、直接プリント配線板上に搭載し、１パッケージ化したSystem in Package（以下、「ＳＩＰ」と略称する）も近年、注目を集めている。
【０００３】
携帯電話に代表される携帯情報機器では、高機能化が進むほど商品サイクルが短くなってきており、開発期間の短縮が大きな課題となってきている。仮にひとつの機能変更が生じた場合、ＳＯＣでは、半導体素子の設計からプロセスまですべてに影響を与える変更が必要であり、開発に膨大な費用と時間を要する。これに対しＳＩＰでは、一部の半導体素子の種類変更や追加、および若干のプリント配線板の変更等により対応が可能であるため、ＳＯＣに比べて大幅な開発期間の短縮と開発コストの低減とを図ることができる。
【０００４】
上記のような利点を有するＳＩＰではあるが、その小型化・高密度化には大きな問題がある。すなわち、ＳＩＰは複数の半導体素子を集めて一つのシステムを構成するので、中には自社の半導体素子のみならず、他社の半導体素子も搭載しなければならない状況が往々にして出てくる。また、ＳＩＰの小型化・高密度化のためには、バンプ等の突起電極が配置されたベアチップ半導体素子をフェイスダウンでプリント配線板に実装するフリップチップボンディング法が有効である。しかし、前述のように他社のベアチップ半導体素子が必要な場合、特開２０００−２０８９１０号公報に記載してあるように、他社で突起電極が配置されたベアチップ半導体素子を生産してから自社で使用するまでの取り扱いが問題となり、生産性や品質の安定性が悪くなってしまう。突起電極が配置されていないベアチップ半導体素子を使用する場合には、フリップチップボンディング法による実装を諦めざるを得ず、ＳＩＰの小型化の支障となってしまう。
【０００５】
図５は、特開２０００−２０８９１０号公報に開示されている接続方法の概要を示す。この接続方法では、めっき法によりプリント配線板側にバンプ等の突起電極を形成することで、突起電極無しのベアチップ半導体素子等をプリント配線板に搭載することを可能にしている。
【０００６】
図５において、５０１はプリント配線板、５０２は電極端子、５０３は上部表面外層導体、５０４は内層導体、５０５は下部表面外層導体、５０６は貫通導通孔、５０７はめっきレジスト層、５０８はソルダレジスト層、５０９は突起電極、および５１０はベアチップ半導体素子をそれぞれ示す。
【０００７】
図５（ａ）で示すように、内層導体５０４を形成してあるプリント配線板５０１には、部品を取り付けるための部品穴や層間を接続するための貫通孔、および非貫通穴などが穴開け加工され、めっき処理によりスルーホールやバイヤホール等の貫通導通孔穴５０６が形成される。またプリント配線板５０１の上部表面外層導体５０３、下部表面外層導体５０５、および電極端子５０２もめっき法にて形成される。また所定の箇所にソルダレジスト層５０８が形成される。
【０００８】
次に図５（ｂ）に示すように、めっきレジスト層５０７をプリント配線板５０１上に形成し、ベアチップ部品を接続する電極端子５０２には、フォト法や炭酸ガスレーザにて微小な穴が開けられる。その後、めっき法にて、所定の金属を析出させることで電極端子５０２上には突起電極５０９が形成される。
【０００９】
そして図５（ｃ）に示すように、めっきレジスト層５０７が剥離された後、ベアチップ部品５１０は、フリップチップボンディング法にて、突起電極５０９を介してプリント配線板５０１と接続される。
【００１０】
【発明が解決しようとする課題】
特開２０００−２０８９１０公報に開示されている方法では、プリント配線板５０１の上部表面外層導体５０３および下部表面外層導体５０５等の回路形成のためのめっきプロセスとは別に、突起電極５０９形成のために専用のめっきプロセスが必要となる。さらに同公報には、無電解銅めっきを２０μｍ〜３０μｍ、無電解ニッケルめっきを１０μｍ、さらに無電解金めっきを０．５μｍ積層して突起電極５０９を構成することが記載されている。このような構成であれば、めっきプロセスが複雑となり、また各金属析出のために多大な処理時間が必要となり、製造コストの上昇を招くとともに、生産性も劣ることになる。
【００１１】
本発明の目的は、突起電極を有しないベアチップ半導体素子を用いてＳＩＰを構成する場合でも、ＳＩＰの小型化・高密度化が図れるように、フリップチップボンディング法にてベアチップ半導体素子とプリント配線板との接続を行うことができ、しかも複雑でかつ多大な処理時間を要しないプリント配線板へのベアチップ半導体素子の接続方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明は以上の問題点を解決するために、以下の手段を提供する。
本発明は、ベアチップ半導体素子とプリント配線板とをフェイスダウンで搭載する場合のプリント配線板へのベアチップ半導体素子の接続方法であって、
ベアチップ半導体素子に接続するプリント配線板の電極端子に、表面に開口して内壁に導体層が構成される凹部を形成しておき、
該電極端子の凹部に接続部材を載置し、
該接続部材にベアチップ半導体素子の電極パッドを接触させた後、
ベアチップ半導体素子の搭載によって、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧して、
ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成することを特徴とするプリント配線板へのベアチップ半導体素子の接続方法である。
本発明に従えば、プリント配線板にベアチップ半導体素子をフェイスダウンで搭載するための電極端子に、表面に開口し、内壁に導体層が形成される凹部を形成しておく。凹部には接続部材を載置し、接続部材にベアチップ半導体素子の電極パッドを接触させた後、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧する。ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成する。これによって接続部材は、一部が該凹部内に入り込んで凹所内に充填されるような塑性変形を受けるので、確実に電極端子と結合され、ベアチップ半導体素子とのフリップチップ接合を行うための突起電極として機能する。突起電極は、複雑なめっき法で形成する必要はなくなり、ベアチップ半導体素子との接合の際に形成することができる。プリント配線板側に突起電極を形成するので、ベアチップ半導体素子側に突起電極が形成されていなくても、フェイスダウンによる搭載が可能となる。
また本発明は、前記プリント配線板の電極端子の凹部に接続部材を載置している状態で、該プリント配線板の表面を、該接続部材の頂部を除いて、アンダフィル用の電気絶縁性材料で覆うことを特徴とする。
本発明に従えば、アンダフィル用の電気絶縁性材料で覆われていない接続部材の頂部にベアチップ半導体素子の電極パッドを接触させてフリップチップ接合を行えば、接合部を除いて電気絶縁性材料がプリント配線板とベアチップ半導体素子との間隙に充填されている状態とすることができ、耐候性などを向上させ、信頼性を高めることができる。
【００３１】
なお、本発明の電極端子の凹部は、回路パターン形成のためのフォト法によるエッチング処理と同時に、電極端子の略中心に開口を形成することができる。開口には、一例として炭酸ガスレーザ等を照射すれば、プリント配線板の内層導体まで至る凹部を形成することができる。その後、回路パターン、貫通孔、および非貫通穴へのめっき処理と同時に電極端子の凹部にもめっき処理を施し、非貫通導電穴を形成する。凹部に球状などの接続部材を搭載し、突起電極とすることによって、該接続部材を介し、ベアチップ半導体素子の電極パッドと、プリント配線板の電極端子とを接続できる。これによって、先行技術のようなめっき法を使用した場合に比べ、低コストで突起電極を有するプリント配線板が提供することができ、さらに生産性の向上も図ることができる。このような突起電極を有するプリント配線基板を用いることにより、突起電極を有しないベアチップ半導体素子をフリップチップボンディング法にて接続することが可能となることで、使用するベアチップ半導体素子の選択の範囲が制約を受けにくく、かつ小型化・高密度化を図ったＳＩＰを実現することができる。
【００３２】
【発明の実施の形態】
以下に、本発明の実施の形態を図１〜図４の図面を用いて説明する。
【００３３】
図１は、本発明の実施の一形態である球状接続部材で突起電極を形成したプリント配線板に、ベアチップ半導体素子をフリップチップボンディング法にて接続した接続構造体の接続部断面を示す。図２は、（ａ）〜（ｄ）で、本発明に関わるプリント配線板の製造工程の概略を一部断面視で示す。図３は、（ａ），（ｂ）で、本発明に関わるプリント配線板に球状接続部材にて形成した突起電極を介して、ベアチップ半導体素子をフリップチップボンディング法にて接続する製造工程の概要を一部断面視で示す。
【００３４】
図１〜図３において、１０１はプリント配線板、１０２は突起電極、１は表層絶縁体、２は内層絶縁体、３は内層導体、４は表層導体、５は貫通孔または非貫通穴、６は表層回路パターン、７は電極端子、８は電極端子７の凹部、９は無電解銅めっき層、１０は無電解ニッケルめっき層、１１は無電解金めっき層、１２はソルダレジスト層、１３は球状接続部材、１４はベアチップ半導体素子、１５は電極パッド、１６はベアチップ半導体素子１４の保護膜、１７はアンダフィルを示す。
【００３５】
図１に示すように、多層のプリント配線板１０１でベアチップ半導体素子１４を搭載する搭載面には電極端子７が形成され、電極端子７の略中央に略円形の開口を有する凹部８に、金（Ａｕ）等からなる突起電極１０２を介し、ベアチップ半導体素子１４の電極パッド１５がフリップチップボンディング法にて接続される。以下に、プリント配線板１０１の製造方法、およびベアチップ半導体素子１４との接続方法に関し、図２および図３を用いて詳述する。
【００３６】
図２（ａ）において、図１のプリント配線板１０１の元になるプリント配線板２０１は、表層絶縁体１、内層絶縁体２、およびその間に挟まれた内層導体３からなり、さらに表層絶縁体１の表面には、表層導体４が形成されている。内層導体３には、予めパターン形成が行なわれ、その上に表層絶縁体１が積層される。プリント配線板２０１には、部品を取り付けるための部品穴や層間を接続するための貫通孔または非貫通穴５が穴開け加工される。その後、表層導体４に回路パターンを形成する目的で、多層プリント配線板２０１の表面に所定パターンを残すようにしてフォトレジスト２０２が塗布され、露光と現像とによってフォトレジスト２０２のパターン形成がなされる。
【００３７】
そして、図２（ｂ）において、エッチング処理工程で、フォトレジスト２０２に覆われていない表層導体４が取り除かれることで、プリント配線板２０１の表面に表層回路パターン６が形成される。このとき、電極端子７の略中心となる位置には、略円形の開口部２０３が形成される。開口部２０３の直径は、電極端子７の一辺よりも小さくする。具体的には、電極端子７の一辺は８０μｍ〜１００μｍ程度で、開口部２０３の直径は６０μｍ〜８０μｍ程度が望ましい。パターン形成は、本手法のようにいったん均一に導体層を形成してから不要部分を除去する方法以外に、必要部分のみを析出させるフルアディティブ法を用いて行なっても差し支えない。
【００３８】
さらに、図２（ｃ）において、電極端子７上の開口部２０３に一例として炭酸ガスレーザ照射等の手段を用いて、プリント配線板２０１の表面に対し略垂直方向に内層導体３に達するまでの凹部８を形成し、所定のデスミア処理が施される。
【００３９】
その後、図２（ｄ）において、無電解銅めっきを施すことで、凹部８の内壁に無電解銅めっき層９が形成され、電極端子７と内層導体３とが接続される。同時に他の貫通孔または非貫通穴５の内壁にも無電解銅めっき層９が形成され、表面回路パターン６と接続される。さらに無電解銅めっき層９の上に、無電解ニッケルめっき層１０、および無電解金めっき層１１を形成し、所定の箇所にソルダレジスト層１２を形成することにより、プリント配線板１０１が完成する。
【００４０】
図３（ａ）において、前述のようにして形成されたプリント配線板１０１の電極端子７の略円形の開口を有する凹部８に、金等からなる球状接続部材１３を搭載する。球状接続部材１３の直径は、凹部８の直径より大きく、かつ電極端子７の一辺よりも小さい。具体的には、前述のように、電極端子の一辺が８０μｍ〜１００μｍである場合、開口部２０３の直径は６０μｍ〜８０μｍ程度が望ましいため、球状接続部材の直径は、６０μｍ〜１００μｍとなる。球状接続部材１３は、等方的な球形であるので、載置する向きを揃える必要はなく、載置を迅速に行うことができる。
【００４１】
また、ベアチップ半導体素子１４とプリント配線板１０１との接続強度を上げ、信頼性を向上させる目的で、プリント配線板１０１上のベアチップ半導体素子１４搭載位置に、電気絶縁性の合成樹脂材料、たとえばシリコン樹脂などからなるアンダフィル１７を塗布する。
【００４２】
ベアチップ半導体素子１４を、フリップチップボンディングツール３０１に吸着し、電極パッド１５とプリント配線板１０１の搭載面とを対向させ、かつ球状接続部材１３の中心とベアチップ半導体素子１４の電極パッド１５の中心とが合致するように配置する。
【００４３】
図３（ｂ）において、ベアチップ半導体素子１４を、所定の圧力と温度条件下で、球状接続部材１３を介し、プリント配線板１０１に圧接する。このとき同時に超音波振動を印加する場合もある。球状接続部材１３はフリップチップボンディングツール３０１からの圧力により塑性変形し、略円形の開口を有する電極端子７の凹部８にその一部が陥入して、突起電極１０２が形成される。このようにして形成される突起電極１０２を介し、プリント配線板１０１の電極端子７とベアチップ半導体素子１４の電極パッド１５との間が接続される。
【００４４】
また、アンダフィル１７は、プリント配線板１０１とベアチップ半導体素子１４との間に広がり、所定の硬化条件にて硬化される。なお、アンダフィル１７は、ベアチップ半導体素子１４とプリント配線板１０１とを接続した後で、その間隙から注入するようにすることもできる。
【００４５】
図４は、（ａ）〜（ｂ）で、本発明の実施の他の形態について示す。本実施形態では、円柱状の接続部材を用いて形成した突起電極を介し、プリント配線板にベアチップ半導体素子を、フリップチップボンディング法により接続する。本実施の形態においても、プリント配線板１０１の製造方法は前述の図１の実施形態の場合同様である。本実施形態で図１ｎ実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。
【００４６】
図４（ａ）においては、前述のようにして形成されたプリント配線板１０１の略円形の開口を有する電極端子７の凹部８に、金等の材料からなる円柱状接続部材１８が搭載される。円柱状接続部材１８の直径は、凹部８の直径よりも小さい。具体的には、前述のように、電極端子の一辺が８０μｍ〜１００μｍである場合、開口部２０３の直径は６０μｍ〜８０μｍ程度が望ましいことから、円柱状接続部材１８の直径は、６０μｍ〜８０μｍ以下となる。円柱状接続部材１８は、直径に比較して軸線方向の長さを長くすることができ、突起電極としての高さを大きくすることができる。
【００４７】
また、ベアチップ半導体素子１４とプリント配線板１０１との接続強度を上げ、信頼性を向上させる目的で、プリント配線板１０１上のベアチップ半導体素子１４搭載位置に、電気絶縁性合成樹脂からなるアンダフィル１７を塗布することは、前記第一の実施の形態の場合と同様である。ベアチップ半導体素子１４は、フリップチップボンディングツール３０１に吸着され、電極パッド１５がプリント配線板１０１の搭載面と対向するようにして、かつ円柱状接続部材１８の中心軸とベアチップ半導体素子１４の電極パッド１５の中心とが合致するように配置する。
【００４８】
図４（ｂ）において、ベアチップ半導体素子１４は、所定の圧力と温度条件下で、円柱状接続部材１８を介し、プリント配線板１０１に圧接される。このとき、前述の実施の一形態の場合と同様に、同時に超音波振動を印加する場合もある。円柱状接続部材１８はフリップチップボンディングツール３０１を介して印加される圧力によって変形し、略円形の開口を有する電極端子７の凹部８にその一部が入り込み、電極端子７と電極パッド１５間との間で塑性変形し、突起電極３０２が形成される。
【００４９】
以上のようにして、突起電極３０２を介し、プリント配線板１０１の電極端子７とベアチップ半導体素子１４の電極パッド１５との間が接続される。また、アンダフィル１７はプリント配線板１０１とベアチップ半導体素子１４との間に広がり、所定の硬化条件にて硬化される。なお、アンダフィル１７は、図１の実施の形態の場合同様に、ベアチップ半導体素子１４とプリント配線板１０１とを接続した後で、その間隙に注入してもよい。
【００５０】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５１】
たとえば、球状接続部材１３や円柱状接続部材１８は、プリント配線板１０１上に突起電極１０２，３０２を形成し、ベアチップ半導体素子１４と接続を果たせば良く、その形状は球状や円柱状に限定されるものではなく、円錐状、三角錐状、三角柱状、四角推状、四角柱状、多角推状、および多角柱状でもよい。
【００５２】
また同様に、プリント配線板１０１の電極端子７の凹部８は、開口部２０３の形状が円形に限定されるものではなく、三角形、四角形、および多角形でもよい。
【００５３】
さらに、接続部材の材質は金のような単元素の金属に限定されるものではなく、はんだのような合金や、銀ペーストのような混合物から形成されてもよい。また、プリント配線板１０１の突起電極１０２，３０２は、ベアチップ半導体素子１４の搭載時の加圧力で、接続部材を、電極端子７の凹部８に入り込ませることで形成しているが、ベアチップ半導体素子１４の搭載前にレベリング装置などで事前に接続部材のみを加圧して形成することも可能である。
【００５４】
【発明の効果】
以上のように本発明によれば、プリント配線板にベアチップ半導体素子をフェイスダウンで搭載するための電極端子に、表面に開口し、内壁に導体層が形成される凹部を形成しておく。凹部には接続部材を載置し、接続部材にベアチップ半導体素子の電極パッドを接触させた後、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧する。ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成する。これによって接続部材は、一部が該凹部内に入り込んで凹所内に充填されるような塑性変形を受けるので、確実に電極端子と結合され、ベアチップ半導体素子とのフリップチップ接合を行うための突起電極として機能する。突起電極は、複雑なめっき法で形成する必要はなくなり、ベアチップ半導体素子との接合の際に形成することができる。プリント配線板側に突起電極を形成するので、ベアチップ半導体素子側に突起電極が形成されていなくても、フェイスダウンによる搭載が可能となる。
また本発明によれば、アンダフィル用の電気絶縁性材料で覆われていない接続部材の頂部にベアチップ半導体素子の電極パッドを接触させてフリップチップ接合を行えば、接合部を除いて電気絶縁性材料がプリント配線板とベアチップ半導体素子との間隙に充填されている状態とすることができ、耐候性などを向上させ、信頼性を高めることができる。
【００６３】
以上、詳細に説明したように、本発明を用いることにより、突起電極を有しないベアチップ半導体素子を、フリップチップボンディング法によりプリント配線板に接続することが可能となることで、ＳＩＰの小型化・高密度化が図れるとともに、ＳＩＰを構成するためのベアチップ半導体素子の選択で制約を受けにくくすることができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態である球状接続部材１３で突起電極１０２を形成したプリント配線板１０１に、ベアチップ半導体素子１４をフリップチップボンディング法にて接続した接続構造体の接続部断面である。
【図２】図１のプリント配線板１０１の製造工程を概略的に説明するための部分的な断面図である。
【図３】図１のプリント配線板１０１に球状接続部材１３にて形成した突起電極１０２を介して、ベアチップ半導体素子１４をフリップチップボンディング法にて接続する製造工程を概略的に説明するための部分的な断面図である。
【図４】本発明の実施の他の形態である円柱状接続部材１８にて形成した突起電極３０２を介して、ベアチップ半導体素子１４をフリップチップボンディング法にて接続する製造工程を概略的に説明するための部分的な断面図である。
【図５】従来のめっき法でプリント配線板に突起電極を形成し、突起電極無しのベアチップ半導体素子等をプリント配線板に搭載する方法を概略的に示す部分的な断面図である。
【符号の説明】
１ 表層絶縁体
２ 内層絶縁体
３ 内層導体
４ 表層導体
５ 貫通孔または非貫通穴
６ 表層回路パターン
７ 電極端子
８ 凹部
９ 無電解銅めっき層
１０ 無電解ニッケルめっき層
１１ 無電解金めっき層
１２ ソルダレジスト層
１３ 球状接続部材
１４ ベアチップ半導体素子
１５ 電極パッド
１６ 保護膜
１７ アンダフィル
１８ 円柱状接続部材
１０１，２０１ プリント配線板
１０２，３０２ 突起電極
２０３ 開口部
３０１ フリップチップボンディングツール
Claims (2)
- ベアチップ半導体素子とプリント配線板とをフェイスダウンで搭載する場合のプリント配線板へのベアチップ半導体素子の接続方法であって、
ベアチップ半導体素子に接続するプリント配線板の電極端子に、表面に開口して内壁に導体層が構成される凹部を形成しておき、
該電極端子の凹部に接続部材を載置し、
該接続部材にベアチップ半導体素子の電極パッドを接触させた後、
ベアチップ半導体素子の搭載によって、電極パッドと接続部材、および接続部材と電極端子の接触部分とを同時に該プリント配線板の表面に垂直な方向に押圧して、
ベアチップ半導体素子の搭載時の加圧力によって、接続部材を変形させ、その一部を該凹部内に入り込ませ、電極端子と電極パッドの間で該凹所内に充填されるような塑性変形を生じさせて突起電極を形成することを特徴とするプリント配線板へのベアチップ半導体素子の接続方法。 - 前記プリント配線板の電極端子の凹部に接続部材を載置している状態で、該プリント配線板の表面を、該接続部材の頂部を除いて、アンダフィル用の電気絶縁性材料で覆うことを特徴とする請求項１記載のプリント配線板へのベアチップ半導体素子の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110832A JP3851585B2 (ja) | 2002-04-12 | 2002-04-12 | プリント配線板へのベアチップ半導体素子の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110832A JP3851585B2 (ja) | 2002-04-12 | 2002-04-12 | プリント配線板へのベアチップ半導体素子の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303849A JP2003303849A (ja) | 2003-10-24 |
| JP3851585B2 true JP3851585B2 (ja) | 2006-11-29 |
Family
ID=29393847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110832A Expired - Fee Related JP3851585B2 (ja) | 2002-04-12 | 2002-04-12 | プリント配線板へのベアチップ半導体素子の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3851585B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4551255B2 (ja) * | 2005-03-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5105736B2 (ja) * | 2005-10-31 | 2012-12-26 | 株式会社東芝 | プリント回路板、電子機器、およびプリント回路板の製造方法 |
| JP2009246300A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 表面実装部品およびその製造方法ならびに実装方法 |
| JP2011014680A (ja) * | 2009-07-01 | 2011-01-20 | Casio Computer Co Ltd | 半導体装置の製造方法 |
| WO2017038790A1 (ja) * | 2015-09-01 | 2017-03-09 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法 |
-
2002
- 2002-04-12 JP JP2002110832A patent/JP3851585B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003303849A (ja) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
| KR100865426B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| US9433109B2 (en) | Wiring substrate and semiconductor package | |
| JP2011501410A (ja) | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ | |
| JP2009506572A (ja) | 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法 | |
| US7772689B2 (en) | Semiconductor package with a conductive post and wiring pattern | |
| JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP5788166B2 (ja) | 接続端子構造及びその製造方法、並びにソケット | |
| JP5009576B2 (ja) | 半導体装置の製造方法 | |
| JP3533284B2 (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| US7994638B2 (en) | Semiconductor chip and semiconductor device | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4359067B2 (ja) | スパイラルコンタクタおよびその製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060901 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |