JP2011501410A - 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ - Google Patents

頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ Download PDF

Info

Publication number
JP2011501410A
JP2011501410A JP2010528888A JP2010528888A JP2011501410A JP 2011501410 A JP2011501410 A JP 2011501410A JP 2010528888 A JP2010528888 A JP 2010528888A JP 2010528888 A JP2010528888 A JP 2010528888A JP 2011501410 A JP2011501410 A JP 2011501410A
Authority
JP
Japan
Prior art keywords
metal layer
conductive
layer
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010528888A
Other languages
English (en)
Other versions
JP2011501410A5 (ja
Inventor
ハーバ，ベルガセム
オガネシャン，ヴェイジ
仁誉 遠藤
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2011501410A publication Critical patent/JP2011501410A/ja
Publication of JP2011501410A5 publication Critical patent/JP2011501410A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

相互接続要素（１３０）は、上面（１１６ｂ）および上面から離れた底面（１１６ａ）を有している誘電体層（１１５）と、底面に沿って延在している平面を画定している第１の金属層と、上面に沿って延在している第２の金属層とを備えうる。第１の金属層または第２の金属層の一方または両方が、複数の導電性トレース（１３２，１３４）を備えていてもよい。複数の導電性突起（１１２）が、第１の金属層（１０２）によって画定された平面から誘電体層（１１６）を通って上方に延在していてもよい。導電性突起（１１２）は、第１の金属層（１３２）の上方の第１の高さ（１１５）に上面（１２６）を有することができ、この高さ（１１５）は、誘電体層の高さの５０％よりも大きくなっているとよい。複数の導電性ビア（１２８）が、突起（１１２）の上面（１２６）から延在し、突起（１１２）を第２の金属層に接続するようになっていてもよい。

Description

[関連出願の相互参照]
本願は、２００７年１０月１０日に「頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ」の表題で出願された米国仮特許出願第６０／９９８，５６４号の出願日における利益を主張するものであり、その開示内容を引用することによって本明細書の一部をなすものとする。
[発明の分野]
本願の主題事項は、例えば、超小型電子素子、特に、半導体集積回路のパッケージ化または接続に用いられる多層配線要素およびその製造に関する。
超小型電子素子、例えば、半導体集積回路のパッケージ化は、絶えず、新しい課題を提起している。プロセッサチップは、それらのチップが概して占めている大きな面積、主にチップの外部信号界面にピン配列として存在している極めて多数の外部接点、およびプロセッサチップの高作動温度によって受ける大きな温度変動に基づく特有の課題をもたらしている。さらに、チップ接点のピッチおよび寸法は、各々、チップの外部接点の数が増すに従って、小さくなってきている。
このようなチップを相互接続するのに、フリップチップ相互接続技術を含む表面実装技術が頻繁に用いられている。フリップチップ相互接続部は、半田バンプを有する半導体チップをチップキャリアの対応するランドに接触させ、そして、チップをチップキャリアと共に、半田バンプが溶融してチップキャリアのランドと接合部を形成するまで、加熱することによって、迅速かつ確実に形成されるようになっている。多くの場合、高鉛含有半田を含む半田バンプが用いられている。高鉛半田の利点は、特に、この半田がパッケージ内の熱的応力および機械的応力に順応する傾向にある点にある。しかし、最近になって、業界では、高鉛含有半田の使用を避ける傾向にあり、むしろ、無鉛半田の使用が増加している。現在、鉛を含有しない半田の将来的有用性が課題になっている。
無鉛半田への傾向とは別に、超小型電子チップのパッケージ化は、大きな課題、特に、プロセッサチップのようなチップの接点のピッチおよび寸法の短縮、高電力密度、および大面積に関する課題をもたらしている。
相互接続要素は、上面および上面から離れた底面を有している誘電体要素を備えることができる。第１の金属層が底面に沿って延在している平面を画定していてもよく、第２の金属層が上面に沿って延在していてもよい。第１の金属層または第２の金属層の一方または両方は、複数の導電性トレースを備えることができる。複数の導電性突起が、第１の金属層によって画定された平面から誘電体層を通って上方に延在していてもよい。導電性突起は、第１の金属層の上方の第１の高さに上面を有することができる。第１の高さは、例えば、第１の金属層の上方の誘電体層の高さの５０％よりも大きくなっていてもよい。複数の導電性ビアが、上面から誘電体層の開口を通って延在し、導電性突起を第２の金属層に導電接続するようになっていてもよい。導電性ビアの少なくとも１つは、導電性突起の上面と接触する箇所において第１の幅を有することができる。第１の幅は、上面の幅よりも小さくなっていてもよい。
相互接続要素は、上面および上面から離れた底面を有している誘電体層を備えることができる。第１の金属層が底面に沿って延在している平面を画定していてもよく、第２の金属層が上面に沿って延在していてもよい。第１の金属層または第２の金属層の一方または両方は、複数の導電性トレースを備えることができる。複数の導電性突起が、第１の金属層によって画定された平面から誘電体層を通って上方に延在していてもよく、複数のメッキ形成された特徴部が、誘電体層の開口を通って延在し、導電性突起を第２の金属層に導電接続するようになっていてもよい。
パッケージ化された超小型電子素子は、上面および上面から離れた底面を有している誘電体層を備えることができる。第１の金属層が底面に沿って延在している平面を画定していてもよく、第２の金属層が上面に沿って延在していてもよい。第１の金属層または第２の金属層の一方または両方は、複数の導電性トレースを備えることができる。複数の導電性突起が、第１の金属層によって画定された平面から誘電体層を通って上方に延在していてもよく、超小型電子素子が、第１の配線層と第２の配線層との間に配置されていてもよい。超小型電子素子は、誘電体層によって第２の金属層から隔離された接点支持面を有することができる。複数のメッキ形成された特徴部が、誘電体層の開口を通って延在し、導電性突起および超小型電子素子の接点を第２の金属層に導電接続するようになっていてもよい。
能動構成部品または受動構成部品の少なくとも１つが組み込まれている多配線層相互接続要素は、上面および上面から離れた底面を有する誘電体層を備えることができる。第１の金属層が底面に沿って延在している平面を画定していてもよく、第２の金属層が上面に沿って延在していてもよい。第１の金属層および第２の金属層の少なくとも１つは、複数の導電性トレースを備えることができる。複数の導電性突起が、平面から誘電体層を通って上方に延在していてもよい。能動構成部品または受動構成部品の少なくとも１つは、第１の金属層と第２の金属層との間に配置されていてもよい。この構成部品は、第２の金属層と向き合って誘電体層によって第２の金属層から隔離されている複数の端子を有することができる。複数のメッキ形成された特徴部が、誘電体層の開口を通して延在し、導電性突起および構成部品の端子を第２の金属層に導電接続するようになっていてもよい。
少なくとも１つの誘電体層によって互いに隔離された複数の配線層を有している相互接続要素を製造する方法は、誘電体層および誘電体層の上の第１の金属層をベース要素上に積層することを含むことができる。ベース要素は、例えば、平面を画定している少なくとも一部を有している第２の金属層と、平面から上方に延在している複数の導電性突起と、を備えることができる。誘電体層の一部が、導電性突起の互いに隣接するものを互いに隔離するようになっていてもよい。本方法は、導電性突起の少なくとも上面を露出させる開口を誘電体層に形成することを含んでいてもよい。開口内の導電性突起の露出面上に金属をメッキし、導電性突起を第１の金属層に接続するメッキ形成された特徴部を形成するようになっていてもよい。
少なくとも１つの誘電体層によって互いに隔離された複数の配線層を有している相互接続要素の配線層間に超小型電子素子をパッケージ化する方法は、誘電体層および誘電体層の上の第１の金属層を第１の要素に積層することを含むことができる。第１の要素は、例えば、平面を画定している少なくとも一部を有している第２の金属層と、平面から上方に延在している複数の導電性突起と、平面に隣接する第１の面を有している超小型電子素子と、を備えることができる。積層するステップは、誘電体層の一部が、導電性突起の互いに隣接するものを互いに隔離すると共に超小型電子素子を導電性突起から隔離するように、行われるようになっていてもよい。本方法は、超小型電子要素の第２の面の接点および導電性突起の少なくとも上面を露出させる開口を誘電体層に形成することを含んでいてもよい。本方法は、開口内の露出した接点および導電性突起の露出面に金属をメッキし、接点および導電性突起を第１の金属層に接続するメッキ形成された特徴部を形成することを含んでいてもよい。
実施形態によれば、複数の配線層が少なくとも１つの誘電体層によって互いに隔離されている相互接続要素のそれぞれの配線層間に能動構成部品または受動構成部品の少なくとも１つを備えている相互接続要素を形成する方法が、提供されている。誘電体層および誘電体層の上の第１の金属層を第１の要素上に積層することができる。第１の要素は、平面を画定している少なくとも一部を有している第２の金属層と、平面から上方に延在している複数の導電性突起と、平面を覆っている面を有する能動構成部品または受動構成部品の少なくとも１つと、を備えることができる。積層するステップは、誘電体層の一部が、導電性突起の互いに隣接するものおよび構成部品を互いに隔離するように行われるようになっていてもよい。構成部品の接点および導電性突起の少なくとも上面を露出させる開口が、誘電体層に形成されるようになっていてもよい。開口内の露出した接点および導電性突起の露出面に金属をメッキし、接点および導電性突起を第２の金属層に接続するメッキ形成された特徴部を形成するようになっていてもよい。
さらに、本発明の実施形態では、ここに述べた方法は、メッキ形成された特徴部を形成した後、第１の金属層および第２の金属層をパターン化し、配線パターンを形成することを含むことができる。さらに、第３の金属層が凹部を充填することによって、中実導電性突起を形成するようになっていてもよい。加えて、第３の金属層が凹部の内壁を被覆することによって、中空導電性突起を形成するようになっていてもよい。導電性突起は、中実導電性突起を含むことができる。中空の導電性突起は、平面から離れる方に延在している連続的な金属面を有することができる。
本発明の実施形態では、第１の金属層は、平面部分を備えることができ、中空導電性突起が、この平面部分から離れる方に連続的に延在していてもよい。中空導電性突起は、切頭円錐形状を有することができる。ここに記載されている方法は、メッキ形成された特徴部を形成した後、第４の金属層をパターン化し、配線パターンを形成し、第２のメッキ形成された特徴部を形成した後、第１の金属層および第４の金属層をパターン化し、配線パターンを形成することを含んでいてもよい。
本発明の実施形態による多層の配線パターンを有する回路パネルのような多層配線要素を製造する方法の段階を示す断面図である。 図１（a）−図１（f）に示されている方法によって製造された多層配線要素の面に露出している配線パターンを示す平面図である。 図１（a）〜図１（g）に示されている実施形態によって製造された多層配線要素の特定の例を示す断面図である。 図３（a）に示されている多層配線要素の１つの面の平面図である。 図１（a）〜図１（g）に示されている実施形態の変更例による多層配線要素を製造する方法の段階を示す断面図である。 図４（a）〜図４（g）に示されている多層配線要素を製造する方法の変更例の段階を示す断面図である。 図４（a）〜図４（g）に示されている実施形態の変更例による多層配線要素を製造する方法の段階を示す断面図である。 図１（a）〜図１（g）に示されている実施形態の変更例による多層配線要素を製造する方法の段階を示す断面図である。 本発明の実施形態による超小型電子要素および構成部品が組み込まれている多層配線要素を備えている超小型電子アセンブリを示す断面図である。 本発明の実施形態による超小型電子要素および能動構成部品または受動構成部品の少なくとも１つが組み込まれている多層配線要素と熱伝導体とを備えている超小型電子アセンブリを示す断面図である。 本発明の実施形態による図７に示されているような超小型電子アセンブリを製造する方法の段階を示す断面図である。 本発明の実施形態による埋設された構成部品および実装された超小型電子素子を有している超小型電子アセンブリを示す断面図である。 本発明の実施形態による埋設された超小型電子素子および実装された構成部品を有している超小型電子アセンブリを示す断面図である。 本発明の実施形態による埋設された超小型電子素子および埋設された構成部品を有している超小型電子アセンブリを示す断面図である。 図１０に示されているような複数の超小型電子アセンブリを備えている積層装置を示す断面図である。 図１２に示されているような複数の超小型電子アセンブリを備えている積層装置を示す断面図である。
この開示に用いられている、誘電体要素の表面「に露出している」端子、接点、またはパッドのような特徴部は、該表面と直交する方向において該表面に向かって移動している理論点と接触可能となる限り、このような表面と面一であってもよいし、このような平面に対して凹んでいてもよいし、またはこのような表面から突出していてもよい。
図１（ａ）〜図１（ｇ）は、本発明の実施形態による相互接続要素、例えば、多層配線要素を製造する方法の段階を示している。図１（ａ）に示されているように、層状金属構造体１１０は、約３から２５マイクロメートル（μｍまたはミクロン）の間の厚みを有する比較的薄い金属層１０２、および約３０μｍから２００μｍの間の厚みを有する厚い金属層１０４を備えている。典型的には、金属層１０２，１０４の各々は、平面を画定している露出面１０２ａ，１０４ａを有している。例示的な実施形態では、薄金属層１０２は、約１０μｍ未満の厚みを有しており、厚金属層１０４は、約２５μｍから５０μｍの間の厚みを有している。一実施形態では、金属層１０２は、連続した平面を画定している露出面１０２ａを有している。
２つの層１０２，１０４とは異なる組成を有している中間層１０６が、これらの２つの金属層１０２，１０４間に配置されている。中間層１０６は、金属層１０２，１０４のいずれか一方または両方を侵食する１種または複数種のエッチング液によって浸食されない組成を有することができる。一実施形態では、２つの金属層１０２，１０４の各々は、本質的に銅から成っており、中間層１０６は、ニッケルを含んでいるかまたは本質的にニッケルから成っている。これによって、銅を侵食するエッチング液が金属層１０２，１０４の露出面１０２ａ，１０４ａの１つに施されたとき、中間層１０６は、このエッチング液が中間層１０６を超えて浸透して該露出面から離れた金属層１０２，１０４の他の１つを侵食することを阻止するエッチング停止層として、機能することになる。
図１（ｂ）に示されているように、金属層１０４がリソグラフィーによってパターン化され、金属層１０２から上方に延在する中実金属ポストが形成される。典型的には、中実金属ポストは、中間層１０６から上方の金属層１０４の元の厚みとほぼ等しい高さ１１５を有している。中実金属ポストの各々は、典型的には、各ポストの直径１１７または幅の少なくとも約半分である高さ１１５を有している。従って、幅に対する高さのアスペクト比は、約１／２以上になる。しかし、特定の実施形態では、ポストが最小のアスペクト比を有することは、必要要件とされていない。また、特定の実施形態では、金属ポストは、切頭円錐形状またはピラミッド形状を有している。他の実施形態では、金属ポストは、円筒形状を有していてもよい。
金属ポストを形成する一例では、フォトレジスト層（図示せず）が堆積かつ現像され、これによって、層１０４を覆うマスクパターンが形成される。次いで、層状構造体１１０が中間層１０６に対して選択的にエッチングされ、これによって、導電性ポスト１１２が形成される。このようなプロセスでは、切頭円錐形状を有する金属ポストが形成される傾向にある。すなわち、この場合、ポストの壁１２７は、上面１２６から離れる方に傾斜している。続いて、ポストおよび金属層１０２に対して選択的に行われる別のエッチングプロセスを用いて、導電層間に露出している中間層の部分が除去される。金属層１０２および金属層１０２から上方に延在している導電性ポストは、ベース要素１１４を構成し、このベース要素１１４に対して、後続のステップにおいて、付加的な処理が施されることになる。
図１（ｃ）に示されているように、ここで、誘電体層１１６および誘電体層上のもう１つの比較的薄い金属層１１８が、ベース要素１１４に積層される。金属層１１８は、前述した金属層１０２と同様であってもよく、連続的な平面を画定する露出面１１８ａを有していてもよい。この積層構造体を形成するのに、多くの異なる種類の誘電材料およびプロセスを用いることができる。積層プロセスも変更可能である。例えば、プレスの圧力支持プレート間に挟み込まれた金属層１１８、誘電体層１１６、およびベース要素１１４に熱および圧力を加えることによって、誘電体層１１６および金属層１１８をベース要素に対して一工程で同時に積層し、積層構造体１２０（図１（ｄ））を形成することができる。他の例では、誘電体層１１６をまずベース要素に積層し、この後、金属層１１８を誘電体層１１６の露出面に積層し、これによって、構造体１２０を形成してもよい。特定の一実施形態では、誘電体層の材料および特性ならびに積層プロセスの種類は、積層が約２００℃未満の比較的低温および２０ｋｇ／ｃｍ２未満の比較的低圧で行われるように、選択されているとよい。
このような実施形態では、１つの具体的な例として、誘電体層は、一般的に「プリプレグ」と呼ばれている未硬化の誘電体要素を含むことができる。このような要素は、例えば、硬化可能な誘電材料、とりわけ、エポキシおよび埋設されたガラス布を含んでいる。このような誘電体要素の硬化は、誘電体層をベース要素１１４および誘電体層を覆っている金属層１１８に接合させる同時積層プロセス中または後続の処理中に加えられる熱および圧力によって、生じさせることができる。このような未硬化の誘電体層は、付加的な特性、例えば、比較的低い熱膨張係数（ＣＴＥ）およびそれほど低くない相対的剛性、すなわち、ヤング率（弾性係数）の観点から、選択されてもよい。望ましくは、誘電体層の剥離強度は、低すぎてはならない。
誘電体層１１６がベース要素に積層された後に続いて金属層１１８が積層される実施形態では、誘電体層１１６は、金属層１１８がこの層に積層される前に、粗面を有していてもよいし、または滑面を有していてもよい。具体的な誘電材料の表面粗さは、極めて広い範囲にわたって変更可能である。特定の誘電材料、例えば、特定のプリプレグ層は、金属層が誘電体層に積層される前に、約５００ｎｍから７００ｎｍの範囲内の表面粗さを有することができる。順次積層プロセスの特定例では、約５０μｍの厚みおよび以下に述べるような特性を有する誘電材料１１６は、７kg／ｃｍ２の圧力および約１００℃の温度で３０秒間、次いで、５．５kg／ｃｍ２の圧力および約１００℃で６０秒間、ベース要素に積層されるようになっている。ここで、誘電体層の硬化を促進するために、または誘電体層の表面特性を改質するために、「ＰＥＴ」として知られている積層後処理、例えば、化学処理、レーザ処理、またはプラズマ処理が、誘電体層の露出面１１６ａに施されてもよい。誘電体層１１６の露出面１１６ａからスミア（汚れ）を除去し、付着強度を改良するために、デスミア処理が行われてもよい。続いて、前述したような特性を有している金属層１１８が、７kg／ｃｍ２の圧力および約１２０℃の温度で適度の時間、例えば、３０〜６０秒間、ベース要素および誘電体層１１６を備えている構造体に積層され、次いで、９０秒間、誘電体層に５．５kg／ｃｍ２の圧力および約１２０℃の温度を加えることによって、さらに処理されることになる。
図１（ｄ）は、誘電体層１１６および金属層１１８を積層した後に得られた構造体１２０を示している。積層中に加えられた温度および圧力によって、誘電体層１１６の部分１２２が、金属ポスト１１２を金属層１１８から隔離しているとよい。すなわち、金属ポスト１１２の上面１２６は、数１０μｍ以下の距離だけ、金属層１１８から隔離されているとよい。誘電体層の厚み１１９が約５０μｍになっている特定の例では、隔離距離は、２５μｍよりもいくらか小さい値までの範囲内とすることができる。その結果、金属ポスト１１２の高さ１１５（図１（ｂ））は、誘電体層１１６の厚み１１９の５０％よりも大きくなる。さらに典型的には、このような例における金属ポスト１１２の上面１２６と金属層１１８との間の隔離距離は、２０μｍ未満であり、１５μｍよりも著しく小さくすることもできる。
続いて、図１（ｅ）、図１（ｆ）に示されているように、金属ポスト１１２を金属層１１８に接続する処理が行われることになる。一例では、レーザ穿孔のようなレーザ融除プロセスを行って、金属層１１８および誘電体層の介入部分を貫通して金属ポストの上面１２６を露出させる孔１２４を形成することができる（図１（ｅ））。例を挙げると、孔を形成するのに、ＹＡＧレーザまたはＣＯ２レーザによる集束ビームが用いられる。他の例では、孔１２４は、金属層１１８を覆う接触マスクまたはフォトレジストマスク（図示せず）の開口に基づくリソグラフィーによって形成されてもよい。続いて、図１（ｆ）に示されているように、導電性コネクタ１２８が、金属ポスト１１２の少なくとも上面１２６と金属層１１８間に延在するように、孔１２４内に形成される。導電性コネクタ１２８は、マイクロビアと呼ばれることもある。一例では、導電性コネクタ１２８は、開口内に金属をメッキし、このメッキされた金属によってポスト１１２と金属層１１８との間の間隙を橋掛けする導体を形成することによって、得られることになる。例えば、このプロセスは、銅を開口内に、金属ポスト１１２の上面１２６および金属層１１８に接触するように、メッキすることによって行われるとよい。このようなプロセス中、金属層１０２およびポスト１１２または金属層１１８、またはこれらの全てが、メッキ電極として機能することになる。このプロセスは、金属ポストの露出した上面１２６に直接電気メッキすることによって行われてもよいし、または代替的に、シード層を無電解メッキし、次いで、電気メッキすることによって行われてもよい。
代替的に、導電性コネクタ１２８は、他の方法、例えば、導電性素地材料、とりわけ、後処理によって硬化される金属充填エポキシ、半田ペーストのような導電性ペーストのスクリーン印刷またはステンシル印刷によって、形成されてもよい。他の例では、導電性コネクタ１２８は、蒸着、例えば、物理蒸着（スパッタリング）によって、形成されてもよく、この蒸着に続いて、メッキが行われてもよいし、または行われなくてもよい。さらに他の例では、導電性コネクタ１２８は、半田、錫、または共晶組成物のような可融性金属を金属ポスト１１２の上面１２６を濡らすように、孔１２４内に導くことによって、形成されてもよい。
図１（ｆ）に示されているように、各マイクロビアの幅１５０は、典型的には、金属ポスト１１２の上面１２６の全幅１５２よりも小さくなっている。上面１２６と接触しているマイクロビアの面積は、実際に、上面１２６の面積よりも小さくなっているとよい。特定の実施形態では、マイクロビアが形成されている誘電体層の孔の最大面積は、金属層の上方のポスト１１２の高さ１１５においてポスト１１２によって占有されている最大面積よりも小さくなっているとよい。
マイクロビアの幅１５０が金属ポスト１１２の上面１２６の幅１５２よりも小さいとき、または特に、誘電体層の孔１２４の最大面積が金属ポスト１１２の上面の面積よりも小さいとき、処理上の利点または構造上の利点が得られることになる。例えば、もしメッキを用いてマイクロビアを形成する場合、このような条件下でメッキを行うのに必要な時間を短縮させることができる。代替的に、もし半田または導電性素地がマイクロビアに含まれている場合、金属ポスト１１２の上面と金属層１１８との間の隔離距離を橋掛けするのに必要な材料の量を良好に制御することができる。
続いて、図１（ｆ）に示されている構造体の金属層１０２，１１８がリソグラフィーによってパターン化され、個々の配線パターンが形成される。図１（ｇ）に示されている完成した相互接続要素１３０は、誘電体層１１６の底面１１６ａおよび上面１１６ｂに露出した導電性トレース１３２，１３４を備えている。底面１１６ａに露出した導電性トレース１３２の一部は、金属ポスト１１２の一部に導電接続されている。一方、金属ポストの一部は、コネクタ１２８を介して、配線パターン１３４の一部、例えば、上面１１６ｂに露出した導電性トレースに導電接続されている。
平面図（図２）にさらに示されているように、配線パターン１３４は、導電性コネクタ１２８を介して、複数のポスト間を接続するようになっている。また、配線パターンは、他の要素、例えば、能動素子または受動素子、または超小型電子素子を実装するのに利用可能な導電性実装パッド１３６を備えていてもよい。また、配線パターンは、接地面または送電面、種々の導体、または接地電圧または電力供給電圧を維持するための線路要素または信号を伝達するための線路要素を備えていてもよい。特定の実施形態では、配線パターン１３２，１３４の特定の導体が、誘電体層の厚み１１９（図１（ｄ））によって分離されたマイクロストリップ線路を形成することもできる。
各金属ポストの直径および高さは、前述の実施形態におけるように、互いに同一であってもよいが、特定の実施形態では、配線層の上方の金属ポストの高さＨ１，Ｈ２（図３（ａ））は、構造体の種々の箇所において互いに異なっていてもよい。図３（ａ）に示されているように、ポスト２２２の高さＨ１は、ポスト２２４の高さＨ２よりも著しく大きくなっており、例えば、数μｍから数１０μｍ大きくなっている。さらに、金属ポストの幅Ｗ１，Ｗ２も、互いに著しく異なっていてもよい。図３（ａ）に示されているメッキまたはそれ以外の方法によって形成された導電性コネクタ２２８ａ，２２８ｂは、金属ポスト２２２，２２４の高さおよび幅の差を補って、各ポストを対応する配線パターン２３４ａ，２３４ｂに接続している。さらに、金属ポストの水平寸法（幅および長さ）は、同一である必要がなく、あるポストの幅および長さのいずれもが、他の金属ポストの幅および長さと同一である必要がない。例えば、図３（ｂ）の平面図に示されているように、金属ポストは、幅Ｗ１よりも大きい長さＬ１を有する楕円または矩形の形状を有していてもよい。
前述した本発明の実施形態によって、いくつかの有力な利点が得られる。図１（ｇ）に示されているような多層配線要素を製造するのに必要な時間を、前述した導電性コネクタ１２８を有していない他の同様の多層配線要素を製造するのに必要な時間と比較して、短縮させることができる。また、材料費および製造費の一方または両方を低減させることもできる。また、本方法は、配線要素内における金属ポストの大きさ（水平方向の寸法および高さ）が実質的に変更可能となる配線要素を製造することができる。場合によっては、配線要素は、種々のピッチ（小さいピッチまたは大きいピッチ）を有する金属ポストを収容することもできる。加えて、金属ポストが中実なので、場合によっては、第１の金属層および第２の金属層を互いに接続するためのメッキされた貫通孔のような中空または円筒状のメッキ形成された金属特徴部を有する配線要素と比較して、電気容量およびインダクタンスを低減させることができる。加えて、中実金属ポストが用いられていると、電力消費、電流密度、従って電子移動を低減させることもでき、これによって、配線要素の耐久性を高めることができる。
ここで、多層配線要素を形成する上記プロセスのいくつかの有力な変更例についても考慮しておく必要がある。一変更例では、金属層１０４をパターン化して金属ポスト１１２を形成する（図１（ｂ））前に、金属層１０２をパターン化し、配線パターンを形成してもよい。例えば、金属層１０２は、エッチング停止層として用いられている中間層１０６に対して金属層１０２を選択的にエッチングすることによって行われるリソグラフィーによって、パターン化することができる。次いで、金属ポストをエッチングする前に、配線パターンが画定されている構造体１１０は、キャリアに一時的に取り付けられ、導電性コネクタ１２８が形成されるまで、適所に保持されているとよい。積層プロセス中に、誘電体層１１６は、互いに隣接する配線パターン間の空間を充填することになり、これによって、配線パターンは、互いに隣接する配線パターン間の誘電体層の露出面と面一の露出面を有するダマシン（象眼）配線パターンとより類似したものになる。
前述の実施形態の他の変更例では、金属層１１８は、予め形成された貫通孔、例えば、予めパンチ加工によって穿孔された貫通孔、予めドリル加工によって穿孔された穿孔孔、または予めエッチング形成された貫通孔を有していてもよい。積層プロセス（図１（ｃ））中、金属層１１８の予め形成された貫通孔は、下に位置しているポスト１１２と真っ直ぐに並んで配置され、これによって、構造体１２０を形成するとき（図１（ｄ）、ポスト１１２を覆っている誘電体層の部分１２２が、このような孔内に露出することになる。特定の実施形態では、図１（ｃ）に示されている積層ステップの前に、金属層１１８は、図１（ｇ）に示されているパターン１３４と同様の配線パターンに既にパターン化されていてもよく、積層プロセスが行われるとき（図１（ｃ））、誘電体層１１６にすでに接合されていてもよい。
さらに他の変更例では、誘電体層１１６がベース要素１１４に積層されるときに、誘電体層１１６は、予め形成された孔を有していてもよい。誘電体層１１６およびこの誘電体層を覆っている金属層１１８の両方が予め形成された孔を有している場合、孔１２４を形成する後述のステップ（図１（ｅ））は、省略されてもよい。
他の変更例では、中間層１０６に対して層状金属構造体１１０（図１（ａ））を選択的にエッチングすることによってポスト１１２および配線パターンを形成する代わりに、時限エッチング（timed etch）法を用いて、比較的厚い、例えば、２５〜２５μｍ厚みの単一金属層を、この層に予め画定されたマスクパターンに従って、上面からエッチングすることによって、金属ポストが形成されてもよい。続いて、配線パターンが、同一の比較的厚い金属層の底面から時限エッチングを行うことによって、形成されることになる。
さらに他の変更例では、ポスト１１２は、導電性素地材料、とりわけ、導電性ペーストを含んでいてもよいし、または本質的に導電性素地材料、とりわけ、導電性ペーストから成っていてもよい。このような場合、ポスト１１２は、例えば、金属層１０２上にスクリーン印刷またはステンシル印刷を行うことによって、形成することができる。一実施形態では、ポスト１１２は、犠牲層またはマンドレルの開口内にスクリーン印刷またはステンシル印刷を行い、次いで、このような犠牲層またはマンドレルを除去し、ポストを露出させることによって、形成されてもよい。
図４（ａ）〜図４（ｇ）を参照すると、前述した実施形態（図１（ａ）〜図１（ｇ））と類似している本発明の他の実施形態による相互接続要素を製造する方法が提供されている。図４（ａ）、図４（ｂ）は、図１（ａ）、図１（ｂ）に基づいて前述した処理段階または前述したその変更例と同一の処理段階を示している。図４（ｃ）に示されているように、第２の層状金属構造体３１０は、第１の金属層３０２、第２の金属層３０４、およびそれらの間の中間層３０６を備えている。任意選択的に、第２の金属層３０４は、第１の金属層３０２よりも厚くなっていてもよい。一実施形態では、層状金属構造物３１０は、前述した層状金属構造体１１０（図１（ａ））と同様の寸法および特性を有している。しかし、積層工程の前に、層状構造体３１０の金属層３０２は、例えば、層状構造体の中間層３０６に対して選択的に行われるマスク・エッチングによって、パターン化されており、これによって、孔３０８が形成されている。孔を有しているのに加えて、金属層３０２は、個々の配線パターン３３４を形成するように、既にパターン化されていてもよい。
第２の層状金属構造体３１０は、前述した誘電体層１１６（図１（ｃ））と同様の特性を有している誘電体層３１６の上に配置され、次いで、誘電体要素３１６と突出しているポスト３１２を有しているベース要素３１４とに対して積層され、これによって、図４（ｄ）に示されている構造体３２０が形成されることになる。
続いて、図４（ｅ）に示されているように、金属層３０４がリソグラフィーによってパターン化され、誘電体層３１６の上面３１６ａを覆っている配線パターン３３４の上方に突出する第２の金属ポスト３２２が形成される。第２の金属ポスト３２２を形成した後、中間層３０６（図４（ｃ））を除去することによって、配線層３０２を誘電体層の上面３１６ａの上方に露出させることができる。そして、図４（ｆ）、図４（ｇ）を参照すると、図１（ｆ）、図１（ｇ）に基づいて前述したような処理が行われ、その結果、図４（ｇ）に示されているように、配線パターン３３４の上方に突出する第２のポスト３２２を有する構造体が得られることになる。しかし、金属層３３４は、もし個々の配線パターンが図４（ｃ）に基づいて前述した処理に従って既に画定されているなら、この時点において、パターニングされなくてもよい。
図４（ｆ）’、図４（ｇ）’に示されている上記の実施形態の変更例では、図４（ｆ）に示されている構造体は、金属配線層３０２の底面３０２ａの下に位置する２つの付加的な層３０６’，３０４’を有していてもよい。これらの層は、３層ではなく５層を含んでいる最初の層状構造体（図４（ａ））から残存しているものであるとよい。層３０６’は、中間層であり、層３０４’は、層３０６’が本質的に成っている金属と異なる金属から成っている比較的厚い層である。層３０６（図４（ｃ））と同じように、層３０６’は、層３０４’をマスクパターン（図示せず）に従って選択的にエッチングして金属配線パターン３３２の底面３０２ａから下方に突出する第３の金属ポスト３４２を形成するときに、エッチング停止層として機能するものである。第３の金属ポストを形成した後、層３０６’の露出した部分が除去され、次いで、金属層３０２’（図４（ｆ）’）がリソグラフィーによってパターン化され、これによって、配線パターン３３２（図４（ｇ）’）が形成されるようになっている。
図４（ｆ）’、図４（ｇ）’に示されている処理の代替例として、第３の金属ポスト３４２（図４（ｇ）’）と同様の第３の金属ポストが、金属層３０２を覆っている犠牲マスク層、例えば、フォトレジスト層の開口内に金属層（図示せず）をメッキすることによって、形成されてもよい。メッキ形成された金属層は、図４（ｇ）’に示されている金属ポスト３４２と同様の中実の第３の金属ポストを形成するように、開口を充填するようになっているとよい。
図５（ａ）〜図５（ｆ）は、前述した実施形態の変更例を示している。この変更例によって、３つの配線層４０２，４１８，４４０を有する多層配線要素４５０が形成されることになる。これらの配線層は、金属ポスト４１２，４２２および導電性コネクタ４２８，４３８によって相互接続されている。製造の最初の段階において、第２の金属層４１８の上方に露出した第２の金属ポスト４２２を有しているベース要素４１４（図５（ａ））は、図４（ｆ））に基づいて前述したような構造を有している。図５（ｂ）に示されているように、第２の誘電体層４２６および第３の金属層４４０が、例えば、図１（ｃ）、図１（ｄ）に基づいて前述したプロセスによって、ベース要素４１４に積層される。得られた積層構造体４２０（図５（ｃ））の第３の金属層がパターン化され、第２の金属ポスト４２２の上面４２５を露出させる孔４２４が形成される。続いて、前述した処理（図１（ｆ））と同様の処理を行うことによって、第２の金属ポスト４２２を第３の配線層４４０に接続する第２の導電性コネクタ４３８（図５（ｅ））が形成され、次いで、第１の配線層および第３の配線層が、それぞれ、パターンされ、個々の配線パターン４３２，４４２、例えば、第１の配線層４０２および第３の配線層４４０の個々の導電性トレースまたは他の配線特徴部が、それぞれ、形成されることになる。
図６（ａ）〜図６（ｆ）は、図１（ａ）〜図１（ｆ）に基づいて前述した実施形態のさらに他の変更例による相互接続要素を製造する方法を示している。この実施形態では、ベース要素５１４は、平面を画定している平面部分５０４と平面部分５０４から上方に突出している複数の中空金属突起５１２とを有している金属層５０２を備えている点において、ベース要素１１４（図１（ｃ））と異なっている。中空金属突起は、平面部分５０４を形成している金属層と一体の金属層として設けられているとよく、例えば、スタンピングによって形成されていてもよいし、またはマンドレルの表面に金属層をメッキし、次いで、マンドレルを取り外すことによって形成されていてもよい。代替的に、ベース要素５１４は、複数の金属層を備えていてもよいし、これらの金属層は、各々、他のこのような金属層と同じ厚みを有していてもよいし、または異なる厚みを有していてもよい。
図６（ａ）、図６（ｂ）に示されているような処理中、ベース要素５１４は、例えば、ベース要素を支持するために、またはベース要素を腐食または化学的侵食から防ぐために、仮の要素、例えば、キャリアに取り付けられていてもよい。一実施形態では、ベース要素は、本質的に銅から成っている。他の実施形態では、ベース要素は、複数の金属層を備えていてもよく、金属突起５１２は、平面部分と異なる１つまたは複数の金属層を有していてもよい。続いて、図６（ｂ）〜図６（ｆ）に示されている工程では、前述した処理（図１（ｃ）〜図１（ｇ））と同様の処理を行って、図６（ｆ）に示されているような多層配線要素５５０が得られることになる。
図６（ａ）〜図６（ｆ）に示されている実施形態の変更例では、金属層５０２の突起５１２は、導電性材料、例えば、メッキ形成された金属層、導電性ペースト、半田、または他の金属材料によって充填されていてもよく、この場合、最終的な構造体は、図６（ｆ）に示されている導電性中空突起ではなく、充填された導電性突起を有することになる。
図７は、本発明の実施形態によるパッケージ化された超小型電子アセンブリ７００を示す断面図である。図示されているように、個々の超小型電子素子７１０，７２０、例えば、集積回路、半導体チップ、または超小型電子機械要素（ＭＥＭ）装置などが、アセンブリのパターン化された配線層７０２，７０４，７０６間に埋設されている。特定の例では、アセンブリ内に組み込まれている超小型電子素子７１０，７２０として、１つまたは複数のコプロセッサチップまたは付随または関連しているチップと連携する１つまたは複数のプロセッサチップが挙げられる。このようなチップは、比較的大きく、例えば、２５ｍｍ×２５ｍｍの面積に拡がる大きさを有しており、典型的には、高電力密度および高相互接続密度を有している。例えば、単一のプロセッサチップは、数１０ワットから数１００ワットの電力を消費することがあり、チップの面に相互接続される数１００個から数１０００個の接点を必要とすることもある。
超小型電子要素は、アセンブリの誘電体層７２６，７３６内に封入されており、アセンブリ７００は、誘電体層７１６，７４６，７５６も備えている。特定の実施形態では、誘電体層の熱膨張計数（ＣＴＥ）は、超小型電子要素を構成している半導体材料、例えば、シリコンの熱膨張係数に近いかまたは一致するように選択されている。付加的な電気素子７４０，７４２，７４４，７４６，７４８、７５０、例えば、受動構成部品または能動構成部品、例えば、レジスタ、キャパシタ、インダクタ、またはこれらの組合せが、それぞれの配線層７０２，７０４間、またはこのような配線層と他の配線層７０１，７０８との間に埋設されている。特定の例では、これらの電気素子は、個々の離散キャパシタ、離散レジスタ、または離散インダクタを備えていてもよい。他の例では、多重電気素子が、例えば、「ＩＰＯＣ（オンチップ集積受動素子）」の形態で、個々の基板上に設けられていてもよい。図７に示されているように、金属ポスト７１２および金属ポスト７１２から上方に延在している導電性コネクタ７２８は、互いに隣接する配線レベル間、例えば、配線層７０８，７０６間に導電性相互接続をもたらしている。同様に、他の金属ポスト７２２および金属ポスト７２２に接触している導電性コネクタ７３８は、配線層７０６を配線層７０４に導電的に相互接続している。
図７に示されているように、全ての誘電体層７１６，７２６，７３６，７５６は、同じ厚みを有している必要がない。例えば、誘電体層７１６の厚み７１４は、誘電体層７２６の厚み７２４よりも小さくなっている。これらの厚みは、異なる厚みを有する装置または超小型電子素子を収容するために、異なっていてもよい。超小型電子素子７１０をアセンブリ７００内に組み込む前に薄くすることもできるが、各超小型電子素子の厚みを数１０μｍ、例えば、５０μｍよりも薄くすると、脆弱さが増すことになるので、望ましくない。図７にさらに示されているように、アセンブリの内部金属ポスト７１２，７２２は、等しい高さを有していてもよく、このようなポストは、図１（ａ）、図１（ｂ）および図４（ｄ）〜図４（ｅ）に基づいて前述したように、均一な厚みの金属層を選択的にエッチングすることによって、形成されることになる。このような場合、厚い誘電体層７２４内の導電性コネクタ７３８は、薄い誘電体層７１４内の導電性コネクタ７２８よりも大きい高さを有している必要がある。図１（ｆ）に基づいて前述したコネクタ１２８のような構造および製造を有している導電性コネクタ７２８’が、電気素子の接点を配線層７０６のパターンに導電的に相互接続している。同様に、このような構造および製造を有するコネクタ７３８’が、超小型電子素子の面の接点７３９を配線層７０２のパターンに導電的に相互接続している。特定の実施形態では、コネクタ７３８’は、超小型電子素子の接点７３９の露出面と該露出面に接続される配線層７０２のパターンとの間に約５μｍから２０μｍの高さを有している。
複数の外部金属ポスト７６２は、アセンブリ７００の上面７７１から上方に突出している。金属ポスト７６２は、周辺列状に配置されていてもよいし、またはグリッドパターンに配置されていてもよい。典型的には、外部金属ポスト７６２は、より緩いピッチ、すなわち、超小型電子要素７２０の面に露出した接点７３９のピッチよりも大きいピッチ（μｍ）で配置されている。外部要素、例えば、回路パネルまたはマザーボードへの導電性相互接続は、外部金属ポスト７６２を介して、行われることになる。外部金属ポスト７６２のそれぞれの上面は、同一平面になっているとよく、金属ポストは、典型的には、誘電体層７５６の上面７０２ａからの均一な高さを有している。また、外部金属ポスト７６２は、均一な幅７７６を有していてもよいし、または異なる幅を有していてもよい。一実施形態では、外部金属ポスト７６２は、アセンブリの内部金属ポスト７２２の高さ７６８よりも大きい高さ７６６を有している。また、外部金属ポスト７６２の幅７７６は、内部金属ポスト７２２の幅７７８よりも大きくなっていてもよい。加えて、外部ポスト７６２の幅に対する高さのアスペクト比は、内部金属ポスト７２２のこのようなアスペクト比と異なっていてもよい。
図７にさらに示されているように、外部ポスト７６２は、その表面に露出している濡れ性を有する導電性層７６３を備えているとよい。例えば、外部金属ポスト７６２は、本質的に銅から成っているとよく、例えば、メッキ、スパッタリング、または他の方法によって該ポストに接合された（７６３によって総称的に示されている）濡れ性を有するニッケルおよび金の外部層を有しているとよい。金属ポストのそれぞれの上面７６５は、他の要素（図示せず）への外部相互接続を容易にするために、同一平面になっている。半田、錫、または共晶組成物のような可融性金属のキャップ層または被膜（図示せず）が、金属ポスト７６２の露出面または（設けられているなら）このような濡れ性を有する層７６３をさらに覆っていてもよい。濡れ性を有する導電性パッドが、アセンブリの上面および底面、すなわち、「面」７７０，７７１の一方または両方に露出しているとよい。図示されているように、半田、錫、または共晶組成物のような可融性金属によって濡れることが可能な導電性パッド７６４が、アセンブリの底面７７０に露出している。１つまたは複数の外部素子、例えば、回路パネル、マザーボード、離散電気素子、または他の素子に対するアセンブリ７００の導電性相互接続は、導電性パッド７６４からこのような要素の対応する接点に延在している半田接合部を介して、達成されるとよい。代替的に、導電性パッド７６４は、拡散接合部、導電接着剤、導電ペースト、または任意の他の適切な方法によって、他の導電性素子に導電接合されてもよい。また、半田マスク層７７２，７７３が、それぞれ、配線層７０８，７１０を覆っているとよい。この場合、金属ポスト７６２およびパッド７６４は、半田マスク層から露出していなければならないことに留意されたい。
図８は、上記の実施形態の変更例を示している。この変更例では、熱伝導体８８０、例えば、銅またはアルミニウムのような金属の中実層が、超小型電子素子８１０の下に位置している。超小型電子素子８１０は、熱伝導性接着剤８１４を介して、熱伝導体に取り付けられているとよい。代替的に、例えば、熱伝導体が銅の中実層を含んでいる場合、超小型電子素子は、半田、共晶組成物、または錫のような可融性金属を介して、熱伝導体に取り付けられてもよい。銅は、アルミニウムよりも大きい熱伝導率を有しているので、例えば、プロセッサチップのような高電力密度を有するチップから大きな熱量を熱伝導によって除去する必要がある場合、適切な選択肢として用いられるとよい。
図９（ａ）〜図９（ｈ）は、図７に示されているような超小型電子アセンブリ７００を製造する方法を示す簡易図である。図９（ａ）は、図１（ａ）、図１（ｂ）に基づいて前述したのと同様の製造の段階を示している。この段階では、導電ポスト９１２が、金属層９０２を覆って形成されている。その後、図９（ｂ）に示されているように、能動構成部品または受動構成部品９４６、または代替的に、素子７２０（図７）のような超小型電子素子が このような素子の面、例えば、不活性な面を配線層９０２に接続するダイ取付け接着剤または他の接着剤９４８を介して、配線層９０２に実装されることになる。
その後、図９（ｃ）に示されているように、誘電体層９１６および金属層９１８が、例えば、図１（ｃ）に基づいて前述したようなプロセスによって、金属層９０２に積層される。次いで、誘電体層９１６の表面９１６ａに露出した材料に対して選択的に行われるエッチングプロセスを用いて、金属層がリソグラフィーによってパターン化される。図９（ｄ）に示されている得られた構造体では、第２の金属ポスト９２２が誘電体層９１６の露出面９１６ａから上方に突出している。
次いで、図９（ｅ）に示されているように、孔９１５が、ポスト９１２の上面および電気素子９４６の接点９１４と真っ直ぐに並ぶように、誘電体層９１６にパターン化されることになる。種々のプロセス、例えば、図１（ｅ）に基づいて前述したようなプロセスを用いて、孔９１５を形成することができる。
図９（ｆ）にさらに示されているように、電気メッキによって、孔の内壁９２７を少なくとも覆うと共に誘電体層９１６の上面９１６ａおよび金属ポスト９２２を覆う連続的な金属層９２６が形成されることになる。一実施形態では、この金属層は、本質的に銅から成っている。
続いて、図９（ｇ）に示されているように、金属層９０２（図９（ａ））および金属層９２６（図９（ｆ））がリソグラフィーによってパターン化され、個々の導電性パターン、例えば、導電性トレース、パッド、他の要素、またはそれらの組合せを含む配線層９０２’，９２６’が形成されることになる。
図９（ｈ）にさらに示されているように、導電性パッド９６４および導電性ポスト９２２を露出させながら、配線層９０２’，９２６’を部分的に覆う半田マスク層９７２，９７３が、形成される。次いで、露出した金属特徴部に対して、付加的な処理、例えば、パッド９６４および導電性ポスト９２２に濡れ性を有する導電性層９６３、例えば、ニッケルおよび金を連続的にメッキする段階が、施されることになる。
本発明の実施形態の原理に従って、種々の単レベルのアセンブリおよび高レベルのアセンブリを実現することができる。例えば、図１０の断面図に示されているように、多層配線アセンブリ１０００は、前述した電気素子７４６（図７）と同じような内部に組み込まれた複数の受動素子１０４６を有することができる。超小型電子素子１０２０が、例えば、アセンブリ１０００の露出面１０７１に露出した接点（図示せず）へのワイヤボンディングまたはフリップチップ実装によって、外部接続されていてもよい。回路パネル、例えば、配線基板１０８０への導電的相互接続は、外部金属ポスト１０６２および該ポストに接合された半田塊１０６６によって、得られることになる。
他の実施形態では、超小型電子素子１１２０が多層配線アセンブリ１１００内に組み込まれていてもよく、電気素子、例えば、受動素子１１４６がアセンブリの面１１７１の接点に実装されていてもよい。
さらに他の変更例では、超小型電子素子１２２０および電気素子１２４６のいずれもが、多層配線アセンブリ１２００内に組み込まれている。図示されている特定の実施形態では、電気素子１２４６は、超小型電子素子１２２０と外部金属ポスト１２６２によってもたらされる外部導電性界面との間に位置している。代替的に、超小型電子素子１２２０は、外部金属ポスト１２６２と電気素子１２４６との間に配置されていてもよい。他の代替例では、電気素子は、超小型電子素子の縁１２２４に隣接して配置されていてもよい。
図１３は、アセンブリ１０００（図１０）と同様の複数の多層配線アセンブリ１３００，１３００ａ，１３００ｂが、積層配置で互いに接続されている高レベルアセンブリを示している。このアセンブリでは、超小型電子素子１３２０は、外面に接合されている。このような構成では、外部導電性ポスト１３６２ａ，１３６２ｂは、例えば、ポスト間に設置される超小型電子素子１３２０，１３２０ａ，１３２０ｂのための空間をもたらすために、周辺領域に限られているとよい。導電性ポスト１３６２ａ，１３６２ｂは、半田塊１３６６を介して、互いに隣接するアセンブリ１３００ａ，１３００の面１３７０に露出した導電性パッド（図示せず）に接合されていてもよい。
図１４は、複数の互いに導電接続されて積層された多層配線アセンブリ１４００，１４００ａ，１４００ｂを備えている異なる構成を示している。これらの多層配線アセンブリ１４００，１４００ａ，１４００ｂの各々は、図１２に示されているアセンブリ１２００と同様の内部に組み込まれた超小型電子素子および電気素子を有している。この場合、外部金属ポスト１４６２は、半田塊１４６６を介して、各アセンブリ１４００の面１４７０に露出した対応する導電性パッド（図示せず）に接続するために、エリアグリッドアレイに配置されているとよい。
ここでは本発明を特定の実施形態に基づいて説明してきたが、これらの実施形態は、本発明の原理および用途の単なる例示にすぎないことを理解されたい。従って、例示的な実施形態に対して多くの修正が行われてもよいこと、および本発明の精神および範囲から逸脱することなく、他の構成が考案されてもよいことを理解されたい。

Claims (42)

  1. 相互接続要素であって、
    上面および前記上面から離れた底面を有している誘電体層と、
    前記底面に沿って延在している面を画定している第１の金属層と、
    前記上面に沿って延在している第２の金属層であって、前記第１の金属層および前記第２の金属層の少なくとも１つは、複数の導電性トレースを備えている、第２の金属層と、
    前記第１の金属層によって画定された前記面から前記誘電体層を通って上方に延在している複数の導電性突起であって、前記導電性突起は、前記第１の金属層の上方の第１の高さに上面を有しており、前記第１の高さは、前記第１の金属層の上方の前記誘電体層の高さの５０％よりも大きくなっている、複数の導電性突起と、
    前記上面から前記誘電体層の開口を通って延在して前記導電性突起を前記第２の金属層に導電接続している複数の導電性ビアであって、前記導電性ビアの少なくとも１つは、前記導電性突起の前記上面と接触している箇所において第１の幅を有しており、前記第１の幅は、前記上面の幅よりも小さくなっている、導電性ビアと
    を備えていることを特徴とする相互接続要素。
  2. 前記少なくとも１つの導電性突起は、前記上面から下方に延在している壁を有しており、少なくとも１つの導電性ビアは、前記上面においてのみ、前記導電性突起に接触していることを特徴とする請求項１に記載の相互接続要素。
  3. 相互接続要素であって、
    上面および前記上面から離れた底面を有している誘電体層と、
    前記底面に沿って延在している平面を画定している第１の金属層と、
    前記上面に沿って延在している第２の金属層であって、前記第１の金属層および前記第２の金属層の少なくとも１つは、複数の導電性トレースを備えている、第２の金属層と、
    前記第１の金属層によって画定された前記平面から前記誘電体層を通って上方に延在している複数の導電性突起と、
    前記誘電体層の開口を通って延在して前記導電性突起を前記第２の金属層に導電接続している複数のメッキ形成された特徴部と
    を備えていることを特徴とする相互接続要素。
  4. 前記第１の金属層および前記第２の金属層の各々は、複数の導電性トレースを備えていることを特徴とする請求項３に記載の相互接続要素。
  5. 前記導電性突起は、エッチング形成された金属ポストを含んでいることを特徴とする請求項３に記載の相互接続要素。
  6. 前記導電性突起は、メッキ形成された金属ポストを含んでいることを特徴とする請求項３に記載の相互接続要素。
  7. 前記導電性突起は、中空導電性突起を含んでいることを特徴とする請求項６に記載の相互接続要素。
  8. 前記第１の金属層は、前記平面と真っ直ぐに並んだ平面部分および前記平面から離れる方に延在している突出部分を備えており、前記突出部分は、前記導電性突起を画定していることを特徴とする請求項３に記載の相互接続要素。
  9. 前記導電性突起は、切頭円錐形状を有していることを特徴とする請求項３に記載の相互接続要素。
  10. 前記第２の金属層は、複数の導電性トレースを備えており、前記相互接続要素は、前記第２の層を覆う第２の誘電体層、前記第２の誘電体要素を覆う第３の金属層、前記第２の金属層から前記第２の誘電体層を通って上方に延在する複数の第２の導電性突起、および前記第２の誘電体層の開口を通って延在して前記第２の導電性突起を前記第３の金属層に導電接続している複数のメッキ形成された第２の特徴部をさらに備えていることを特徴とする請求項３に記載の相互接続要素。
  11. 前記第３の金属層は、複数の導電性トレースを備えていることを特徴とする請求項１０に記載の相互接続要素。
  12. 前記第３の金属層から上方に延在している複数の第３の導電性突起をさらに備えていることを特徴とする請求項１０に記載の相互接続要素。
  13. パッケージ化された超小型電子要素であって、
    上面および前記上面から離れた底面を有している誘電体層と、
    前記底面に沿って延在している平面を画定している第１の金属層と、
    前記上面に沿って延在している第２の金属層であって、前記第１の金属層および前記第２の金属層の少なくとも１つは、複数の導電性トレースを備えている、第２の金属層と、
    前記第１の金属層によって画定された前記平面から前記誘電体層を通って上方に延在している複数の導電性突起と、
    前記第１の配線層と前記第２の配線層との間に配置された超小型電子素子であって、前記誘電体層によって前記第２の金属層から隔離されている接触支持面を有している、超小型電子素子と、
    前記誘電体層の開口を通って延在して前記導電性突起および前記超小型電子素子の接点を前記第２の金属層に導電接続している、複数のメッキ形成された特徴部と
    を備えていることを特徴とするパッケージ化された超小型電子要素。
  14. 前記第１の金属層および前記第２の金属層の各々は、複数の導電性トレースを備えていることを特徴とする請求項１３に記載のパッケージ化された超小型電子素子。
  15. 前記導電性突起は、エッチング形成された金属ポストを含んでいることを特徴とする請求項１３に記載のパッケージ化された超小型電子素子。
  16. 前記導電性突起は、メッキ形成された金属層を含んでいることを特徴とする請求項１３に記載のパッケージ化された超小型電子素子。
  17. 前記導電性突起は、中空の導電性突起を含んでいることを特徴とする請求項１４に記載のパッケージ化された超小型電子素子。
  18. 前記第１の金属層は、前記平面と真っ直ぐに並んだ平面部分および前記平面から離れる方に延在している突出部分を備えており、前記突出部分は、前記導電性突起を画定していることを特徴とする請求項１３に記載のパッケージ化された超小型電子素子。
  19. 前記導電性突起は、切頭円錐形状を有していることを特徴とする請求項１３に記載のパッケージ化された超小型電子素子。
  20. 能動構成部品または受動構成部品の少なくとも１つが組み込まれている多配線層相互接続要素であって、
    上面および前記上面から離れた底面を有する誘電体層と、
    前記底面に沿って延在している平面を画定している第１の金属層と、
    前記上面に沿って延在している第２の金属層であって、前記第１の金属層および前記第２の金属層の少なくとも１つは、複数の導電性トレースを備えている、第２の金属層と、
    前記平面から前記誘電体層を通って上方に延在している複数の導電性突起と、
    前記第１の金属層と前記第２の金属層との間に配置された能動構成部品または受動構成部品の少なくとも１つであって、前記第２の金属層と向き合って前記誘電体層によって前記第２の金属層から隔離されている複数の端子を有している、能動構成部品または受動構成部品の少なくとも１つと、
    前記誘電体層の開口を通って延在して前記導電性突起および前記構成部品の前記端子を前記第２の金属層に導電接続している複数のメッキ形成された特徴部と
    を備えていることを特徴とする多層配線層相互接続要素。
  21. 少なくとも１つの誘電体層によって互いに隔離された複数の配線層を有している相互接続要素を製造する方法であって、
    （ａ）誘電体層および前記誘電体層の上の第１の金属層を、平面を画定している少なくとも一部を有する第２の金属層および前記平面から上方に延在している複数の導電性突起を備えているベース要素上に、前記誘電体層の一部が前記導電性突起の互いに隣接するものを互いに隔離するように、積層するステップと、
    （ｂ）前記導電性突起の少なくとも上面を露出させる開口を、前記誘電体層に形成するステップと、
    （ｃ）前記開口内の前記導電性突起の前記露出面に金属をメッキし、前記導電性突起を前記第１の金属層に接続するメッキ形成された特徴部を形成するステップと
    を含んでいることを特徴とする方法。
  22. 前記メッキ形成された特徴部を形成した後、前記第２の金属層をパターン化し、配線パターンを形成するステップをさらに含んでいることを特徴とする請求項２１に記載の方法。
  23. 前記メッキ形成された特徴部を形成した後、前記第１の金属層をパターン化し、配線パターンを形成するステップをさらに含んでいることを特徴とする請求項２１に記載の方法。
  24. 前記誘電体層は、未硬化の誘電体要素を含んでおり、前記ステップ（ａ）は、前記未硬化の誘電体要素を前記第２の金属層および前記金属層の上の前記導電性突起上に約２００℃以下の温度で加圧し、次いで、前記未硬化の誘電体要素を硬化することによって行われることを特徴とする請求項２１に記載の方法。
  25. 前記ステップ（ａ）中、前記第１の金属層および前記第２の金属層は、連続的な平面を画定していることを特徴とする請求項２１に記載の方法。
  26. 前記ステップ（ａ）中、前記第１の金属層および前記第２の金属層の少なくとも１つは、平面を画定している方向に延在している複数の個々のトレースを備えていることを特徴とする請求項２１に記載の方法。
  27. 前記ステップ（ａ）中、前記第１の金属層は、複数の開口を備えており、前記ステップ（ａ）は、前記第１の金属層を、前記複数の開口が前記導電性突起と真っ直ぐに並ぶように、前記ベース要素上に積層することを含んでいることを特徴とする請求項２１に記載の方法。
  28. 前記誘電体層の前記開口は、エッチングによって形成されていることを特徴とする請求項２１に記載の方法。
  29. 前記誘電体層の前記開口は、レーザ融除によって形成されていることを特徴とする請求項２１に記載の方法。
  30. 前記ステップ（ａ）において前記第１の金属層が前記誘電体層と一緒に前記ベース要素に積層されるとき、前記第１の金属層は、前記ベース要素の前記導電性突起と真っ直ぐに並んだ開口を有しており、前記第１の金属層は、前記第１の金属層を覆っている第３の金属層に接合されていることを特徴とする請求項２１に記載の方法。
  31. 前記第３の金属層をパターン化し、前記第１の金属層から上方に延在する第２の導電性突起を形成することを含んでいることを特徴とする請求項３０に記載の方法。
  32. 前記第１の金属層に取り付けられている前記第３の金属層をエッチングし、前記ベース要素の前記導電性突起を形成することをさらに含んでいることを特徴とする請求項３０に記載の方法。
  33. 前記第３の金属層をマンドレルの凹部内にメッキし、前記マンドレルを除去し、前記導電性突起を形成することをさらに含んでいることを特徴とする請求項３０に記載の方法。
  34. 前記導電性突起は、中空の導電性突起を備えていることを特徴とする請求項２１に記載の方法。
  35. （ｄ）第２の誘電体層および前記誘電体層の上の第４の金属層を、前記第１の金属層および前記第１の金属層から上方に延在する複数の第２の導電性突起上に、前記第２の誘電体層の一部が前記第２の導電性突起の互いに隣接しているものを互いに隔離するように、積層するステップと、
    （ｅ）前記第２の導電性突起の少なくとも上面を露出させる開口を、前記第２の誘電体層に形成するステップと、
    （ｆ）前記第２の誘電体層の前記開口内の前記第２の導電性突起の前記露出面上に金属をメッキし、前記第２の導電性突起を前記第４の金属層に接続する第２のメッキ形成された特徴部を形成するステップと
    をさらに含んでいることを特徴とする請求項３１に記載の方法。
  36. 前記ステップ（ｄ）中、前記第１の金属層、前記第２の金属層、および前記第４の金属層は、連続的な平面を画定していることを特徴とする請求項３５に記載の方法。
  37. 前記ステップ（ｄ）中、前記第２の金属層および前記第４の金属層の少なくとも１つは、平面を画定している方向において延在している複数の個々のトレースを備えていることを特徴とする請求項３５に記載の方法。
  38. 前期ステップ（ｄ）において、前記第４の金属層が、前記第２の誘電体層と一緒に、前記第１の金属層および前記第１の金属層から延在している第２の導電性突起上に積層されるとき、前記第４の金属層は、前記第２の導電性突起と真っ直ぐに並んだ開口を有しており、前記第４の金属層を覆っている第５の金属層に取り付けられていることを特徴とする請求項３５に記載の方法。
  39. ステップ（ｅ）の前に、前記第５の金属層をパターン化し、前記第４の金属層から上方に延在する第３の導電性突起を形成することをさらに含んでいることを特徴とする請求項３８に記載の方法。
  40. 少なくとも１つの誘電体層によって互いに隔離された複数の配線層を有する相互接続要素の配線層間に、超小型電子素子をパッケージ化する方法であって、
    平面を画定している少なくとも一部を有している第２の金属層と、前記平面から上方に延在している複数の導電性突起と、前記平面に隣接する第１の面を有している超小型電子素子と、を備えている第１の要素の上に、誘電体層および前記誘電体層の上の第１の金属層を積層するステップであって、前記積層ステップは、前記誘電体層の一部が前記導電性突起の互いに隣接するものを互いに隔離すると共に前記超小型電子素子を前記導電性突起から隔離するように行われるものである、ステップと、
    前記超小型電子素子の第２の面の接点および前記導電性突起の少なくとも上面を露出させる開口を、前記誘電体層に形成するステップと、
    前記開口内の前記露出した接点および前記導電性突起の前記露出面に金属をメッキし、前記接点および前記導電性突起を前記第１の金属層に接続するためのメッキ形成された特徴部を形成するステップと
    を含んでいることを特徴とする方法。
  41. 前記第１の金属層は、前記超小型電子素子の前記第１の面に取り付けられた熱伝導性プレートを備えていることを特徴とする請求項４０に記載の方法。
  42. 少なくとも１つの誘電体層によって互いに隔離された複数の配線層を有している相互接続要素のそれぞれの配線層間に、能動構成部品または受動構成部品の少なくとも１つを備えている多配線層相互接続要素を形成する方法であって、
    平面を画定している少なくとも一部を有している第２の金属層と、前記平面から上方に延在している複数の導電性突起と、前記平面を覆う面を有している能動構成部品または受動構成部品の少なくとも１つと、を備えている第１の要素上に、誘電体層および前記誘電体層の上の第１の金属層を積層するステップであって、前記積層ステップは、前記誘電体層の一部が前記導電性突起の互いに隣接するものおよび前記電気素子を互いに隔離するように行われるものである、ステップと、
    前記電気素子の接点および前記導電性突起の少なくとも上面を露出させる開口を、前記誘電体層に形成するステップと、
    前記開口内の前記露出した接点および前記導電性突起の前記露出面上に金属をメッキし、前記接点および前記導電性突起を前記第２の金属層に接続するメッキ形成された特徴部を形成するステップと
    を含んでいることを特徴とする方法。
JP2010528888A 2007-10-10 2008-10-08 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ Pending JP2011501410A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99856407P 2007-10-10 2007-10-10
PCT/US2008/011632 WO2009048604A2 (en) 2007-10-10 2008-10-08 Robust multi-layer wiring elements and assemblies with embedded microelectronic elements

Publications (2)

Publication Number Publication Date
JP2011501410A true JP2011501410A (ja) 2011-01-06
JP2011501410A5 JP2011501410A5 (ja) 2011-11-17

Family

ID=40549781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010528888A Pending JP2011501410A (ja) 2007-10-10 2008-10-08 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ

Country Status (5)

Country Link
US (2) US20090115047A1 (ja)
EP (1) EP2213148A4 (ja)
JP (1) JP2011501410A (ja)
KR (1) KR101572600B1 (ja)
WO (1) WO2009048604A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140957A (ja) * 2011-12-28 2013-07-18 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
WO2010109746A1 (ja) * 2009-03-27 2010-09-30 パナソニック株式会社 半導体装置及びその製造方法
US8847375B2 (en) * 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
KR101128559B1 (ko) * 2010-09-13 2012-03-23 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9398700B2 (en) 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9496247B2 (en) 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9637375B2 (en) * 2014-04-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited MEMS device having a getter structure and method of forming the same
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US10211158B2 (en) * 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE112015007213B4 (de) * 2015-12-22 2021-08-19 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
FR3060846B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
EP3478033A1 (en) * 2017-10-25 2019-05-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding component with pre-connected pillar in component carrier
US10340180B1 (en) * 2018-01-16 2019-07-02 Globalfoundries Inc. Merge mandrel features
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
KR20210076584A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679941A (en) * 1969-09-22 1972-07-25 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5442143A (en) * 1993-04-16 1995-08-15 Dyconex Patente Ag Core for electrical connecting substrates and electrical connecting substrates with core, as well as process for the production thereof
JP2736042B2 (ja) * 1995-12-12 1998-04-02 山一電機株式会社 回路基板
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US6081989A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corporation Fabrication of circuit modules with a transmission line
US6081988A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corp. Fabrication of a circuit module with a coaxial transmission line
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6251710B1 (en) * 2000-04-27 2001-06-26 International Business Machines Corporation Method of making a dual damascene anti-fuse with via before wire
US6562709B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6660626B1 (en) * 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6511865B1 (en) * 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6548393B1 (en) * 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US6759264B2 (en) * 2002-05-17 2004-07-06 Ligh Tuning Technology Inc. Pressure type fingerprint sensor fabrication method
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
US6700195B1 (en) * 2003-03-26 2004-03-02 Delphi Technologies, Inc. Electronic assembly for removing heat from a flip chip
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
TWI223103B (en) * 2003-10-23 2004-11-01 Ind Tech Res Inst Wire grid polarizer with double metal layers
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JP2005191100A (ja) * 2003-12-24 2005-07-14 Shinko Electric Ind Co Ltd 半導体基板及びその製造方法
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI229433B (en) * 2004-07-02 2005-03-11 Phoenix Prec Technology Corp Direct connection multi-chip semiconductor element structure
US7301239B2 (en) * 2004-07-26 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wiring structure to minimize stress induced void formation
WO2006020744A2 (en) * 2004-08-12 2006-02-23 Tessera, Inc. Structure and method of forming capped chips
TW200611612A (en) * 2004-09-29 2006-04-01 Unimicron Technology Corp Process of electrically interconnect structure
JP2006156669A (ja) 2004-11-29 2006-06-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP4761762B2 (ja) 2004-12-03 2011-08-31 ソニーケミカル＆インフォメーションデバイス株式会社 多層配線基板の製造方法
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP4792749B2 (ja) 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
JP4738895B2 (ja) 2005-05-31 2011-08-03 日本メクトロン株式会社 ビルドアップ型多層フレキシブル回路基板の製造方法
JP4826248B2 (ja) * 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20080185705A1 (en) * 2005-12-23 2008-08-07 Tessera, Inc. Microelectronic packages and methods therefor
WO2007130471A2 (en) * 2006-05-01 2007-11-15 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7659631B2 (en) * 2006-10-12 2010-02-09 Hewlett-Packard Development Company, L.P. Interconnection between different circuit types
US7719121B2 (en) * 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7709297B2 (en) * 2006-12-29 2010-05-04 Tessera, Inc. Microelectronic package with thermal access
KR100751955B1 (ko) 2007-05-28 2007-08-27 오원록 배수로 뚜껑을 대량생산하는 이동식 대차구조
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8647796B2 (en) * 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140957A (ja) * 2011-12-28 2013-07-18 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
EP2213148A2 (en) 2010-08-04
KR101572600B1 (ko) 2015-11-27
US20090115047A1 (en) 2009-05-07
WO2009048604A3 (en) 2009-09-24
EP2213148A4 (en) 2011-09-07
KR20100086472A (ko) 2010-07-30
US20170018440A1 (en) 2017-01-19
WO2009048604A2 (en) 2009-04-16
US10032646B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
US10032646B2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
US6998290B2 (en) Economical high density chip carrier
US8304664B2 (en) Electronic component mounted structure
JP4055717B2 (ja) 半導体装置およびその製造方法
US7122901B2 (en) Semiconductor device
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
JP2005217225A (ja) 半導体装置及びその製造方法
KR20090092326A (ko) 칩 커패시터 내장 ｐｗｂ
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2010258335A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2006303338A (ja) 多層回路基板とその製造方法
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
US20040063040A1 (en) Joining member for Z-interconnect in electronic devices without conductive paste
JP2004087721A (ja) 配線板の製造方法、配線板、半導体パッケージ用部材
JPH11145622A (ja) 多層配線基板
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130402

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140227

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140418