KR101128559B1 - 인쇄회로기판의 비아홀 형성방법 - Google Patents

인쇄회로기판의 비아홀 형성방법 Download PDF

Info

Publication number
KR101128559B1
KR101128559B1 KR1020100089406A KR20100089406A KR101128559B1 KR 101128559 B1 KR101128559 B1 KR 101128559B1 KR 1020100089406 A KR1020100089406 A KR 1020100089406A KR 20100089406 A KR20100089406 A KR 20100089406A KR 101128559 B1 KR101128559 B1 KR 101128559B1
Authority
KR
South Korea
Prior art keywords
via hole
base substrate
carrier
forming
printed circuit
Prior art date
Application number
KR1020100089406A
Other languages
English (en)
Other versions
KR20120027674A (ko
Inventor
이정섭
류창섭
남효승
정광옥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100089406A priority Critical patent/KR101128559B1/ko
Publication of KR20120027674A publication Critical patent/KR20120027674A/ko
Application granted granted Critical
Publication of KR101128559B1 publication Critical patent/KR101128559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221—Perforating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 베이스 기판을 천공하여 비아홀을 형성하는 단계, 캐리어 상에 도전성 포스트를 형성하는 단계, 베이스 기판의 비아홀 내에 도전성 포스트를 삽입하여 비아홀이 형성된 베이스 기판과 도전성 포스트가 형성된 캐리어를 결합하는 단계 및 비아홀 내부를 플러그로 충전하는 단계를 포함하는 인쇄회로기판의 비아홀 형성방법으로 비아홀이 형성된 베이스 기판에 도전성 포스트를 결합하여 비아홀 내에 도금층을 용이하게 형성할 수 있게 된다.

Description

인쇄회로기판의 비아홀 형성방법{Method for forming via hole in printed circuit board}
본 발명은 인쇄회로기판의 비아홀 형성방법에 관한 것으로, 보다 상세하게는 비아홀 내에 도전성 포스트가 결합된 인쇄회로기판의 비아홀 형성방법에 관한 것이다.
최근 들어, 전자 기기 및 제품의 첨단화로 인한 전자 기기 및 제품의 소형화 및 기술 집적은 꾸준히 발전하고 있으며, 이와 함께 전자 기기 등에 사용되는 인쇄회로기판(Printed Circuit Board : PCB)의 제조 공정도 소형화 및 기술 집적에 대응하여 다양한 변화를 요구하고 있다.
상기 인쇄회로기판을 제조하는 방법에 대한 기술 방향은 초기에 단면 기판에서 양면 기판으로, 다시 다층 기판으로 전개되었으며, 특히 다층 기판을 제조함에 있어 최근에는 소위 빌드 업(build-up) 공법이라 불리는 제조 방법이 전개 중이다.
상기 다층 기판을 제조하는 과정에는 각 층의 회로 패턴 및 전자 소자 간을 전기적으로 연결하기 위해 내부 비아홀(Inner Via Hole : IVH), 블라인드 비아홀(Blind Via Hole : BVH) 또는 관통홀(Plated Through Hole : PTH) 등의 다양한 비아홀이 형성된다.
종래 기술에 따른 비아홀의 형성 과정은 먼저, 기판에 드릴을 사용하여 비아홀을 형성하고, 기판의 표면 및 비아홀의 내주면에 디스미어 및 동도금 작업을 수행한 후, 비아홀 내부 공간을 충전하여 비아홀을 형성한다.
그러나, 이와 같은 제조 공정은 드릴 작업에 의해 비아홀 내벽의 거칠기가 크게 증가하였으며, 비아홀 내벽에 형성된 수지를 제거하기 위해 디스미어 처리가 필수적으로 필요하였다.
또한, 비아홀 내부를 도금하기 위한 화학 동도금의 수행 시 비아홀의 크기, 화학 동도금을 위한 화학액의 안정성 및 도금 방식에 따라 비아홀이 제대로 도금되지 않는 미도금 불량이 발생하는 문제점이 있었다.
본 발명의 사상은 비아홀이 형성된 베이스 기판에 도전성 포스트를 결합하여 비아홀 내에 도금층을 용이하게 형성할 수 있는 인쇄회로기판의 비아홀 형성방법을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성방법은 베이스 기판을 천공하여 비아홀을 형성하는 단계, 캐리어 상에 도전성 포스트를 형성하는 단계, 상기 베이스 기판의 비아홀 내에 상기 도전성 포스트를 삽입하여 상기 비아홀이 형성된 베이스 기판과 상기 도전성 포스트가 형성된 캐리어를 결합하는 단계 및 상기 비아홀 내부를 플러그로 충진하는 단계를 포함한다.
그리고, 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성방법은 상기 비아홀 내부를 플러그로 충전한 후, 상기 캐리어를 제거하는 단계, 상기 캐리어가 제거된 베이스 기판의 상면 및 하면을 버프 연마하는 단계, 상기 버프 연마된 베이스 기판의 상면 및 하면에 디스미어 및 도금을 수행하는 단계 및 상기 도금된 베이스 기판에 회로를 형성하는 단계를 포함한다.
여기서, 상기 캐리어 상에 도전성 포스트를 형성하는 단계는 상기 캐리어 상에 도전성 재료를 적층시키는 단계, 상기 도전성 재료 상에 필름층을 적층하여 상기 필름층의 일부를 경화시키는 단계 및 상기 필름층의 나머지를 에칭 및 박리하는 단계를 포함한다.
이때, 상기 비아홀은 상기 베이스 기판을 관통하는 관통홀(Plated Through Hole: PTH)이고, 상기 베이스 기판은 동박 적층판이며, 상기 필름층은 드라이 필름인 것을 특징으로 한다.
상술한 바와 같이 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성방법에 따르면, 비아홀이 형성된 베이스 기판에 도전성 포스트를 결합하여 비아홀 내에 도금층을 용이하게 형성할 수 있는 장점이 있다.
또한, 코어의 두께에 상관없이 비아홀 내부에 보이드 불량이 발생하지 않는 장점이 있다.
그리고, 도전성 포스트를 이용하여 비아홀 내에 도금층을 형성하기 때문에 비아홀 내에 디스미어 및 동도금 작업을 수행하지 않아도 되는 장점이 있으며, 비아홀 내부가 미도금되는 불량을 방지할 수 있다.
게다가, 드릴 작업에 의해 발생하는 비아홀 내벽의 거칠기 영향을 받지 않기 때문에 전기 신호의 전달성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성과정을 보여주는 동작 흐름도이다.
도 2 내지 도 8은 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성과정을 나타내는 단면도이다.
도 9 내지 도 11은 본 발명의 일실시예에 의한 도전성 포스트의 형성과정을 나타내는 단면도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성과정을 보여주는 동작 흐름도, 도 2 내지 도 8은 본 발명의 일실시예에 의한 인쇄회로기판의 비아홀 형성과정을 나타내는 단면도 및 도 9 내지 도 11은 본 발명의 일실시예에 의한 도전성 포스트의 형성과정을 나타내는 단면도를 나타낸다.
도 1 내지 도 8에 도시한 바와 같이, 베이스 기판(210)을 천공하여 비아홀(220)을 형성한다(S100).
여기서, 베이스 기판(210)은 인쇄회로기판의 원자재로서, 열경화성 수지 조성물로 함침된 유리 섬유 기재(열경화성 수지 조성물로 함침된 유리 섬유 강화 프리플레그)나 동박 적층판(Copper Clad Laminate : CCL)으로 구성될 수 있는데, 동박 적층판은 절연층 및 구리막을 순차적으로 증착하여 형성된 편면 동박 적층판 및 하단 구리막, 절연층 및 상단 구리막을 순차적으로 증착하여 형성된 양면 동박 적층판을 포함한다.
또한, 비아홀(220)은 베이스 기판(210)을 관통하는 관통홀(Plating Through Hole : PTH)로서, X-ray 드릴이나 센서 드릴을 사용하여 기준이 되는 기준홀을 가공한 후에 상기 기준홀을 기준으로 CNC(Computer Numerical Control) 드릴을 사용하여 회로 상의 원하는 위치에 관통홀(220)을 형성할 수 있다.
그리고, UV(Ultraviolet) 레이저 또는 CO2(Carbon dioxide) 레이저 등을 사용하여 관통홀(220)을 형성할 수 있다. 여기서, 레이저는 이에 한정되지 않으며, 홀을 형성할 수 있는 다양한 레이저를 사용하여 관통홀(220)을 형성할 수 있다.
다음으로, 캐리어(230) 상에 도전성 포스트(240)를 형성한다(S110).
도 9 내지 도 11을 참조하여 도전성 포스트(240)를 형성하는 과정에 대해 보다 구체적으로 설명하면, 텐팅(tenting) 공법을 이용하여 도전성 포스트(240)를 형성하는데, 우선적으로 캐리어(230) 상에 구리(Cu)와 같은 도전성 재료(240)를 적층한다(300).
그리고, 도전성 재료(240)에 드라이 필름(dry film)이나 워킹 필름(working film) 등의 필름층(54)을 도포하여 필름층(54)의 일부를 경화시킨다. 즉, 도전성 재료(240) 상에 드라이 필름(54)을 도포한 후, UV 레이저로 조사하는데, 드라이 필름(54)의 단량체(Monomer)가 중합체(Polymer)로 경화되면서 회로 패턴의 이미지를 형성하게 된다.
다음으로, 드라이 필름(54)의 나머지를 에칭 및 박리한다. 즉, UV 레이저가 미조사된 드라이 필름(54)을 제거하여 경화된 드라이 필름(54)만 남기고, 도전성 재료(240)가 노출된 부분을 산화시킨 후 경화된 드라이 필름(54)을 제거함으로써 도전성 재료(240)에 원하는 회로 패턴을 형성하여 도전성 포스트(240)를 형성할 수 있다.
한편, 도 1 내지 도 8를 다시 참조하면, 110단계의 도전성 포스트(240)를 형성한 후, 베이스 기판(210)의 비아홀(220) 내에 도전성 포스트(240)를 삽입하여 비아홀(220)이 형성된 베이스 기판(210)과 도전성 포스트(240)가 형성된 캐리어(230)를 결합한다(S120).
여기서, 베이스 기판(210)의 비아홀(220) 내에 도전성 포스트(240)가 삽입될 수 있도록 비아홀(220)의 크기를 도전성 포스트(240)의 크기보다 넓게 가공한 후, 도전성 포스트(240)를 비아홀(220) 내에 위치시킴으로써 비아홀(220) 내에 도금층이 형성되도록 한다.
그 다음으로, 비아홀(220) 내부를 플러그(plug, 250)로 충진(S130)하는데, 비아홀(220) 내부를 플러그(250)와 같은 접착제 등으로 충진하여 비아홀(220) 내에 도전성 포스트(240)가 완전하게 접착될 수 있게 한다.
그런 후, 캐리어(230)를 도전성 포스트(240) 상에서 제거(S140)하고, 캐리어(230)가 제거된 베이스 기판(210)의 표면인 상면 및 하면을 버프(buff) 연마한다(S150). 여기서, 버프 연마란 연마기(52), 연마제 및 연마포를 사용하여 흠을 제거함으로써 광을 내는 방식을 말한다.
그리고, 버프 연마된 베이스 기판(210)의 표면에 디스미어(desmear) 및 도금을 수행(S160)하여 도금층(260)을 형성하는데, 디스미어란 인쇄회로기판의 제조 과정 중에 발생하는 각종 오염과 이물질을 제거하는 과정으로서, 디스미어를 수행하지 않으면 도금의 품질을 떨어뜨리는 결정적인 작용을 하므로 도금을 수행하기 전에 반드시 디스미어를 수행해야 한다.
디스미어 등에 의해 베이스 기판(210)을 표면 처리하면, 베이스 기판(210)의 표면에 화학 동도금 등의 도금 방법에 의해 도금층(260)을 증착한다.
그 후, 도금된 베이스 기판(210)에 회로를 형성한다(S170).
상술한 바와 같이, 종래에는 베이스 기판에 비아홀을 형성한 후, 비아홀 내부를 도금하여 비아홀을 형성하였으나, 본 발명의 일실시예에서는 비아홀 내부를 도금하는 대신에 미리 형성된 도전성 포스트를 이용하여 비아홀을 형성하기 때문에 하여 비아홀이 미도금되는 불량을 개선할 수 있을 뿐만 아니라 전기 신호의 전달성을 향상시킬 수 있게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
210. 베이스 기판 220. 비아홀
230. 캐리어 240. 도전성 포스트
250. 플러그 260. 도금층

Claims (6)

  1. 베이스 기판을 천공하여 비아홀을 형성하는 단계;
    캐리어 상에 도전성 포스트를 형성하는 단계;
    상기 베이스 기판의 비아홀 내에 상기 도전성 포스트를 삽입하여 상기 비아홀이 형성된 베이스 기판과 상기 도전성 포스트가 형성된 캐리어를 결합하는 단계;
    상기 비아홀 내부를 플러그로 충진하는 단계;
    상기 비아홀 내부를 플러그로 충진한 후, 상기 캐리어를 제거하는 단계;
    상기 캐리어가 제거된 베이스 기판의 상면 및 하면을 버프 연마하는 단계;
    상기 버프 연마된 베이스 기판의 상면 및 하면에 디스미어 및 도금을 수행하는 단계;
    상기 도금된 베이스 기판에 회로를 형성하는 단계를 포함하는 인쇄회로기판의 비아홀 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 캐리어 상에 도전성 포스트를 형성하는 단계는,
    상기 캐리어 상에 도전성 재료를 적층시키는 단계;
    상기 도전성 재료 상에 필름층을 적층하여 상기 필름층의 일부를 경화시키는 단계;
    상기 필름층의 나머지를 에칭 및 박리하는 단계를 포함하는 인쇄회로기판의 비아홀 형성방법.
  4. 제 1 항에 있어서,
    상기 비아홀은,
    상기 베이스 기판을 관통하는 관통홀(Plated Through Hole : PTH)인 인쇄회로기판의 비아홀 형성방법.
  5. 제 1 항에 있어서,
    상기 베이스 기판은,
    동박 적층판인 인쇄회로기판의 비아홀 형성방법.
  6. 제 3 항에 있어서,
    상기 필름층은,
    드라이 필름인 인쇄회로기판의 비아홀 형성방법.
KR1020100089406A 2010-09-13 2010-09-13 인쇄회로기판의 비아홀 형성방법 KR101128559B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100089406A KR101128559B1 (ko) 2010-09-13 2010-09-13 인쇄회로기판의 비아홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089406A KR101128559B1 (ko) 2010-09-13 2010-09-13 인쇄회로기판의 비아홀 형성방법

Publications (2)

Publication Number Publication Date
KR20120027674A KR20120027674A (ko) 2012-03-22
KR101128559B1 true KR101128559B1 (ko) 2012-03-23

Family

ID=46142557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089406A KR101128559B1 (ko) 2010-09-13 2010-09-13 인쇄회로기판의 비아홀 형성방법

Country Status (1)

Country Link
KR (1) KR101128559B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116600481B (zh) * 2023-07-19 2023-09-19 四川英创力电子科技股份有限公司 一种印制电路板精细线路制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164664A (ja) 2000-11-28 2002-06-07 Hitachi Metals Ltd ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法
KR20080074030A (ko) * 2007-02-07 2008-08-12 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판의 제조 방법
JP2010041053A (ja) * 2008-07-31 2010-02-18 Ibiden Co Ltd 半導体装置及びその製造方法
KR20100086472A (ko) * 2007-10-10 2010-07-30 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164664A (ja) 2000-11-28 2002-06-07 Hitachi Metals Ltd ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法
KR20080074030A (ko) * 2007-02-07 2008-08-12 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판의 제조 방법
KR20100086472A (ko) * 2007-10-10 2010-07-30 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP2010041053A (ja) * 2008-07-31 2010-02-18 Ibiden Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20120027674A (ko) 2012-03-22

Similar Documents

Publication Publication Date Title
KR20140057861A (ko) 인쇄회로기판 제조 방법
JP2007096312A (ja) 高密度プリント回路基板の製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
JP2012104819A (ja) 印刷回路基板及びそのビアホールの充填方法
KR20230050343A (ko) 프린트 배선판의 제조방법
JP2004349357A (ja) 多層プリント配線板の製造方法
US7992296B2 (en) PCB and manufacturing method thereof
KR101128559B1 (ko) 인쇄회로기판의 비아홀 형성방법
KR20040085374A (ko) 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
KR101022903B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP2014082490A (ja) 多層配線基板
CN117119695A (zh) 电路板的制造方法
JP2002134918A (ja) 多層プリント配線板の製造方法
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JP2007005732A (ja) プリント配線板用基板、プリント配線板及びその検査方法、並びに多層プリント配線板
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JP6804276B2 (ja) 部品内蔵基板の製造方法および部品内蔵基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee