KR100754071B1 - 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 전층 IVH 공법의 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 코어층과 언클래드층을 일괄 적층하여 기판을 제작하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법에 관한 것이며, 이를 위하여 롤 코팅기를 이용하여 절연재에 도포한 전도성 페이스트로 코어층인 회로층의 회로패턴을 형성하고, 다른 절연재에 관통홀을 형성하여 관통홀에 전도성 페이스트를 도포하여 언클래드층인 절연층을 형성하며, 회로층과 절연층을 교대로 배치한 후 일괄적으로 적층함으로써, 종래의 PN 도금하여 회로패턴을 형성하는 경우와 달리 도금층의 두께만큼 회로패턴의 두께가 얇아져 파인 피치 구현이 용이하며, 또한 기존에 순차적으로 적층하는 공법의 경우와 달리 공정 시간이 단축될 수 있다.

회로층, 절연층, 일괄적층, 롤 코팅, 전도성 페이스트, 인쇄회로기판

Description

전층 ＩＶＨ 공법의 인쇄회로기판의 제조방법{METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD FOR USING ALL LAYER INTERSTITIAL VIA HOLE}

도 1은 종래의 제 1 예에 따른 빌드업 공법을 도시한 도;

도 2는 종래의 제 2 예에 따른 공법을 도시한 도;

도 3은 종래의 제 3 예에 따른 공법을 도시한 도;

도 4는 본 발명에 따른 전층 IVH 공법의 인쇄회로기판의 제조방법을 나타낸 순서도;

도 5a 내지 5d는 본 발명에 따른 회로층의 제조방법을 도시한 공정도;

도 6a 내지 도 6c는 본 발명에 따른 롤 코팅법을 도시한 공정도;

도 7a 내지 도 7d는 본 발명에 따른 절연층의 제조방법을 도시한 공정도; 및

도 8은 본 발명에 따른 전층 IVH 공법의 인쇄회로기판을 도시한 도면이다.

< 도면의 주요부분에 대한 부호의 설명 >

210, 310 : 절연재 212, 312 : 관통홀

220, 330 : 전도성 페이스트 230 : 회로패턴

240 : 회로층 320 : 커버필름

322 : 접착부재 324 : 보호필름

340 : 절연층 R : 롤 코팅기

본 발명은 전층 IVH 공법의 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 코어층과 언클래드층을 일괄 적층하여 기판을 제작하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법에 관한 것이다.

전자산업의 급속한 디지털화, 네트워크화, 첨단화로 인하여 인쇄회로기판 기술도 급속도로 진전하고 있다. 현재 전자기기들의 동향이 경박단소화됨에 따라 전자기기들의 뼈대라고 할 수 있는 인쇄회로기판 기술도 소형화, 경량화, 박형화, 고기능화가 요구되고 있다. 이를 만족시키기 위해 인쇄회로기판은 다층인쇄회로기판(MLB)공법에서 빌드업(Build up)공법으로 변화되어 왔다. 그러나 인쇄회로기판의 회로패턴이 고밀도화 되어감에 따라, 빌드업 공법은 미세한 회로패턴을 집적하는데 어려움이 있으며, 특히 외층의 회로패턴을 고밀도로 집적하는데 큰 어려움이 발생하는 문제점이 있었다. 따라서 보다 고밀도의 인쇄회로기판을 제조하기 위하여, 다양한 인쇄회로기판 제조방법이 요구되고 있다.

현재 개발되고 있는 인쇄회로기판 제조방법은 ALIVH(All Layer Inner Via Hole) 방법 및 B2IT(Buried Bump Interconnection Technology) 방법 등이 있다.

다음은 다양한 종래 기술을 도시한 도면이다.

도 1은 종래의 제 1 예에 따른 빌드업 공법을 도시한 도면이다.

도 1은 빌드업 공법으로, 레이저 드릴을 이용하여 동박적층판(10)에 비아 홀(12)을 가공하고, 이후 비아홀(12)에 비아 충진용 동도금(14)을 실시하고, 스크린판 인쇄법으로 액상 수지나 전도성 페이스트(16)를 충진한다.

이후 연마에 의해 전도성 페이스트(16)를 평탄화한 뒤, PN 도금(16)을 실시하며, 에칭 레지스트 패턴을 이용하여 도금층(16)으로 회로패턴을 형성한 후에 다시 적층 공정을 통해 동박적층판을 올리고, 다시 레이저 가공 및 충진 작업을 반복 수행하여 비아홀을 형성하여 인쇄회로기판을 형성한다.

도 1에 따른 공법은 PN 도금 공법으로, 이 공법의 경우 동도금 상에 도금층을 형성하기 때문에 도금층 두께 만큼의 높이에 의하여 회로패턴의 크기가 증가하여 파인 피치 구현이 어렵다는 문제점이 있었다.

도 2는 종래의 제 2 예에 따른 공법을 도시한 도면이다.

도 2에 도시된 공법은 ALIVH 공법으로, 비아홀 내벽에 동도금 대신에 도전체를 충진하여 접속신뢰성을 향상시킬 수 있는 장점이 있다. 절연재(20)에 비아홀(22)을 형성한 후, 비아홀(22)에 전도성 페이스트(24)를 충진한 코어층(30)을 형성하고, 코어층(30)에 동박을 입히고, 동박층으로 회로패턴(32)을 형성한 언클래드층(40)을 형성한다.

이후 코어층(30)과 언클래드층(40)을 순차적으로 적층한다.

도 3은 종래의 제 3 예에 따른 공법을 도시한 도면이다.

도 3에 도시된 공법은 B2IT공법으로, 동박적층판(50)에 실버 페이스트(52)를 도포한 후, 실버 페이스트(52) 상에 절연재(54)를 배치한 후, 실버 페이스트(52)가 절연재(54) 내면으로 뚫고 들어가면서 홀을 만들어 채우며, 절연재(54) 상에 동 박(56)을 적층한다. 이런 방법을 통하여 계속 순차적으로 적층한다.

도 2 내지 도 3에 따른 공법은 순차적으로 적층하는 방식으로, 이들 공법의 경우 공정 시간이 오래 걸리는 문제점이 있었다.

본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 창안한 것으로, 롤 코팅법으로 회로층에 회로패턴을 전도성 페이스트로 형성하여 기존의 회로패턴 보다 회로패턴의 두께를 얇게 형성함으로써, 파인 피치 구현이 용이한 전층 IVH 공법의 인쇄회로기판의 제조방법을 제공한다.

또한, 절연층과 회로층을 일괄적으로 적층하여 공정 시간을 단축 시킬 수 있는 전층 IVH 공법의 인쇄회로기판의 제조방법을 제공한다.

이러한 목적을 위하여 본 발명은 (A) 경화된 제 1 절연층에 관통홀이 형성되고 상기 관통홀에 도전체가 충진되며 롤 코팅에 의해 전도성 페이스트가 상기 제 1 절연재의 양면에 부착되어 형성된 회로패턴을 포함하는 회로층과, 경화된 제 2 절연재에 관통홀이 형성되고 상기 관통홀에 도전체가 충진된 절연층을 다수 개 준비하는 단계; 및 (B) 다수의 상기 회로층과 상기 절연층을 교대로 배치하여 일괄적으로 적층하는 단계를 포함하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법을 제공한다.

본 발명에 있어서, 회로층의 관통홀 및 절연층의 관통홀에 충진되는 도전체는 전도성 페이스트인 것을 특징으로 한다.

또한, 본 발명에 있어서, (A) 단계의 회로층은, (C-1) 경화된 제 1 절연재를 제공하는 단계; (C-2) 제 1 절연재에 관통홀을 형성하는 단계; (C-3) 관통홀 및 제 1 절연재의 양면에 전도성 페이스트를 부착하는 단계; 및 (C-4) 양면에 부착된 전도성 페이스트를 이용하여 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.

또한, 본 발명에 있어서, (C-4) 단계에서 회로패턴 형성은 CO2 레이저를 이용하는 것을 특징으로 한다.

또한, 본 발명에 있어서, (A) 단계의 절연층은, (D-1) 경화된 제 2 절연재를 제공하는 단계; (D-2) 제 2 절연재 양면에 커버필름을 부착하는 단계; (D-3) 커버필름이 부착된 제 2 절연재에 관통홀을 형성하는 단계; (D-4) 관통홀에 전도성 페이스트를 이용하여 도전체를 형성하는 단계; 및 (D-5) 도전체 형성 후 커버필름을 제거하는 단계;를 포함하는 것을 특징으로 한다.

또한, 본 발명에 있어서, 제 2 절연재는 프리프레그인 것을 특징으로 한다.

또한, 본 발명에 있어서, 커버필름은 접착성을 갖는 B-스테이지 상태의 접착부재 상에 보호필름이 부착된 이형필름인 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 4는 본 발명에 따른 전층 IVH 공법의 인쇄회로기판의 제조방법을 나타낸 순서도이다.

본 발명에 따른 드라이 필름의 적층 방법은 다음과 같은 단계들을 통해 수행될 수 있다. 먼저, 절연재에 드릴링으로 관통홀을 형성하고 절연재의 양면 및 관통홀에 도전체로 도포한 후 절연재의 양면에 도포된 도전체로 소정의 회로패턴을 형 성한 회로층과, 절연재에 드릴링으로 관통홀을 형성하고 이 관통홀에 도전체를 충진하여 형성한 절연층을 다수개 준비한다(S110).

다음 다수의 회로층의 관통홀에 대응하게 절연층의 관통홀이 배치되도록 회로층과 절연층을 서로 교대로 배치한 후 가열 가압하여 일괄적으로 적층한다(S120).

이에 대한 설명은 일 실시예를 설명하면서 자세히 기술한다.

도 5a 내지 5d는 본 발명에 따른 회로층의 제조방법을 도시한 공정도이다.

도 5a에 도시된 바와 같이, C-스테이지로 경화 상태인 제 1 절연재(210)를 준비하고, 도 5b에 도시된 바와 같이, 제 1 절연재(210)에 드릴링 가공과 같은 기계적 가공을 이용하여 관통홀(212)을 형성한다.

여기서, 관통홀(212)은 제 1 절연재(210)의 양면에 형성될 회로패턴을 서로 전기적으로 연결시키기 위한 비아홀로, 관통홀(212)은 드릴링 가공 후에 디버링(Deburring) 및 디스미어(Desmear)의 공정을 수행하여 드릴링 가공 중에 발생하는 각종 오염과 이물질을 제거하는 것이 바람직하다.

도 5c에 도시된 바와 같이, 도전체를 제 1 절연재(212)의 양면에 부착한다.

여기서, 도전체는 전도성 페이스트(220)이며, 전도성 페이스트(220)는 롤 코팅기(도 6의 R 참조)를 이용하여 제 1 절연재(210)의 양면에 부착되며, 이에 대한 기술은 도 6에서 설명된다.

또한, 제 1 절연재(210)에 형성된 관통홀(212)의 내부가 롤 코팅기(도 6의 R 참조)에 의하여 전도성 페이스트(220)로 충진된다.

이후 도 5d에 도시된 바와 같이, CO2 레이저를 이용하여 제 1 절연재(210)의 양면에 부착된 전도성 페이스트(220)로 회로패턴(230)을 형성하면, 회로층(240) 즉 본 발명의 코어층이 형성된다.

도 6a 내지 도 6c는 본 발명에 따른 롤 코팅법을 도시한 공정도이다.

도 6a에 도시된 바와 같이, 관통홀(212)이 형성된 제 1 절연재(210)를 롤 코팅기(R)에 배치한다.

여기서, 롤 코팅기(R)는 공급부(미도시)와 연결되어 있으며, 공급부에 액상의 전도성 페이스트(220)를 넣은 다음 동작시키게 되면, 롤 코팅기(R)의 표면으로 액상의 전도성 페이스트(220)가 공급될 수 있다.

도 6b에 도시된 바와 같이, 제 1 절연재(210)는 화살표 방향으로 이동하여 롤 코팅기(R)를 지나가게 된다.

이후 도 6c에 도시된 바와 같이, 롤 코팅(R)의 표면으로 공급되는 전도성 페이스트(220)가 제 1 절연재(210) 양면에 부착된다.

또한, 롤 코팅기(R)에 의하여 공급된 전도성 페이스트(220)가 제 1 절연재(210)에 형성된 관통홀(212)의 내부를 충진하게 된다.

도 7a 내지 도 7d는 본 발명에 따른 절연층의 제조방법을 도시한 공정도이다.

도 7a에 도시된 바와 같이, C-스테이지로 경화 상태인 제 2 절연재(310)의 양면에 커버필름(320)을 부착한다.

여기서, 커버필름(320)은 도시된 바와 같이, B-스테이지 상태인 접착부 재(322) 상에 보호필름(324)을 부착한 이형필름이며, 이 커버필름(320)은 폴리에스테르(PET, Polyester terephthalate), 폴리에틸렌(PE, Polyethylene) 재질로 형성되고, 제 2 절연재(310)의 손상 및 이물질 침입 등을 막아주는 역할을 한다.

여기서, 제 2 절연재는 프리프레그를 사용하는 것이 바람직하며, 경우에 따라 동박적층원판을 사용할 수도 있다. 동박적층원판을 사용하는 경우에는 절연재 양면에 적층된 동박을 에칭으로 제거한 후에 커버필름을 부착하여 사용할 수 있다.

도 7b에 도시된 바와 같이, 제 2 절연재(310)에 드릴링 가공을 이용하여 관통홀(312)을 형성한다.

여기서, 관통홀(312)은 회로층의 관통홀에 대응되는 위치에 형성하는 비아홀로, 관통홀(312)은 드릴링 가공 후에 디버링(Deburring) 및 디스미어(Desmear)의 공정을 수행하여 드릴링 가공 중에 발생하는 각종 오염과 이물질을 제거하는 것이 바람직하다.

도 7c에 도시된 바와 같이, 도전체를 관통홀(312) 내부에 충진시킨 후 도 7d 에 도시된 바와 같이, 커버필름(320)을 제거하면, 절연층(340) 즉 본 발명의 언클래드층이 형성된다.

여기서, 도전체는 액상의 전도성 페이스트(330)이며, 관통홀(312) 내부에 충진되는 액상의 전도성 페이스트(330)는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 전도성 물질이다.

또한, 커버필름(320) 제거 시 B-스테이지 상태인 접착부재(322)를 제외한 보호필름(도 7a의 324 참고)만을 제거하는 것이 바람직하다.

도 8은 본 발명에 따른 전층 IVH 공법의 인쇄회로기판을 도시한 도면이다.

위에 설명된 방법으로 형성한 회로층(240) 및 절연층(340)을 다수개 준비한 후, 회로층(240)사이에 절연층(340)이 각각 개재되는 방식으로 일괄 적층된다. 이때 회로층(240)의 관통홀들(212) 및 절연층(340)의 관통홀들(312)은 상호 대응되어 연결됨으로써 전층 비아홀이 구성될 수 있다.

회로층 및 절연층에 사용된 절연재는 경화된 절연재이며, 절연층의 제 2 절연재 상에 부착된 반경화 상태(B-스테이지)의 접착부재(도 7a의 322 참고)에 의하여 회로층이 절연층에 적층될 수 있으며, 반경화 상태의 접착부재는 전체 가열 가압 과정에서 회로층과 절연층의 절연재와 동일하게 경화된다.

위에 설명된 바에 따르면, 롤 코팅기를 이용하여 제 1 절연재의 양면에 전도성 페이스트를 부착하고, 전도성 페이스트로 회로패턴을 형성함으로써, 종래의 PN 도금하여 회로패턴을 형성하는 경우와 달리 도금층의 두께만큼 회로패턴의 두께가 얇아져 파인 피치 구현이 용이하게 이루어질 수 있다.

이처럼, 본 발명에서는 롤 코팅기를 이용하여 절연재에 도포한 전도성 페이스트로 코어층의 회로패턴을 형성함으로써, 파인 피치 회로패턴을 구현할 수 있다는 점에 특징이 있다.

또한, 본 발명에 따른 제조 과정에 따라 다수개의 코어층(회로층)과 언클래드층(절연층)을 형성하여 교대로 배치한 후 일괄적으로 적층함으로써, 기존의 순차적으로 적층하는 공법의 경우와 달리 공정 시간이 단축될 수 있다는 점에 특징이 있다.

본 발명의 전층 IVH 공법의 인쇄회로기판의 제조방법에 따르면, 본 발명에서는 롤 코팅기를 이용하여 절연재에 도포한 전도성 페이스트로 회로층의 회로패턴을 형성함으로써, 종래의 PN 도금하여 회로패턴을 형성하는 경우와 달리 회로패턴의 두께가 얇아져 파인 피치 구현이 용이할 수 있다.

또한, 동일한 방법으로 다수개의 회로층과 절연층을 형성하여 교대로 배치한 후 일괄적으로 적층함으로써, 기존의 순차적으로 적층하는 공법의 경우와 달리 공정 시간이 단축될 수 있다.

Claims (7)

1. (A) 경화된 제 1 절연층에 관통홀이 형성되고 상기 관통홀에 도전체가 충진되며 롤 코팅에 의해 전도성 페이스트가 상기 제 1 절연재의 양면에 부착되어 형성된 회로패턴을 포함하는 회로층과, 경화된 제 2 절연재에 관통홀이 형성되고 상기 관통홀에 도전체가 충진된 절연층을 다수 개 준비하는 단계; 및

   (B) 다수의 상기 회로층과 상기 절연층을 교대로 배치하여 일괄적으로 적층하는 단계를 포함하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.
2. 제 1 항에 있어서, 상기 회로층의 관통홀 및 상기 절연층의 관통홀에 충진되는 도전체는 상기 전도성 페이스트인 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.
3. 제 1 항에 있어서, (A) 단계의 회로층은,

   (C-1) 경화된 제 1 절연재를 제공하는 단계;

   (C-2) 상기 제 1 절연재에 관통홀을 형성하는 단계;

   (C-3) 상기 관통홀 및 상기 제 1 절연재의 양면에 전도성 페이스트를 부착하는 단계; 및

   (C-4) 상기 양면에 부착된 전도성 페이스트를 이용하여 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.
4. 제 3 항에 있어서, 상기 (C-4) 단계에서 회로패턴 형성은 CO2 레이저를 이용하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.
5. 제 1 항에 있어서, 상기 (A) 단계의 절연층은,

   (D-1) 경화된 제 2 절연재를 제공하는 단계;

   (D-2) 상기 제 2 절연재 양면에 커버필름을 부착하는 단계;

   (D-3) 상기 커버필름이 부착된 상기 제 2 절연재에 관통홀을 형성하는 단계;

   (D-4) 상기 관통홀에 전도성 페이스트를 이용하여 도전체를 형성하는 단계; 및

   (D-5) 상기 도전체 형성 후 상기 커버필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.
6. 제 5 항에 있어서, 상기 제 2 절연재는 프리프레그인 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.
7. 제 5 항에 있어서, 상기 커버필름은 접착성을 갖는 B-스테이지 상태의 접착부재 상에 보호필름이 부착된 이형필름인 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법.

Images