KR100674320B1 - 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 - Google Patents
노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 Download PDFInfo
- Publication number
- KR100674320B1 KR100674320B1 KR1020040027836A KR20040027836A KR100674320B1 KR 100674320 B1 KR100674320 B1 KR 100674320B1 KR 1020040027836 A KR1020040027836 A KR 1020040027836A KR 20040027836 A KR20040027836 A KR 20040027836A KR 100674320 B1 KR100674320 B1 KR 100674320B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit pattern
- conductive paste
- via hole
- insulating
- Prior art date
Links
- 238000002347 injection Methods 0.000 title claims abstract description 9
- 239000007924 injection Substances 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 145
- 239000012792 core layer Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000009413 insulation Methods 0.000 claims abstract description 9
- 230000000873 masking effect Effects 0.000 claims abstract description 9
- 238000007667 floating Methods 0.000 claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000004809 Teflon Substances 0.000 claims description 3
- 229920006362 Teflon® Polymers 0.000 claims description 3
- 239000003365 glass fiber Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 30
- 229910052802 copper Inorganic materials 0.000 description 25
- 239000010949 copper Substances 0.000 description 25
- 238000007747 plating Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 8
- 238000005507 spraying Methods 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000005553 drilling Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- -1 FR-4 Polymers 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- DZCLVBQEPZQZNN-UHFFFAOYSA-N copper;phenol Chemical compound [Cu].OC1=CC=CC=C1 DZCLVBQEPZQZNN-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012789 electroconductive film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/38—Connections for building structures in general
- E04B1/41—Connecting devices specially adapted for embedding in concrete or masonry
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/38—Connections for building structures in general
- E04B1/48—Dowels, i.e. members adapted to penetrate the surfaces of two parts and to take the shear stresses
- E04B1/483—Shear dowels to be embedded in concrete
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
- E04C5/00—Reinforcing elements, e.g. for concrete; Auxiliary elements therefor
- E04C5/01—Reinforcing elements of metal, e.g. with non-structural coatings
- E04C5/06—Reinforcing elements of metal, e.g. with non-structural coatings of high bending resistance, i.e. of essentially three-dimensional extent, e.g. lattice girders
- E04C5/0645—Shear reinforcements, e.g. shearheads for floor slabs
Abstract
본 발명은 노즐 분사를 통하여 패터닝된 회로패턴을 구비한 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 층간 전기적 접속을 수행하는 도전성 페이스트가 충진되는 비아홀이 형성된 코어층; 상기 코어층상에 소정 방식을 이용하여 도전성 페이스트를 직접 플로팅하여 형성된 회로패턴층; 상기 회로패턴층이 형성된 코어층 중에서 마스킹 공정에 의하여 형성되고, 도전성 페이스트가 충진되어 층간 전기적 접속을 수행하는 스택 비아홀 영역 이외에 도포되어 층간 절연을 수행하는 절연층; 및 상기 절연층상에 도포되어 형성된 후, 소정 방식에 따른 도전성 페이스트의 플로팅에 의하여 패터닝된 회로패턴이 형성된 다층의 절연 수지층으로 구성된 빌드업층을 포함하여 구성되어 있다.
인쇄회로기판, 코어층, 층간 도통층, 회로패턴층, 노즐, 도전성 페이스트, 빌드업층.
Description
도 1은 종래의 빌드업 방식을 이용한 다층 인쇄회로기판의 제조 공정도.
도 2는 본 발명에 따른 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판의 단면도.
도3은 본 발명에 따른 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판의 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 코어층
110 : 비아홀
120 : 층간 도통층
200, 200' : 회로패턴층
300 : 절연층
400 빌드업층
410 : 절연 수지층
420 : 솔더 레지스트층
430 : 볼패드 및 범프부
본 발명은 노즐 분사에 의한 회로패턴이 구현된 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 소정의 절연부재로 구현된 코어층 및 빌드업층에 노즐을 이용하여 도전성 페이스트를 직접 분사하여 회로패턴을 형성하는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
인쇄회로기판(PCB : Printed Circuit Board)은 여러 종류의 많은 부품을 페놀 수지 또는 에폭시 수지로 된 평판위에 밀집탑재하고 각 부품간을 연결하는 회 로를 수지평판의 표면에 밀집단축하여 고정시킨 회로기판으로서, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽면에 구리 등의 박판을 부착시킨 후 회로의 배선패턴에 따라 식각하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 제조한다.
최근, 전자제품이 소형화, 박판화, 고밀도화, 팩키지(package)화 및 개인 휴대전화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판이 출현되고 있으며, 상기 다층 인쇄회로기판에 있어서도 미세패턴(fine pattern)화, 소형화 및 팩키지화가 동시에 진행되고 있다.
따라서, 다층 인쇄회로기판의 경우에 있어서도 미세 패턴 형성, 신뢰성 및 설계 밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT (Surface Mount Technology) 타입으로 변경되면서 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술이 요구되고 있다.
이하, 이하, 도 1을 참조하여 종래의 빌드업 방식에 의하여 형성되는 인쇄회로기판의 제조 공정을 상세하게 설명한다.
먼저, 도 1a에 도시된 바와 같이, 절연층(103)을 개재하여 양면에 박막의 동박(102)이 형성된 동박적층원판(CCL;Copper Clad Laminate)(101)을 제공한다.
여기서, 동박적층원판(101)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 얇게 구리를 입힌 얇은 적층판으로서, 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
이후, 도 1b 및 도 1c에 도시된 바와 같이, 상기 동박적층원판(101)에 드릴 링 가공에 의해 층간 접속을 위한 비아홀(104)을 형성한 후, 상기 동박층 및 비아홀에 대한 무전해 동도금 및 전해 동도금을 수행하여 동도금층(105)을 형성한다.
여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.
상술한 바와 같이 무전해 및 전해 동도금을 수행한 후, 도 1d에 도시된 바와 같이, 비아홀(104)의 내벽에 형성된 무전해 및 전해 동도금층(105)을 보호하기 위해 상기 비아홀의 내부 영역에 페이스트(106)를 충진한다.
여기서, 페이스트(106)는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다.
이후, 도 1e 및 도 1f에 도시된 바와 같이, 소정의 회로패턴이 형성된 아트워크 필름에 대한 자외선 조사를 수행하여 소정의 회로패턴을 감광성 드라이 필름 에 전사하여 내층 회로패턴 형성을 위한 에칭 레지스트 패턴(107)을 형성한 후, 소정의 에칭액을 이용하여 에칭처리를 수행함으로써 에칭 레지스트 패턴(107)이 형성되지 않은 영역의 동박층(105)이 제거되어 소정의 회로 패턴이 형성된다.
상술한 바와 같이 회로패턴을 형성한 후, 도1g 및 도 1h에 도시된 바와 같이, 기판의 양면에 RCC(Resin Coated Copper) 또는 코어리스(coreless) 자재를 사용하여 적층한 후 내층과 외층간의 전기적 접속을 수행하는 블라인드 비아홀(110)을 가공한다.
이때, 상기 블라인드 비아홀(110)은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상술한 바와 같이 블라인드 비아홀을 형성한 후, 도 1i 및 도 1j에 도시된 바와 같이, 도금 공정에 의해 외층(111)을 적층한 후, 상기 외층(111)에 전술한 내층의 회로 패턴 형성 방법과 마찬가지 방법을 사용하여 외층에 회로 패턴을 형성한다.
이후, 도 1k에 도시된 바와 같이, 기판의 양면에 추가적인 외층 적층을 위한 RCC 또는 코어리스(coreless) 자재(113)를 사용하여 적층한다.
여기서, 상기 RCC는 역시 수지층(112) 및 한쪽 면에 동박층(113)을 포함하고, 수지층(112)은 다른 회로층과의 절연체 역할을 한다.
이후, 도 1l 및 도 1m에 도시된 바와 같이, 레이저 드릴링에 의해 원래 외층과 추가 외층간의 접속을 위한 블라인드 비아홀(114)을 가공한 후, 도금 공정에 의해 추가적인 외층(115)을 적층한다.
상술한 바와 같이 추가적인 외층(115)을 형성한 후, 도 1n에 도시된 바와 같이, 추가된 외층(115)에 대하여 소정의 회로패턴 공정을 수행하여 반도체 칩을 다이 어태치 시키기 위한 범프를 형성하기 위한 영역(116)을 형성하여 최종적인 인쇄회로기판을 형성하였다.
그러나, 상술한 바와 같은 공정에 의하여 인쇄회로기판을 제조하는 경우, 각 레이어층에 소정의 회로패턴을 형성하기 위해서는 현상, 에칭, 박리 및 동도금 등의 많은 생산 공정이 필요하고, 이에 의하여 생산 효율이 저하될 뿐만 아니라 정확하고 미세한 회로패턴을 달성할 수 없었다는 문제점이 있었다.
또한, 종래의 인쇄회로기판에 있어서는 각 레이어층에 소정의 회로패턴을 형성하기 위해서는 상술한 바와 같은 현상, 에칭, 박리 및 동도금 등의 많은 생산 공정을 수행하기 위한 소정의 화학약품의 사용이 수반되기 때문에 친환경적인 인쇄회로기판을 제조할 수 없었다는 문제점이 또한 있었다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 소정의 절연부재로 구현된 코어층 및 빌드업층에 노즐을 이용하여 도전성 페이스트를 직접 분사하여 회로패턴을 형성하는 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 노즐 분사에 의한 회로패턴이 구현된 인쇄회로기판은, 층간 전기적 접속을 수행하는 도전성 페이스트가 충진되는 비아홀이 형성된 코어층 코어층; 상기 코어층상에 소정 방식을 이용하여 도전성 페이스트를 직접 플로팅하여 형성된 회로패턴층; 상기 회로패턴층이 형성된 코어층 중에서 마스킹 공정에 의하여 형성되고, 도전성 페이스트가 충진되어 층간 전기적 접속을 수행하는 스택 비아홀 영역 이외에 도포되어 층간 절연을 수행하는 절연층; 및 상기 절연층상에 도포되어 형성된 후, 소정 방식에 따른 도전성 페이스트의 플로팅에 의하여 패터닝된 회로패턴이 형성된 다층의 절연 수지층으로 구성된 빌드업층을 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명에 따른 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판의 제조 방법은, 코어층에 임의의 층간을 전기적으로 접속시키는 비아홀 (IVH : Inner Via Hole)을 형성하는 단계; 상기 코어층에 형성된 비아홀의 내부에 도전성 페이스트를 충진하여 층간 도통층을 형성하는 단계; 상기 코어층상에 도전성 페이스트를 이용하여 소정의 회로패턴을 패터닝하는 단계; 상기 코어층 중에서 층간 전기적 접속을 수행하는 스택 비아홀 영역 이외에 도포되어 층간 절연을 수행하는 절연층을 형성하는 단계; 및 상기 절연층상에 도포되어 소정 방식에 따른 도전성 페이스트의 플로팅에 의하여 회로패턴이 형성된 다층의 절연 수지층으로 구성된 빌드업층을 형성하는 단계를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 따른 인쇄회로기판 및 그 제조 방법에 대하여 상세하게 설명한다.
먼저, 도 2를 참조하여 본 발명에 따른 노즐 분사를 통하여 패터닝된 회로패턴을 구비한 인쇄회로기판의 구성을 상세하게 설명한다.
본 발명에 따른 인쇄회로기판은 소정의 절연부재로 구현된 코어층 및 빌드업층에 노즐을 이용하여 도전성 페이스트를 분사하여 회로패턴을 직접 형성하는 것으로서, 도 2에 도시된 바와 같이, 코어층(100), 회로패턴층(200)(200'), 절연층 (300), 단층/다층의 절연 수지층(410), 솔더 레지스터층(420) 및 볼패드/범프 형성부(430) 등으로 구현된 빌드업층(400)을 포함하여 구성되어 있다.
여기서, 코어층(100)은 층간 전기적 접속을 수행하는 도전성 페이스트가 충진되는 비아홀(IVH : Interstitial Via Hole)(110)이 형성된 절연부재로서, 예를 들면 강성을 유지하기 위한 글래스 파이버가 내재된 BT, FR-4 등의 에폭시 수지, 폴리이미드, 테플론 등의 절연부재로 구성되어 있다.
이때, 상기 코어층(100)에 형성된 비아홀에 소정의 도전성 페이스트를 충진하는 경우, 상기 비아홀(110)은 층간 전기적 접속을 수행하는 층간 도통층(120)을 형성한다.
또한, 상기 코어층(100)에는 노즐(500)을 통하여 도전성 페이스트를 직접 분사하여 플로팅된 회로 패턴층(200)이 형성되어 있으며, 이때 상기 코어층(100)에 대한 도전성 페이스트의 접착력을 증가시키기 위하여 코어층(100)에 대한 거칠기(desmear)를 수행할 수 도 있다.
회로 패턴층(200)은 소정의 미세 직경을 갖는 노즐(500)을 통하여 거칠기가 수행된 코어층(100)에 직접적으로 분사되는 도전성 페이스트로 구성되어 있다.
이때, 상기 노즐(500)을 통하여 코어층(100)에 분사되는 도전성 페이스트는 점도 및 제품의 신뢰성 향상을 위하여 상기 코어층(100)의 비아홀(110)에 충진되는 도전성 페이스트와는 상이한 재료로 구성되어 있다.
또한, 상기 회로 패턴층(200)은 미세 노즐(500)에 의하여 분사되기 때문에 회로패턴을 위한 소정의 공정, 예를 들면 현상, 에칭, 박리 공정이 필요없을 뿐만 아니라 파인 피치의 구현이 가능하다.
절연층(300)은 상기 회로 패턴층(200)이 형성된 코어층(100)상에 소정의 방식, 예를 들면 절연물질을 스크린 인쇄를 통하여 상기 코어층(100)상에 도포되어 층간 절연을 수행한다.
보다 구체적으로, 상기 절연층(300)은 회로 패턴층(200)이 형성된 코어층(100) 중에서 마스킹 공정에 의하여 형성되고, 도전성 페이스트가 충진되어 층간 전기적 접속을 수행하는 스택 비아홀이 생성되는 영역을 제외한 나머지 영역에 도포된다.
빌드업층(400)은 상기 절연층(300)상에 도포된 후 소정 방식, 보다 구체적으로는 노즐을 이용한 도전성 페이스트의 분사에 의하여 플로팅되는 회로패턴층(200')이 형성된 단층 또는 다층의 절연 수지층이 형성되어 있다.
여기서, 상기 빌드업층(400)을 구성하는 다층의 절연 수지층(410)에는 상술한 바와 같은 노즐(500)을 통하여 상기 절연 수지층(410)에 직접 분사되어 플로팅된 회로 패턴층(200')이 형성되어 있으며, 이때 상기 다수의 절연 수지층(410)에 도전성 페이스트에 대한 접착력을 증가시키기 위하여 거칠기(desmear)가 수행될 수 도 있다.
이때, 상기 코어층(100)에 형성된 회로 패턴층(200)과 빌드업층(400)을 구성하는 단층 또는 다층의 절연 수지층(410)에 형성된 회로 패턴층(200') 사이의 전기적인 접속은 상기 절연층(300)을 개재하여 도전성 페이스트가 충진된 스택 비아홀을 통하여 이루어진다.
또한, 상기 빌드업층(400)은 상술한 바와 같이 회로 패턴층(200')이 형성된 일층 또는 다층의 절연 수지층(410)에 형성된 회로 패턴층(200')을 보호하기 위하여 솔더 레지스트를 피복하여 형성된 솔더 레지스트층(420)이 최외각 층으로서 형성되어 있다.
또한, 상기 빌드업층(400)을 구성하는 최외각 층인 솔더 레지스트층(420)에는 소정의 마스킹 공정을 통하여 형성되고, 또 다른 인쇄회로기판과의 전기적 접속을 수행하는 볼이 부착되는 볼패드 또는 범프 형성부(430)가 오픈되어 있다.
이하, 도 3을 참조하여 본 발명에 따른 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판의 제조 방법에 대하여 상세하게 설명한다.
먼저, 도 3a에 도시된 바와 같이 강성을 유지하기 위한 글래스 파이버가 내재된 BT, FR-4 등의 에폭시 수지, 폴리이미드, 테플론 등의 절연부재로 구성된 코어층(100)을 제공한다.
이후, 도 3b에 도시된 바와 같이 소정의 방식, 예를 들면 드릴링 공정을 통하여 임의의 층을 전기적으로 접속시키는 역할을 수행하는 비아홀(IVH : Inner Via Hole)(110)을 형성한다.
이후, 도 3c에 도시된 바와 같이, 상기 코어층(100)에 형성된 비아홀(110)에 도전성 페이스트를 충진하여 층간 전기적 도통을 수행하는 층간 도통층(120)을 형성한다.
상술한 바와 같이 코어층(100)상에 형성된 비아홀(110)에 도전성 페이스트를 충진하여 층간 도전층(120)을 형성한 후, 도 3d에 도시된 바와 같이, 미세 직경을 갖는 노즐(500)을 이용하여 도전성 페이스트를 상기 코어층(100)상에 직접 분사시켜 소정 형상의 회로 패턴층(200)을 형성한다.
이때, 상기 회로 패턴층(200)을 형성하는 도전성 페이스트는 점도 및 제품의 신뢰성 향상을 위하여 상기 비아홀(110)에 충진되는 도전성 페이스트와 상이한 재료로 구성되어 있다.
이후, 도 3e에 도시된 바와 같이, 층간 절연을 수행하기 위하여 소정의 절연물질을 스크린 인쇄 등의 방식을 이용하여 층간 전기적 접속을 수행하는 스택 비아홀 영역을 제외한 코어층(100)의 나머지 영역에 도포시켜 층간 절연층(300)을 형성한다.
상술한 바와 같이 층간 절연을 수행하는 절연층(300)을 형성한 후, 도 3f 및 3g에 도시된 바와 같이, 노즐(500)을 통하여 분사되는 도전성 페이스트에 의하여 소정의 회로패턴층(200')이 플로팅된 단층 또는 다층의 절연 수지층(410), 솔더 레지스트 층(420) 및 볼패드 또는 범프 형성부(430)로 구성된 빌드업층(400)을 형성한다.
이를 보다 구체적으로 설명하면, 빌드업층(400)을 구현하기 위하여 상기 절연층(300)상에 단층 또는 다층의 절연 수지층(410)을 피복한 후, 소정의 마스킹 공정을 통하여 절연층(300)을 관통하여 코어층(100)에 형성된 회로패턴(200)과 전기적 접속을 수행하는 스택 비아홀 영역을 형성한다.
이후, 상기 스택 비아홀 영역에 도전성 페이스트를 충진시켜 층간 형성된 회로패턴(200)(200')을 상호 전기적으로 접속시키기 위한 스택 비아홀을 형성한다.
상술한 바와 같이 스택 비아홀이 형성된 단층 또는 다층의 절연 수지층(410)상에 노즐(500)을 이용하여 도전성 페이스트를 직접 분사시켜 소정의 회로 패턴층 (200')을 형성한 후, 상기 절연 수지층(410)에 형성된 회로 패턴층(200')을 보호하기 위한 최외각 층으로서의 역할을 수행하는 솔더 레지스트층(420)을 피복시킨다.
이후, 빌드업층(400)을 구성하는 최외각 층인 솔더 레지스트층(420)에 대한 소정의 마스킹 공정을 통하여 또 다른 인쇄회로기판과의 전기적 접속을 수행하는 볼패드 및 범프 형성부(430)를 오픈시킴으로써, 노즐(500) 분사에 의하여 회로패턴층(200)(200')이 구현된 인쇄회로기판을 완성시킨다.
상기한 바와 같이, 본 발명에 따른 노즐 분사에 의하여 회로패턴이 구현된 인쇄회로기판 및 그 제조 방법에 따르면, 소정의 절연부재로 구현된 코어층 및 빌드업층에 노즐을 이용하여 도전성 페이스트를 직접 분사하여 회로패턴을 형성함으로써, 회로패턴의 파인 피치를 달성할 수 있을 뿐만 아니라 공정을 단순화 하여 생산 비용을 저감시킬 수 있다는 효과를 제공한다.
또한, 빌드업층을 형성시 노즐을 이용하여 회로패턴을 코어층 및 빌드업층에 직접 플로팅함으로써, 회로패턴을 형성하기 위한 현상, 에칭, 박리 등의 공정에 사용되는 화학약품을 사용할 필요가 없어 친환경적인 제품을 생산할 수 있다는 효과를 또한 제공한다.
여기에서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.
Claims (9)
- 삭제
- 삭제
- 삭제
- 삭제
- 코어층에 임의의 층간을 전기적으로 접속시키는 비아홀(IVH : Inner Via Hole)을 형성하는 단계;상기 코어층에 형성된 비아홀의 내부에 도전성 페이스트를 충진하여 층간 도통층을 형성하는 단계;상기 코어층상에 도전성 페이스트를 이용하여 소정의 회로패턴을 패터닝하는 단계;상기 코어층 중에서 층간 전기적 접속을 수행하는 스택 비아홀 영역 이외에 도포되어 층간 절연을 수행하는 절연층을 형성하는 단계; 및상기 절연층상에 도포되어 소정 방식에 따른 도전성 페이스트의 플로팅에 의하여 회로패턴이 형성된 다층의 절연 수지층으로 구성된 빌드업층을 형성하는 단계를 포함하여 구성하되,상기 코어층 및 절연 수지층에 플로팅된 회로패턴은 노즐을 통한 도전성 페이스트의 직접 분사에 의하여 형성된 것을 특징으로 하는 인쇄회로기판의 제조 방법.
- 제 5 항에 있어서, 상기 빌드업층을 형성하는 단계는,상기 절연층에 대한 소정의 마스킹 공정을 통하여 스택 비아홀 영역을 형성하는 단계;상기 스택 비아홀 영역이 형성된 절연층상에 단층 또는 다층의 절연 수지층을 도포하는 단계;상기 단층 도는 다층의 절연 수지층에 대한 마스킹 공정을 수행하여 상기 절연층을 관통하여 형성된 스택 비아홀 영역을 오픈시키는 단계;상기 오픈된 스택 비아홀 영역에 도전성 페이스트를 충진하여 층간 도통을 수행하기 위한 스택 비아홀을 형성하는 단계;상기 단층 또는 다층의 절연 수지층상에 도전성 페이스트를 이용하여 소정의 회로패턴을 형성하는 단계; 및상기 회로패턴이 형성된 절연 수지층상에 솔더 레지스트를 도포한 후 소정의 마스킹 공정을 수행하여 볼패드 및 범프부를 오픈시키는 단계를 포함하여 구성하되,상기 코어층 및 절연 수지층에 플로팅된 회로패턴은 노즐을 통한 도전성 페이스트의 직접 분사에 의하여 형성된 것을 특징으로 하는 인쇄회로기판의 제조 방법.
- 제 5항 또는 제 6 항에 있어서,상기 코어층은 글래스 파이버 등의 강성부재가 포함된 에폭시 수지, 폴리이미드, 테프론으로 구성된 것을 특징으로 하는 인쇄회로기판 제조 방법.
- 삭제
- 제 5 항 또는 제 6 항에 있어서,상기 빌드업층을 구성하는 다층의 절연 수지층은 필름 형태의 수지인 것을 특징으로 하는 인쇄회로기판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040027836A KR100674320B1 (ko) | 2004-04-22 | 2004-04-22 | 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040027836A KR100674320B1 (ko) | 2004-04-22 | 2004-04-22 | 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050102453A KR20050102453A (ko) | 2005-10-26 |
| KR100674320B1 true KR100674320B1 (ko) | 2007-01-24 |
Family
ID=37280656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040027836A KR100674320B1 (ko) | 2004-04-22 | 2004-04-22 | 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100674320B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101109230B1 (ko) * | 2009-10-20 | 2012-01-30 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101109344B1 (ko) * | 2009-10-20 | 2012-01-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100704014B1 (ko) * | 2005-07-26 | 2007-04-06 | 연세대학교 산학협력단 | 다중 유전율을 갖는 인쇄회로기판의 제조방법과 임피던스매칭 |
| KR101133128B1 (ko) * | 2006-02-24 | 2012-04-06 | 삼성테크윈 주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
| KR101425986B1 (ko) * | 2012-12-13 | 2014-08-06 | (주) 파루 | 양면의 다층 연성회로기판 제조장치 및 방법 |
| KR101641287B1 (ko) * | 2016-03-11 | 2016-07-20 | 삼성전기주식회사 | 코어 및 이를 이용한 인쇄회로기판 |
| CN114960976A (zh) * | 2022-03-18 | 2022-08-30 | 陇东学院 | 一种建筑类使用环保基材拼接叠合板的固定装置结构 |
-
2004
- 2004-04-22 KR KR1020040027836A patent/KR100674320B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101109230B1 (ko) * | 2009-10-20 | 2012-01-30 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101109344B1 (ko) * | 2009-10-20 | 2012-01-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050102453A (ko) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100467825B1 (ko) | 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| WO2006046510A1 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
| KR101044103B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
| TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
| KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| KR101044787B1 (ko) | 인쇄회로기판 제조방법 | |
| US20120152606A1 (en) | Printed wiring board | |
| KR100674320B1 (ko) | 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 | |
| KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
| KR100920824B1 (ko) | 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법 | |
| KR100716809B1 (ko) | 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법 | |
| KR100722599B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
| KR20120040892A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP7148278B2 (ja) | 配線基板及びその製造方法 | |
| JP2004095854A (ja) | 多層配線基板 | |
| KR101204083B1 (ko) | 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법 | |
| KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
| KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
| KR100754071B1 (ko) | 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법 | |
| JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| KR100657406B1 (ko) | 다층 인쇄회로기판 제조방법 | |
| KR20050031221A (ko) | 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |