KR20050031221A - 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 - Google Patents

도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20050031221A
KR20050031221A KR1020030067451A KR20030067451A KR20050031221A KR 20050031221 A KR20050031221 A KR 20050031221A KR 1020030067451 A KR1020030067451 A KR 1020030067451A KR 20030067451 A KR20030067451 A KR 20030067451A KR 20050031221 A KR20050031221 A KR 20050031221A
Authority
KR
South Korea
Prior art keywords
solder ball
plating
pad
circuit board
printed circuit
Prior art date
Application number
KR1020030067451A
Other languages
English (en)
Other versions
KR100548612B1 (ko
Inventor
이종진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030067451A priority Critical patent/KR100548612B1/ko
Publication of KR20050031221A publication Critical patent/KR20050031221A/ko
Application granted granted Critical
Publication of KR100548612B1 publication Critical patent/KR100548612B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

본 발명은 도금 인입선이 필요없으며, 와이어 본딩 패드와 솔더볼 패드의 표면 처리를 서로 다르게 함으로써 회로의 밀집도를 향상시키고 비용을 절감시킬 수 있는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
본 발명에 따른 도금 인입선이 없는 인쇄회로기판 제조 방법은, 베이스 기판에 홀을 가공하는 단계; 상기 베이스 기판 표면 및 상기 홀의 내벽을 무전해 도금 및 전해 도금하는 단계; 상기 베이스 기판의 일면에 형성된 와이어 본딩 패드면에 드라이 필름 패턴을 형성하는 단계; 상기 베이스 기판을 에칭하는 단계; 상기 드라이 필름 패턴을 박리하는 단계; 상기 베이스 기판에 솔더 레지스트 패턴을 형성하는 단계; 상기 베이스 기판의 배면에 형성된 솔더볼 패드면에 스퍼터링 처리에 의해 동을 증착하는 단계; 상기 솔더볼 패드면 중 Ni/Au 도금 접지부를 제외한 면에 절연체를 도포하는 단계; 상기 솔더볼 패드면의 Ni/Au 도금 접지부에 전류를 인가하여 와이어 본딩 패드에 Ni/Au를 도금하는 단계; 상기 절연체를 박리하는 단계; 상기 스퍼터링에 의해 증착된 동을 에칭에 의해 제거하는 단계; 및 상기 솔더볼 패드의 표면에 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리를 하는 단계를 포함하는 것을 특징으로 한다.

Description

도금 인입선이 없는 인쇄회로기판 및 그 제조 방법{Printed circuit board without electrolytic plating lead line and manufacturing method thereof}
본 발명은 도금 인입선이 필요없으며, 와이어 본딩 패드와 솔더볼 패드의 표면 처리를 서로 다르게 함으로써 회로의 밀집도를 향상시키고 비용을 절감시킬 수 있는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로 패키지 기판(Package Substrate)의 표면처리(Metal Finishing)로는 전해금도금(Electrolytic Au Plating)이 주로 적용되고 있다. 그 이유는 신뢰성(Reliability)적인 측면에서 전해금도금이 무전해금도금(Electroless Au Plating)에 비해 우수하기 때문이나, 전해금도금을 하기 위해서는 패키지 기판 설계시 도금리드선(Plating Lead Line)을 포함하여 설계하여야 하므로 회로 밀집도(Line Density)가 떨어져 고밀집도의 회로 제품 제조시 문제가 되고 있다.
또한, 전해금도금 완료후 라우터(Router)나 다이싱(Dicing)으로 도금리드선을 절단을 하게 되는데, 이때 도금리드선이 패키지 기판에 잔류하게 되어 전기신호 전달시 노이즈(Noise)를 유발하게 되어 제품의 전기적특성(Electrical Performance)를 저하시키는 문제를 갖고 있다. 따라서 최근 패키지 기판 업체들은 도금리드선을 사용하지 않고 전해금도금을 할수 있는 기술을 개발하고 있는 추세이다.
또한 일반적인 패키지 기판에 있어서 한쪽 면에는 다른 기판상에 실장되어 그 기판과 전기적으로 접속되기 위한 솔더볼 패드가 배치되고, 다른 면에는 다른 부품 또는 칩을 실장하기 위한 와이어 본딩 패드가 존재한다. 일반적으로 패키지 기판의 전해금도금시 패키지 기판의 양쪽 면에 각각 존재하는 와이어 본딩 패드(Wire Bonding Pad)나 솔더볼 패드(Solder Ball Pad) 양쪽을 모두 동일한 전해금도금 처리에 의해 동일한 두께(0.5~1.5㎛)로 금을 도금하고 있어 솔더볼 패드쪽에 필요한 적정 두께(금두께 0.03~0.25㎛) 이상으로 두껍게 도금된 금으로 인하여 솔더볼 접합 신뢰성이 문제가 되고 또한, 비용면에서도 손실이 있다. 따라서 최근 패키지 기판 업체들은 와이어 본딩 패드와 솔더볼 패드의 표면처리를 다르게 하는 기술들을 개발하고 있다.
도1a 내지 도1h는 종래의 패키지 기판 제조 방법을 나타낸다.
베이스 기판은 절연층(102)에 동박(101)이 입혀진 동박 적층판(100)(CCL;Copper Clad Laminate)이다.
도1a에서, 동박 적층판(100)에 회로층 간의 전기 전달을 위한 비아홀(103)을 가공한다. 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 사용되는 유리/에폭시 동박 적층판을 사용하는 것이 바람직하다.
도1b에서, 동박적층판(100)의 양면 및 비아홀(103)의 내벽에 무전해 도금 및 전해 도금을 한다. 절연층(102) 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문에 통상적으로 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다.
도1c에서, 비아홀(103)에 충진재(111)를 충진한 뒤, 에칭 레지스트 패턴(105)을 형성한다. 전해 동도금을 실시한 기판에 드라이 필름(D/F) 및 회로 패턴이 인쇄된 필름(아트워크 필름)을 이용하여 에칭 레지스트 패턴을 형성한다.
레지스트 패턴(105)을 형성하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로서 드라이 필름을 사용하는 방법이 있다.
드라이 필름은 통상적으로 D/F로 표기하며 커버필름, 포토 레지스트필름 및 마일러(Mylar) 필름의 3층으로 구성된다. 실질적으로 레지스트 역할을 하는 층은 포토 레지스트 필름 층이다.
드라이 필름을 커버필름을 벗겨내면서 인쇄회로기판 원판에 입히고, 이 위에 회로 배선이 인쇄된 아트워크 필름을 밀착시킨 후 자외선을 조사한다. 이때 아트워크의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아래의 드라이 필름을 경화시키게 된다. 이 기판을 현상액에 담그면 경화되지 않은 드라이 필름 부분이 현상액에 의해 제거되고, 경화된 드라이 필름은 남아서 레지스트 패턴이 형성된다. 현상액으로는 탄산나트륨(1%의 Na2CO3) 또는 탄산칼륨(K2CO3)을 사용한다.
도1d에서, 동박적층판(100)을 에칭액에 담궈 주면 에칭 레지스트 패턴(105)이 형성된 부분에는 에칭이 되지 않으므로 그 부분의 동박만이 남고 다른 부분의 동박층은 제거되어 회로 패턴이 형성된다.
도1e에서, 에칭 레지스트(105)를 박리액으로 에칭 레지스트를 제거하면 회로 패턴이 형성된 인쇄회로기판이 만들어진다. 에칭 레지스트의 박리액으로는 보통 NaOH 또는 KOH를 사용한다.
도1f에서, 와이어 본딩 패드(107) 및 솔더볼 패드(108) 및 기타 다른 기판이나 칩과 접속될 부분을 제외한 나머지 부분에 회로 보호를 위해 솔더 레지스트(106)를 도포한다.
도1g에서, 도금 리드선을 통해 와이어 본딩 패드(107) 및 솔더볼 패드(108)에 Ni/Au 도금을 수행하면, 상기 포토 솔더 레지스트(106)가 도금 레지스트로 작용하여 다른 기판이나 칩과 접속될 부분에만 Ni/Au 층(109, 109')이 도금된다. 먼저 Ni을 도금하고 그 위에 Au를 도금한다. 이때 도금되는 Au층의 두께는 0.5-1.5㎛ 정도가 바람직하다. Ni/Au 도금시 사용되는 도금 리드선은 회로 패턴 설계시부터 이미 회로 패턴의 하나로 고려되어 회로 패턴 중에 포함된다.
도1h에서, 라우터나 다이싱을 사용하여 도금 리드선 역할을 하는 회로 패턴(110)을 절단하면 패키지 제품이 완성된다.
도2a는 상술한 바와 같은 종래 기술에 따라 형성된 Ni/Au 층(201)이 도금된 와이어 본딩 패드(202)의 단면도를 나타내고, 도2b는 Ni/Au 층(203)이 도금된 솔더볼 패드(204)의 단면도를 나타낸다. 도2b의 (205)는 회로층 보호 및 도금 레지스트로서 사용되는 솔더 레지스트이다.
도2a 및 도2b에 도시된 바와 같이 와이어 본딩 패드(202) 및 솔더볼 패드(204)의 표면은 동일하게 Ni/Au 도금처리되며, 따라서, 와이어 본딩 패드(202) 및 솔더볼 패드(204)에 Ni/Au층이 동일 두께(0.5~1.5㎛)로 도금된다.
도3은 상술한 바와 같은 종래 방법에 따라 제조된 인쇄회로기판의 평면도로서, 다른 기판에의 실장을 위한 다수의 솔더볼 패드(301)가 형성되어 있고, 전해 도금을 위한 도금 인입선(302)이 회로 패턴의 일부로서 형성되어 있다. 도금 인입선(302) 때문에 볼 피치를 더 이상 줄일 수 없으며 따라서, 회로의 고밀도화에 제한을 가한다.
전술한 바와 같이, 위와 같은 종래의 인쇄회로기판 제조 방법에서는, 설계시 도금 인입선을 포함하여 설계하여야 하므로 회로의 고밀도화에 문제가 있고, 제품 완성시에도 잔존하는 도금 인입선이 노이즈를 일으키며, 또한, 패키지 기판의 양면을 동일하게 처리하므로써, 고가의 금이 필요 이상으로 사용되는 문제점이 있다.
도금리드선 없이 와이어 본딩 패드에 전해금도금을 하고, 와이어 본딩 패드 및 솔더볼 패드에 각각 적절한 금 도금을 할 수 있는 제조 방법이 요구된다.
본 발명의 목적은 전해 금도금용 리드선 잔류로 인한 신호 노이즈 발생을 방지하여 패키지 기판의 전기적 특성을 향상 시키는 것이다.
본 발명의 또다른 목적은 도금 리드선 불필요에 따른 회로 설계 자유도(유연성)가 향상되고, 고밀집 회로 제품 제작에 유리한 인쇄회로기판 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 볼패드 피치(Pitch)를 종래 방식보다 약 0.1~0.15mm 이상 줄일 수 있는 인쇄회로기판 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 솔더볼 패드의 표면처리를 와이어 본딩 패드와 달리 하여 솔더볼 패드와 솔더볼간의 접합 신뢰성을 향상시키는 것이다.
본 발명의 또다른 목적은, 솔더볼 패드면에 금도금 처리 대신 OSP 처리하므로써 제조 비용을 절감하는 것이다.
본 발명에 따른 도금 인입선이 없는 인쇄회로기판 제조 방법은, 베이스 기판에 홀을 가공하는 단계; 상기 베이스 기판 표면 및 상기 홀의 내벽을 무전해 도금 및 전해 도금하는 단계; 상기 베이스 기판의 일면에 형성된 와이어 본딩 패드면에 드라이 필름 패턴을 형성하는 단계; 상기 베이스 기판을 에칭하는 단계; 상기 드라이 필름 패턴을 박리하는 단계; 상기 베이스 기판에 솔더 레지스트 패턴을 형성하는 단계; 상기 베이스 기판의 배면에 형성된 솔더볼 패드면에 스퍼터링 처리에 의해 동을 증착하는 단계; 상기 솔더볼 패드면 중 Ni/Au 도금 접지부를 제외한 면에 절연체를 도포하는 단계; 상기 솔더볼 패드면의 Ni/Au 도금 접지부에 전류를 인가하여 와이어 본딩 패드에 Ni/Au를 도금하는 단계; 상기 절연체를 박리하는 단계; 상기 스퍼터링에 의해 증착된 동을 에칭에 의해 제거하는 단계; 및 상기 솔더볼 패드의 표면에 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리를 하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 도금 인입선이 없는 인쇄회로기판은, 일면에 형성된 Ni/Au가 도금된 와이어 본딩 패드; 다른 면에 형성되며, 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리된 솔더볼 패드; 및 상기 솔더볼 패드를 구비한 면의 가장자리에 배치된 Ni/Au 도금 접지부를 구비하는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도4a 내지 도4l은 본 발명에 따른 도금 인입선이 없는 인쇄회로기판 제조 방법을 나타낸다.
도4a에서, 동박 적층판(400)에 회로층 간의 전기 전달을 위한 비아홀(403)을 가공한다. 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
도4b에서, 동박적층판(400)의 양면 및 비아홀(403)의 내벽에 무전해 도금 및 전해 도금층(404)을 형성한다. 이때, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.
도4c에서, 비아홀(403)에 충진재(414)를 충진한 뒤, 에칭 레지스트 패턴(405)을 형성한다. 전해 동도금을 실시한 기판에 드라이 필름(D/F) 및 회로 패턴이 인쇄된 필름(아트워크 필름)을 이용하여 에칭 레지스트 패턴을 형성한다.
레지스트 패턴(405)을 형성하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로서 드라이 필름을 사용하는 방법이 있다.
드라이 필름은 통상적으로 D/F로 표기하며 커버필름, 포토 레지스트필름 및 마일러(Mylar) 필름의 3층으로 구성된다. 실질적으로 레지스트 역할을 하는 층은 포토 레지스트 필름 층이다.
드라이 필름을 커버필름을 벗겨내면서 인쇄회로기판 원판에 입히고, 이 위에 회로 배선이 인쇄된 아트워크 필름을 밀착시킨 후 자외선을 조사한다. 이때 아트워크의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아래의 드라이 필름을 경화시키게 된다. 이 기판을 현상액에 담그면 경화되지 않은 드라이 필름 부분이 현상액에 의해 제거되고, 경화된 드라이 필름은 남아서 레지스트 패턴이 형성된다. 현상액으로는 탄산나트륨(1%의 Na2CO3) 또는 탄산칼륨(K2CO3)을 사용한다.
도4d에서, 동박적층판(400)을 에칭액에 담궈 주면 에칭 레지스트 패턴(405)이 형성된 부분에는 에칭이 되지 않으므로 그 부분의 동박만이 남고 다른 부분의 동박층은 제거되어 회로 패턴이 형성된다.
도4e에서, 에칭 레지스트(405)를 박리액으로 에칭 레지스트를 제거하면 회로 패턴이 형성된 인쇄회로기판이 만들어진다. 박리액으로는 보통 NaOH 또는 KOH를 사용한다.
도4f에서, 와이어 본딩 패드(407) 및 솔더볼 패드(408) 및 기타 다른 기판이나 칩과 접속될 부분을 제외한 나머지 부분에가 놓일 부분을 제외한 기판 양면에 회로 보호를 위해 솔더 레지스트(406)를 도포한다.
도4g에서, 솔더볼 패드(408)가 형성된 면에 스퍼터링 설비를 사용하여 동박층(409)을 형성한다. 이때, 동박층(409)의 두께는 약 0.3~0.7㎛이다. 스퍼터링 처리의 특성상 기판 상에 형성된 요철에 관계없이 동박층(409)이 일정한 두께로 형성된다.
도4h에서, 솔더볼 패드(408)가 형성된 면의 Ni/Au 도금을 위한 전원을 인가할 부분, 즉 도금 접지부(미도시)를 제외한 솔더볼 패드면 전체에 절연체(410)를 도포한다. 도금 접지부는 본 공정에서 제조되는 기판의 외측에 위치하며, 도금 접지부에 가해진 전원은 상기 스퍼터링에 의해 형성된 동박층(409)에 연결되어 이하의 Ni/Au 도금시의 도금 인입선 역할을 대신하게 된다. 절연체(410)는 와이어 본딩 패드(407) 상에 Ni/Au 도금을 할 때 솔더볼 패드(408)가 형성된 면에 Ni/Au가 도금되지 않도록 한다.
도4i에서, 와이어 본딩 패드(407)가 형성된 면에 Ni/Au 층(411)을 도금한다. 이때 기판의 외측에 존재하는 도금 접지부에 전원을 인가하고, 가해진 전원은 상기 스퍼터링에 의해 형성된 동박층(409), 무전해 도금 및 전해 도금층(404)을 통해 와이어 본딩 패드(407)에 전달되며, 솔더 레지스트층(406)이 덮혀있는 부분에는 솔더 레지스트층(406)이 도금 레지스트 역할을 하므로 Ni/Au가 도금되지 않는다. 또한, 동박적층판(400)의 절연층(402)이 드러난 부분(412)에는 도금을 위한 전원이 전달되지 않으므로 Ni/Au가 도금되지 않는다. 솔더볼 패드(408)가 형성된 면에도 절연체(410)가 도금 레지스트로 작용하므로 Ni/Au가 도금되지 않는다.
도4j에서, 솔더볼 패드(408)가 형성된 면의 도금 레지스트로 사용된 절연체(410)를 박리하면, 와이어 본딩 패드(407)에는 Ni/Au 도금층이 도금되고, 솔더볼 패드(408)에는 스퍼터링에 의한 동박층(409)이 형성된다.
도4k에서, 솔더볼 패드(408)가 형성된 면의 스퍼터링에 의해 형성된 동박층(409)을 플래시 에칭(flash etching)으로 제거한다.
도4l에서, 동박층(409)에 제거된 곳의 솔더볼 패드(408) 표면에 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리를 한다.
이와 같은 처리를 위해 산화 방지 및 솔더볼 결합성 향상을 위한 약품(413)을 코팅하는데, 산화 방지 처리 및 솔더볼 결합성 향상을 위해 코팅될 약품으로는 소위 OSP(Organic Solderability Preservatives)가 바람직하다.
OSP는 일종의 산화 방지제로서 통상적으로는 금속간의 결합성을 향상시키기 위해 사용된다. 본 발명에 따른 도금 인입선이 없는 인쇄회로기판 제조 방법에 따라, 솔더볼 패드(408) 표면에 Ni/Au 도금을 하는 대신 OSP 처리를 하게 되면 솔더볼 패드(408) 표면과 솔더볼 사이의 접착력이 향상되고, OSP 처리된 솔더볼 패드(408)는 그 표면의 편평도가 향상되므로 솔더볼을 형성하기 위한 리플로우 공정의 신뢰성을 향상시키게 된다. 최근에는 환경 문제를 이유로 납(Pb) 성분이 없는 솔더볼을 주로 사용하는데 이 경우에도 솔더볼 패드(408)에 OSP 처리를 하게 되면 솔더볼의 접착성이 저하되는 것을 방지할 수 있다.
또한, 종래의 방식과 달리 솔더볼 패드(408)에는 Ni/Au 도금을 하지 않으므로 Au를 절약할 수 있게 된다.
도5a는 상술한 바와 같은 본 발명에 따른 인쇄회로기판 제조방법에 따라 형성된 Ni/Au 층(501)이 도금된 와이어 본딩 패드(502)의 단면도를 나타내고, 도5b는 OSP 약품(503) 솔더볼 패드(504)의 단면도를 나타낸다. 도5b의 (505)는 솔더 레지스트이다.
도5a 및 도5b에 도시된 바와 같이 와이어 본딩 패드(502)에는 Ni/Au 층이 전해 금도금되고, 솔더볼 패드(504)의 표면에는 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리가 수행된다. 상기 산화 방지 및 솔더볼 결합성 향상을 위한 처리로는 전술한 OSP 약품 코팅이 바람직하다.
도6은 상술한 본 발명의 인쇄회로기판 제조 방법에 따라 제조된 인쇄회로기판의 평면도로서, 다른 기판에의 실장을 위한 다수의 솔더볼 패드(601)가 형성되어 있고, 전술한 바와 같이 도금 인입선의 역할은 공정 중 도4g에 도시된 바와 같이 스퍼터링 처리에 의해 형성된 동박층(409)이 대신하고 그 동박층(409)은 플래시 에칭에 의해 제거되으므로 도금 인입선은 존재하지 않는다.
도3과 도6을 비교하여 보면, 도3의 종래 방식에서는 솔더볼 피치가 약 0.5~0.8㎜이던 것에 비해, 도6의 본 발명에 따른 방식에서는 도금 인입선이 존재하지 않기 때문에 회로 설계시 도금 인입선을 고려할 필요가 없으므로 솔더볼 피치가 약 0.35~0.65㎜ 정도로서, 솔더볼 피치를 기존 대비 약 0.1~0.15㎜ 이상 감소시킬 수 있다.
본 발명 인쇄회로기판 제조 방법에 따르면, 전해 금도금용 도금 리드선 잔류로 인한 신호 노이즈 발생을 방지하여 패키지의 전기적 특성을 향상시킬 수 있다.
본 발명 인쇄회로기판 제조 방법에 따르면, 도금 리드선 불필요에 따른 회로 설계 자유도(유연성)가 향상되며, 고밀집 회로 제품 제작에 유리하다.
본 발명 인쇄회로기판 제조 방법에 따르면, 솔더볼 피치(Pitch)를 기존 대비 약 0.1 ~ 0.15mm 이상 줄일 수 있다.
본 발명 인쇄회로기판 제조 방법에 따르면, 솔더볼 패드의 표면처리를 와이어 본딩 패드와 달리 하여 솔더볼 패드와 솔더볼 간의 접합 신뢰성을 향상시킬 수 있다.
본 발명 인쇄회로기판 제조 방법에 따르면, 솔더볼 패드면에 금도금 처리가 필요없으므로 비용이 절감된다.
도1a 내지 도1h는 종래의 패키지 기판 제조 방법을 나타낸다.
도2a 및 도2b는 각각 종래 방법에 따른 Ni/Au 층이 도금된 와이어 본딩 패드 및 솔더볼 패드의 단면도를 나타낸다.
도3은 상술한 바와 같은 종래 방법에 따라 제조된 인쇄회로기판의 평면도이다.
도4a 내지 도4l은 본 발명에 따른 도금 인입선이 없는 인쇄회로기판 제조 방법을 나타낸다.
도5a 및 도5b는 각각 본 발명에 따른 인쇄회로기판 제조방법에 따른 Ni/Au 층(501)이 도금된 와이어 본딩 패드 및 OSP 약품이 도포된 솔더볼 패드의 단면도이다.
도6은 본 발명의 인쇄회로기판 제조 방법에 따라 제조된 인쇄회로기판의 평면도이다.
※ 도면의 주요 부분에 대한 설명
400 : 동박적층판 401 : 동박
402 : 절연층 403 : 비아홀
404 : 무전해 및 전해 도금층 405 : 에칭 레지스트 패턴
406 : 솔더 레지스트 407 : 와이어 본딩 패드
408 : 솔더볼 패드 409 : 스퍼터링에 의해 형성된 동박층
410 : 절연체 411 : Ni/Au 층
412 : 절연층이 드러난 부분 413 : OSP 약품

Claims (8)

  1. 베이스 기판에 홀을 가공하는 단계;
    상기 베이스 기판 표면 및 상기 홀의 내벽을 무전해 도금 및 전해 도금하는 단계;
    상기 베이스 기판의 일면에 형성된 와이어 본딩 패드면에 드라이 필름 패턴을 형성하는 단계;
    상기 베이스 기판을 에칭하는 단계;
    상기 드라이 필름 패턴을 박리하는 단계;
    상기 베이스 기판에 솔더 레지스트 패턴을 형성하는 단계;
    상기 베이스 기판의 배면에 형성된 솔더볼 패드면에 스퍼터링 처리에 의해 동을 증착하는 단계;
    상기 솔더볼 패드면 중 Ni/Au 도금 접지부를 제외한 면에 절연체를 도포하는 단계;
    상기 솔더볼 패드면의 Ni/Au 도금 접지부에 전류를 인가하여 와이어 본딩 패드에 Ni/Au를 도금하는 단계;
    상기 절연체를 박리하는 단계;
    상기 스퍼터링에 의해 증착된 동을 에칭에 의해 제거하는 단계; 및
    상기 솔더볼 패드의 표면에 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리를 하는 단계를 포함하는 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 표면 처리하는 단계는 OSP(Organic Solderability Preservatives) 약품을 도포하는 단계를 포함하는 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판 제조 방법.
  3. 제1항에 있어서,
    상기 절연체는 드라이 필름, 액상 레지스트 및 절연 폴리머 중 하나인 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 드라이 필름 패턴을 형성하는 단계는,
    상기 베이스 기판에 상기 드라이 필름을 도포하는 단계;
    패턴이 인쇄된 필름을 밀착하여 상기 드라이 필름에 노광 및 현상하는 단계; 및
    상기 드라이 필름을 건조하는 단계를 포함하는 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판 제조 방법.
  5. 제1항에 있어서,
    솔더 레지스트 패턴을 형성하는 단계는,
    상기 베이스 기판에 솔더 레지스트를 도포하는 단계;
    패턴이 인쇄된 필름을 밀착하여 상기 솔더 레지스트를 노광 및 현상하는 단계; 및
    상기 솔더 레지스트를 경화시키는 단계를 포함하는 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판 제조 방법.
  6. 일면에 형성된 Ni/Au가 도금된 와이어 본딩 패드;
    다른 면에 형성되며, 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리된 솔더볼 패드; 및
    상기 솔더볼 패드를 구비한 면의 가장자리에 배치된 Ni/Au 도금 접지부를 구비하는 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 솔더볼 패드 상에 수행되는 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리에는 OSP 약품의 코팅을 포함하는 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판.
  8. 제6항에 있어서,
    상기 솔더볼 패드들의 간격은 0.35 내지 0.65 mm인 것을 특징으로 하는 도금 인입선이 없는 인쇄회로기판.
KR1020030067451A 2003-09-29 2003-09-29 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 KR100548612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030067451A KR100548612B1 (ko) 2003-09-29 2003-09-29 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030067451A KR100548612B1 (ko) 2003-09-29 2003-09-29 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050031221A true KR20050031221A (ko) 2005-04-06
KR100548612B1 KR100548612B1 (ko) 2006-01-31

Family

ID=37236198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067451A KR100548612B1 (ko) 2003-09-29 2003-09-29 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100548612B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
KR100826360B1 (ko) * 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
KR100858057B1 (ko) * 2006-08-08 2008-09-10 대덕전자 주식회사 인쇄 회로 기판에 있어 인입선 없이 니켈-금 도금을 전기도금하는 방법 및 이를 적용한 패드를 구비한 인쇄 회로기판
KR100942820B1 (ko) * 2007-11-19 2010-02-18 주식회사 심텍 도금 인입선이 없는 반도체 패키지 기판 제조 방법
WO2017179748A1 (ko) * 2016-04-15 2017-10-19 손경애 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4037521B2 (ja) * 1998-06-04 2008-01-23 イビデン株式会社 半導体パッケージの製造方法
JP3465014B2 (ja) * 1999-06-01 2003-11-10 シプレイ・ファーイースト株式会社 パッケージ介挿基板及びその製造方法
JP2001358257A (ja) * 2000-06-16 2001-12-26 Toppan Printing Co Ltd 半導体装置用基板の製造方法
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
KR20030075824A (ko) * 2002-03-21 2003-09-26 주식회사 심텍 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
KR100858057B1 (ko) * 2006-08-08 2008-09-10 대덕전자 주식회사 인쇄 회로 기판에 있어 인입선 없이 니켈-금 도금을 전기도금하는 방법 및 이를 적용한 패드를 구비한 인쇄 회로기판
KR100826360B1 (ko) * 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
KR100942820B1 (ko) * 2007-11-19 2010-02-18 주식회사 심텍 도금 인입선이 없는 반도체 패키지 기판 제조 방법
WO2017179748A1 (ko) * 2016-04-15 2017-10-19 손경애 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된 인쇄회로기판

Also Published As

Publication number Publication date
KR100548612B1 (ko) 2006-01-31

Similar Documents

Publication Publication Date Title
KR100782407B1 (ko) 회로기판 제조방법
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
JP2007266197A (ja) 配線基板
US11160164B2 (en) Wiring substrate
KR100548612B1 (ko) 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP7148278B2 (ja) 配線基板及びその製造方法
KR100619346B1 (ko) 도금 인입선이 없는 인쇄회로기판의 제조 방법
US20220248531A1 (en) Wiring substrate and method for manufacturing wiring substrate
KR100674320B1 (ko) 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법
JP2002271040A (ja) 多層プリント配線板の製造方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
US20240138071A1 (en) Method for manufacturing wiring substrate
KR101156776B1 (ko) 인쇄회로기판의 제조방법
US20230069980A1 (en) Method for manufacturing wiring substrate
US11792929B2 (en) Wiring substrate and method for manufacturing wiring substrate
US20230063719A1 (en) Method for manufacturing wiring substrate
US20220077046A1 (en) Wiring substrate and method for manufacturing wiring substrate
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
US20240136294A1 (en) Wiring substrate
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee