JP2001358257A - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法Info
- Publication number
- JP2001358257A JP2001358257A JP2000181160A JP2000181160A JP2001358257A JP 2001358257 A JP2001358257 A JP 2001358257A JP 2000181160 A JP2000181160 A JP 2000181160A JP 2000181160 A JP2000181160 A JP 2000181160A JP 2001358257 A JP2001358257 A JP 2001358257A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead
- semiconductor device
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】絶縁基板上のボンディングパッドに電解ニッケ
ル・金めっきを行うためのめっき用リードをエッチング
で除去する半導体装置用基板の製造方法を提供すること
を目的とする。 【解決手段】絶縁基板１１の両面に、配線パターン１
２、ボンディングパッド１３、めっき用リード１４、ラ
ンド１７、バイアホール１８及びボールパッド１６を形
成する。めっき用リード１４を除く領域にるソルダーレ
ジスト１９を形成し、めっき用リード１４領域にリード
保護レジスト２２を形成し、電解めっきにてボンディン
グパッド１３及びボールパッド１６上に所定厚のニッケ
ル及び金膜を形成し、保護レジスト２２を剥離した後め
っき用リード１４をエッチングにて除去し、保護レジス
ト２３及びソルダーレジスト１９を剥離処理し、所定サ
イズの外形加工を行い、半導体装置用基板を得る。
ル・金めっきを行うためのめっき用リードをエッチング
で除去する半導体装置用基板の製造方法を提供すること
を目的とする。 【解決手段】絶縁基板１１の両面に、配線パターン１
２、ボンディングパッド１３、めっき用リード１４、ラ
ンド１７、バイアホール１８及びボールパッド１６を形
成する。めっき用リード１４を除く領域にるソルダーレ
ジスト１９を形成し、めっき用リード１４領域にリード
保護レジスト２２を形成し、電解めっきにてボンディン
グパッド１３及びボールパッド１６上に所定厚のニッケ
ル及び金膜を形成し、保護レジスト２２を剥離した後め
っき用リード１４をエッチングにて除去し、保護レジス
ト２３及びソルダーレジスト１９を剥離処理し、所定サ
イズの外形加工を行い、半導体装置用基板を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ等の
電子部品を搭載する半導体装置用基板に関する。
電子部品を搭載する半導体装置用基板に関する。
【０００２】
【従来の技術】電子機器の小型化により、半導体チップ
を直接プリント配線板等の配線基板上に実装するチップ
オンボードと呼ばれる形態が増えてきている。この方式
では、ＱＦＰなどの形態でパッケージングした場合に比
べ、基板上の占有面積が小さくなるため、基板上の実装
密度の向上を図ることができる。
を直接プリント配線板等の配線基板上に実装するチップ
オンボードと呼ばれる形態が増えてきている。この方式
では、ＱＦＰなどの形態でパッケージングした場合に比
べ、基板上の占有面積が小さくなるため、基板上の実装
密度の向上を図ることができる。
【０００３】また、半導体チップ等を搭載するために半
導体装置用基板が用いられている。例えばガラス−エポ
キシ基板、ポリイミドフィルム等の絶縁基板に配線パタ
ーン及びボンディングパッドが形成されたものである。
半導体装置用基板上に半導体チップをワイヤボンディン
グで実装することが一般に行われているが、半導体装置
用基板のボンディングパッドの表面処理としては，銅端
子上に電気めっき法により下地ニッケルめっき、その上
に金めっきが施される。
導体装置用基板が用いられている。例えばガラス−エポ
キシ基板、ポリイミドフィルム等の絶縁基板に配線パタ
ーン及びボンディングパッドが形成されたものである。
半導体装置用基板上に半導体チップをワイヤボンディン
グで実装することが一般に行われているが、半導体装置
用基板のボンディングパッドの表面処理としては，銅端
子上に電気めっき法により下地ニッケルめっき、その上
に金めっきが施される。
【０００４】このような電解ニッケル・金めっきを行う
ためには、被めっき部に電気を供給するためのめっき用
リードが必要になる。Ｐ−ＢＧＡの場合、絶縁基板の一
方の面に配線パターンと半導体ＩＣと接続するボンディ
ングパッドが、他方の面にプリント配線板と接続するボ
ールパッドが形成されており、ボンディングパッドに電
解ニッケル・金めっきを行う場合ボンディングパッドの
数だけめっき用のリードが必要になり、高密度の半導体
装置用基板では、めっき用リードの線幅も細く、線間隔
も近接したものになっている。
ためには、被めっき部に電気を供給するためのめっき用
リードが必要になる。Ｐ−ＢＧＡの場合、絶縁基板の一
方の面に配線パターンと半導体ＩＣと接続するボンディ
ングパッドが、他方の面にプリント配線板と接続するボ
ールパッドが形成されており、ボンディングパッドに電
解ニッケル・金めっきを行う場合ボンディングパッドの
数だけめっき用のリードが必要になり、高密度の半導体
装置用基板では、めっき用リードの線幅も細く、線間隔
も近接したものになっている。
【０００５】図４に半導体装置用基板の従来の製造方法
の一例を示す。この図から分かるように、絶縁基板上に
めっき用リードに接続された配線パターン及びボンディ
ングパッドを形成した後ボンディングパッドを除く領域
をソルダーレジストで保護膜を形成した後電解めっきに
てボンディングパッド上にニッケル、金めっき層を形成
する。その後外形加工にて半導体装置用基板の外形仕上
げ及びめっき用リードの切断加工を行い、短絡、断線検
査及び外観検査を行って半導体装置用基板を得る。
の一例を示す。この図から分かるように、絶縁基板上に
めっき用リードに接続された配線パターン及びボンディ
ングパッドを形成した後ボンディングパッドを除く領域
をソルダーレジストで保護膜を形成した後電解めっきに
てボンディングパッド上にニッケル、金めっき層を形成
する。その後外形加工にて半導体装置用基板の外形仕上
げ及びめっき用リードの切断加工を行い、短絡、断線検
査及び外観検査を行って半導体装置用基板を得る。
【０００６】上記したように、めっき用リードは電解ニ
ッケル・金めっきが終了した後外形加工の際に切断して
いる。しかし、めっき用リードに用いられている銅とい
う金属は硬度が比較的低く、延性があるため、物理的な
加工では完全に切断しきれず隣接するめっき用リード線
と接触し、電気的に短絡するという問題があり、高密度
の半導体装置用基板ではその傾向が著しい。
ッケル・金めっきが終了した後外形加工の際に切断して
いる。しかし、めっき用リードに用いられている銅とい
う金属は硬度が比較的低く、延性があるため、物理的な
加工では完全に切断しきれず隣接するめっき用リード線
と接触し、電気的に短絡するという問題があり、高密度
の半導体装置用基板ではその傾向が著しい。
【０００７】上記の物理的な方式でめっき用リードを切
断する場合、多くの場合ＮＣ／ルーター機を用い、カッ
ターと呼ばれる工具を高速に回転させて切断するがカッ
ターの径は一般的に１．０ｍｍφ以上必要であるため、
基板を面付けする際最低でも基板同士の間隔が１ｍｍ以
上必要となる。そのため、単位面積当たりの製品の取り
数が減少するというコスト上の問題を有している。
断する場合、多くの場合ＮＣ／ルーター機を用い、カッ
ターと呼ばれる工具を高速に回転させて切断するがカッ
ターの径は一般的に１．０ｍｍφ以上必要であるため、
基板を面付けする際最低でも基板同士の間隔が１ｍｍ以
上必要となる。そのため、単位面積当たりの製品の取り
数が減少するというコスト上の問題を有している。
【０００８】
【発明が解決しようとする課題】本発明は上記問題点に
鑑み考案されたもので、絶縁基板上のボンディングパッ
ドに電解ニッケル・金めっきを行うためのめっき用リー
ドをエッチングで除去する半導体装置用基板の製造方法
を提供することを目的とする。
鑑み考案されたもので、絶縁基板上のボンディングパッ
ドに電解ニッケル・金めっきを行うためのめっき用リー
ドをエッチングで除去する半導体装置用基板の製造方法
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に於いて上記課題
を解決するために、絶縁基板の一方の面に、配線パター
ンと、半導体チップ接続用のボンディングパッドと、前
記ボンディングパッドに接続される前記配線パターン間
を電気的に接続するめっきリードを形成する工程と、前
記ボンディングパッド及び前記めっきリードの少なくと
も一部を除く領域にソルダーレジストを形成する工程
と、ソルダーレジストから露出するめっきリード領域に
リード保護レジストを形成する工程と、前記ボンディン
グパッドに電解めっきを施す工程と、前記リード保護レ
ジストを除去する工程と、前記ボンディングパッドに保
護レジストを形成する工程と、前記めっきリードを除去
し、前記ボンディングパッドに接続される前記配線パタ
ーン間を電気的に絶縁する工程とを含んでいることを特
徴とする半導体装置用基板の製造方法としたものであ
る。
を解決するために、絶縁基板の一方の面に、配線パター
ンと、半導体チップ接続用のボンディングパッドと、前
記ボンディングパッドに接続される前記配線パターン間
を電気的に接続するめっきリードを形成する工程と、前
記ボンディングパッド及び前記めっきリードの少なくと
も一部を除く領域にソルダーレジストを形成する工程
と、ソルダーレジストから露出するめっきリード領域に
リード保護レジストを形成する工程と、前記ボンディン
グパッドに電解めっきを施す工程と、前記リード保護レ
ジストを除去する工程と、前記ボンディングパッドに保
護レジストを形成する工程と、前記めっきリードを除去
し、前記ボンディングパッドに接続される前記配線パタ
ーン間を電気的に絶縁する工程とを含んでいることを特
徴とする半導体装置用基板の製造方法としたものであ
る。
【００１０】
【発明の実施の形態】以下本発明の実施の形態につき説
明する。図１（ａ）は本発明の半導体装置用基板の製造
方法の一実施例に用いる半導体装置用基板（中間製品）
を示す部分模式平面図であり、図１（ｂ）は図１（ａ）
の部分模式平面図をＡ−Ａ線で切断した部分模式断面図
である。図２（ａ）はめっき用リードを除去し、外形加
工した後の半導体装置用基板の一例を示す模式平面図で
あり、図２（ｂ）は図２（ａ）の模式平面図をＡ−Ａ線
で切断した模式断面図である。図３は本発明の半導体装
置用基板の製造方法の一実施例を工程順に示す模式断面
図である。
明する。図１（ａ）は本発明の半導体装置用基板の製造
方法の一実施例に用いる半導体装置用基板（中間製品）
を示す部分模式平面図であり、図１（ｂ）は図１（ａ）
の部分模式平面図をＡ−Ａ線で切断した部分模式断面図
である。図２（ａ）はめっき用リードを除去し、外形加
工した後の半導体装置用基板の一例を示す模式平面図で
あり、図２（ｂ）は図２（ａ）の模式平面図をＡ−Ａ線
で切断した模式断面図である。図３は本発明の半導体装
置用基板の製造方法の一実施例を工程順に示す模式断面
図である。
【００１１】以下本発明の半導体装置用基板の製造方法
の一実施例について図３を用いて説明する。まず、ガラ
ス−エポキシ基材、ポリイミドテープ等からなる絶縁基
板１１の両面にサブトラクティブ或いはセミアディティ
ブ法にて、配線パターン１２、ボンディングパッド１
３、めっき用リード１４、ランド１７、バイアホール１
８及びボールパッド１６を形成する（図３（ａ）参
照）。ここで、ボールパッド１６はバイアホール１８に
て配線パターン１２と電気的に接続されている。
の一実施例について図３を用いて説明する。まず、ガラ
ス−エポキシ基材、ポリイミドテープ等からなる絶縁基
板１１の両面にサブトラクティブ或いはセミアディティ
ブ法にて、配線パターン１２、ボンディングパッド１
３、めっき用リード１４、ランド１７、バイアホール１
８及びボールパッド１６を形成する（図３（ａ）参
照）。ここで、ボールパッド１６はバイアホール１８に
て配線パターン１２と電気的に接続されている。
【００１２】次に、ソルダーレジストを両面に塗布して
感光層を形成し、所定のパターンが形成されたフォトマ
スクを用いて感光層を露光、現像等の一連のパターニン
グ処理及び加熱硬化を行って、めっき用リード１４を除
く領域にボンディングパッド１３及びボールパッド１６
上に開口部２１ａ及び２１ｂを有するソルダーレジスト
１９を形成する（図３（ｂ）参照）。
感光層を形成し、所定のパターンが形成されたフォトマ
スクを用いて感光層を露光、現像等の一連のパターニン
グ処理及び加熱硬化を行って、めっき用リード１４を除
く領域にボンディングパッド１３及びボールパッド１６
上に開口部２１ａ及び２１ｂを有するソルダーレジスト
１９を形成する（図３（ｂ）参照）。
【００１３】次に、ドライフィルムを両面にラミネート
して全面に塗布して感光層を形成し、所定のパターンが
形成されたフォトマスクを使って露光、現像等の一連の
パターニング処理を行って、めっき用リード１４領域に
リード保護レジスト２２を形成する（図３（ｃ）参
照）。
して全面に塗布して感光層を形成し、所定のパターンが
形成されたフォトマスクを使って露光、現像等の一連の
パターニング処理を行って、めっき用リード１４領域に
リード保護レジスト２２を形成する（図３（ｃ）参
照）。
【００１４】次に、電解めっきにてボンディングパッド
１３上の開口部２１ａ及びボールパッド１６上の開口部
２１ｂに所定厚のニッケル及び金膜を形成する。
１３上の開口部２１ａ及びボールパッド１６上の開口部
２１ｂに所定厚のニッケル及び金膜を形成する。
【００１５】次に、めっき用リード１４領域に形成され
たリード保護レジスト２２を所定の剥離液で剥離処理し
た後、ドライフィルムを両面にラミネートして感光層を
形成し、所定パターンが形成されたフォトマスクを使っ
て露光、現像等の一連のパターニング処理を行って、ボ
ンディングパッド１３及びボールパッド１６上に保護レ
ジスト２３を形成する（図３（ｄ）、図１（ａ）及び
（ｂ）参照）。ここで、図１（ａ）の部分模式平面図で
は配線パターン１２、ボンディングパッド１３、めっき
用リード１４の位置関係を見易くするため、ソルダーレ
ジスト１９及び保護レジスト２３の描画を省略してあ
る。
たリード保護レジスト２２を所定の剥離液で剥離処理し
た後、ドライフィルムを両面にラミネートして感光層を
形成し、所定パターンが形成されたフォトマスクを使っ
て露光、現像等の一連のパターニング処理を行って、ボ
ンディングパッド１３及びボールパッド１６上に保護レ
ジスト２３を形成する（図３（ｄ）、図１（ａ）及び
（ｂ）参照）。ここで、図１（ａ）の部分模式平面図で
は配線パターン１２、ボンディングパッド１３、めっき
用リード１４の位置関係を見易くするため、ソルダーレ
ジスト１９及び保護レジスト２３の描画を省略してあ
る。
【００１６】次に、めっき用リード１４をエッチングに
て除去し、配線パターン１２よりめっき用リード１４を
切断する（図３（ｅ）参照）。ここでは、めっき用リー
ド１４をビアホール１８の付近で切断した事例になって
いるが、配線パターンや外部接続用のボールパッドの配
置によっては、めっき用リード１４がある程度残る場合
もある。いずれにしても、めっき用リード１４がエッチ
ングで除去され、配線パターン１２と電気的に絶縁され
ることがポイントで、めっき用リード１４の残り形態に
限定されるものではない。
て除去し、配線パターン１２よりめっき用リード１４を
切断する（図３（ｅ）参照）。ここでは、めっき用リー
ド１４をビアホール１８の付近で切断した事例になって
いるが、配線パターンや外部接続用のボールパッドの配
置によっては、めっき用リード１４がある程度残る場合
もある。いずれにしても、めっき用リード１４がエッチ
ングで除去され、配線パターン１２と電気的に絶縁され
ることがポイントで、めっき用リード１４の残り形態に
限定されるものではない。
【００１７】次に、所定の薬液で保護レジスト２３及び
ソルダーレジスト１９を剥離処理し、半田ボール３１を
形成し、所定サイズの外形加工を行い、短絡、断線検査
及び外観検査を行って半導体装置用基板を得る（図３
（ｆ）、図２（ａ）及び（ｂ）参照）。
ソルダーレジスト１９を剥離処理し、半田ボール３１を
形成し、所定サイズの外形加工を行い、短絡、断線検査
及び外観検査を行って半導体装置用基板を得る（図３
（ｆ）、図２（ａ）及び（ｂ）参照）。
【００１８】
【発明の効果】本発明の製造方法で半導体装置用基板を
作製することにより、配線パターンとめっき用リードを
容易に精度良く切断できるため、半導体装置用基板の面
付け数大判に対し効率よく配置でき、高密度の半導体装
置用基板を高歩留まりで、再現製良く作製できる。
作製することにより、配線パターンとめっき用リードを
容易に精度良く切断できるため、半導体装置用基板の面
付け数大判に対し効率よく配置でき、高密度の半導体装
置用基板を高歩留まりで、再現製良く作製できる。
【図１】（ａ）は、本発明の半導体装置用基板の製造方
法の一実施例に用いる半導体装置用基板（中間製品）を
示す部分模式平面図である。（ｂ）は、図１（ａ）の部
分模式平面図をＡ−Ａ線で切断した部分模式断面図であ
る。
法の一実施例に用いる半導体装置用基板（中間製品）を
示す部分模式平面図である。（ｂ）は、図１（ａ）の部
分模式平面図をＡ−Ａ線で切断した部分模式断面図であ
る。
【図２】（ａ）は、めっき用リードを除去し、外形加工
した後の半導体装置用基板の一例を示す模式平面図であ
る。（ｂ）は、図２（ａ）の模式平面図をＡ−Ａ線で切
断した模式断面図である。
した後の半導体装置用基板の一例を示す模式平面図であ
る。（ｂ）は、図２（ａ）の模式平面図をＡ−Ａ線で切
断した模式断面図である。
【図３】（ａ）〜（ｆ）は、本発明の半導体装置用基板
の製造方法の一実施例を工程順に示す模式断面図であ
る。
の製造方法の一実施例を工程順に示す模式断面図であ
る。
【図４】半導体装置用基板の従来の製造方法の一例を示
す説明図である。
す説明図である。
１１……絶縁基板 １２……配線パターン １３……ボンディングパッド １４……めっき用リード １６……ボールパッド １７……ランド １８……ビアホール １９……ソルダーレジスト ２１ａ……ボンディングパッド上の開口部 ２１ｂ……ボールパッド上の開口部 ２２……リード保護レジスト ２３……保護レジスト ３１……半田ボール
フロントページの続き (72)発明者 葉狩 良平 東京都台東区台東１丁目５番１号 凸版印 刷株式会社内 (72)発明者 五十嵐 孝 東京都台東区台東１丁目５番１号 凸版印 刷株式会社内 Ｆターム(参考） 5E343 AA02 AA11 BB09 BB15 BB17 BB23 BB24 BB44 BB61 BB71 CC61 DD43 ER04 ER21 ER25 GG11
Claims (1)
- 【請求項１】絶縁基板の一方の面に、配線パターンと、
半導体チップ接続用のボンディングパッドと、前記ボン
ディングパッドに接続される前記配線パターン間を電気
的に接続するめっきリードを形成する工程と、前記ボン
ディングパッド及び前記めっきリードの少なくとも一部
を除く領域にソルダーレジストを形成する工程と、ソル
ダーレジストから露出するめっきリード領域にリード保
護レジストを形成する工程と、前記ボンディングパッド
に電解めっきを施す工程と、前記リード保護レジストを
除去する工程と、前記ボンディングパッドに保護レジス
トを形成する工程と、前記めっきリードを除去し、前記
ボンディングパッドに接続される前記配線パターン間を
電気的に絶縁する工程とを含んでいることを特徴とする
半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181160A JP2001358257A (ja) | 2000-06-16 | 2000-06-16 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181160A JP2001358257A (ja) | 2000-06-16 | 2000-06-16 | 半導体装置用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358257A true JP2001358257A (ja) | 2001-12-26 |
Family
ID=18682136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000181160A Pending JP2001358257A (ja) | 2000-06-16 | 2000-06-16 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358257A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057243A (ja) * | 2000-08-09 | 2002-02-22 | Dainippon Printing Co Ltd | 半導体チップ搭載用基板とその製造方法、および半導体装置 |
| KR100548612B1 (ko) * | 2003-09-29 | 2006-01-31 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 |
| JP2006286847A (ja) * | 2005-03-31 | 2006-10-19 | Eastern Co Ltd | 半導体装置用基板の製造方法 |
| JP2009246377A (ja) * | 2009-06-18 | 2009-10-22 | Sanyo Electric Co Ltd | 実装基板およびそれを用いた半導体装置 |
| JP2009272549A (ja) * | 2008-05-09 | 2009-11-19 | Nitto Denko Corp | 配線回路基板の製造方法 |
| US7829985B2 (en) | 2004-12-30 | 2010-11-09 | Samsung Electro-Mechanics Co., Ltd. | BGA package having half-etched bonding pad and cut plating line and method of fabricating same |
| JP2013153055A (ja) * | 2012-01-25 | 2013-08-08 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0380592A (ja) * | 1989-08-24 | 1991-04-05 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH04221881A (ja) * | 1990-12-21 | 1992-08-12 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH1093225A (ja) * | 1997-10-20 | 1998-04-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2000100859A (ja) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-06-16 JP JP2000181160A patent/JP2001358257A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0380592A (ja) * | 1989-08-24 | 1991-04-05 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH04221881A (ja) * | 1990-12-21 | 1992-08-12 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH1093225A (ja) * | 1997-10-20 | 1998-04-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2000100859A (ja) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057243A (ja) * | 2000-08-09 | 2002-02-22 | Dainippon Printing Co Ltd | 半導体チップ搭載用基板とその製造方法、および半導体装置 |
| JP4549499B2 (ja) * | 2000-08-09 | 2010-09-22 | 大日本印刷株式会社 | 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置 |
| KR100548612B1 (ko) * | 2003-09-29 | 2006-01-31 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 |
| US7829985B2 (en) | 2004-12-30 | 2010-11-09 | Samsung Electro-Mechanics Co., Ltd. | BGA package having half-etched bonding pad and cut plating line and method of fabricating same |
| JP2006286847A (ja) * | 2005-03-31 | 2006-10-19 | Eastern Co Ltd | 半導体装置用基板の製造方法 |
| JP2009272549A (ja) * | 2008-05-09 | 2009-11-19 | Nitto Denko Corp | 配線回路基板の製造方法 |
| JP4523051B2 (ja) * | 2008-05-09 | 2010-08-11 | 日東電工株式会社 | 配線回路基板の製造方法 |
| US8460563B2 (en) | 2008-05-09 | 2013-06-11 | Nitto Denko Corporation | Producing method of wired circuit board |
| JP2009246377A (ja) * | 2009-06-18 | 2009-10-22 | Sanyo Electric Co Ltd | 実装基板およびそれを用いた半導体装置 |
| JP2013153055A (ja) * | 2012-01-25 | 2013-08-08 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| US4289575A (en) | Method of making printed wiringboards | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| US6801438B1 (en) | Electrical circuit and method of formation | |
| JP2001358257A (ja) | 半導体装置用基板の製造方法 | |
| KR20060108045A (ko) | 반도체 패키지용 인쇄회로기판의 윈도우 가공방법 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| KR100584966B1 (ko) | 패키지 기판 및 그 제조 방법 | |
| JPH06236959A (ja) | リードフレーム及び電子部品搭載基板 | |
| KR20040024381A (ko) | 인쇄회로기판의 도금방법 | |
| KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JPH03245593A (ja) | プリント配線板の製造方法 | |
| KR101091243B1 (ko) | 인쇄회로기판의 제조방법 | |
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| JPH0537121A (ja) | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 | |
| KR20020090047A (ko) | 손상 방지된 탭 단자를 갖는 인쇄회로기판의 제조방법 | |
| KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPS63240093A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |