KR100584966B1 - 패키지 기판 및 그 제조 방법 - Google Patents

패키지 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100584966B1
KR100584966B1 KR1020030011514A KR20030011514A KR100584966B1 KR 100584966 B1 KR100584966 B1 KR 100584966B1 KR 1020030011514 A KR1020030011514 A KR 1020030011514A KR 20030011514 A KR20030011514 A KR 20030011514A KR 100584966 B1 KR100584966 B1 KR 100584966B1
Authority
KR
South Korea
Prior art keywords
plating layer
copper plating
dry film
base substrate
gold
Prior art date
Application number
KR1020030011514A
Other languages
English (en)
Other versions
KR20040076165A (ko
Inventor
이종진
김종호
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030011514A priority Critical patent/KR100584966B1/ko
Publication of KR20040076165A publication Critical patent/KR20040076165A/ko
Application granted granted Critical
Publication of KR100584966B1 publication Critical patent/KR100584966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 세미-애디티브 방식을 이용하여, 도금 인입선 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 와이어 본딩 패드에 전해 금도금을 하고 솔더볼 패드에는 OSP 처리한 패키지 기판 및 그 제조 방법에 관한 것이다. 본 발명에 따른 패키지 기판의 제조 방법은, a) 복수의 도통홀이 형성되어 있는 베이스 기판의 전면과 내벽을 동도금하여 제1 동도금층을 형성하는 단계; b) 제1 동도금층 상부에 제1 드라이필름을 도포하고, 이를 노광 및 현상하는 단계; c) 제1 드라이필름이 없는 부분을 전해 동도금하여 패턴 도금층을 형성하는 단계; d) 제1 드라이필름을 박리액을 사용하여 박리하는 단계; e) 전해 금도금될 상부면만 노출되도록 베이스 기판에 제2 드라이필름을 코팅, 노광 및 현상하는 단계; f) 제2 드라이필름으로 가려지지 않은 제1 동도금층을 식각액으로 제거하는 단계; g) 베이스 기판 표면에 도금된 제1 동도금층을 도금 인입선으로 사용하여 와이어 본딩 패드에 전해 금도금하는 단계; h) 전해 금도금 이후 제2 드라이필름을 박리액을 사용하여 제거하는 단계; i) 베이스 기판 표면에 제1 동도금층을 식각액으로 제거하는 단계; j) 솔더 레지스트를 소정 부위에 도포하고, 이를 노광, 현상 및 건조시키는 단계; 및 k) 솔더볼 패드 표면에 OSP 약품을 코팅하고 솔더볼 패드를 표면 처리하는 단계를 포함하며, 도통홀 주변을 제외한 제1 동도금층 상에 제1 드라이필름을 도포한 후에, 제1 드라이필름이 없는 부위에 세미-애디티브(Semi-additive) 방식으로 상기 패턴 도금층이 형성되는 것을 특징으로 한다.
패키지 기판, 도금, 금도금, 전해, 무전해, 와이어 본딩, 솔더볼

Description

패키지 기판 및 그 제조 방법 {A package substrate, and its manufacturing method}
도 1은 종래 기술에 따른 BGA 패키지 기판을 예시하는 도면이다.
도 2는 종래의 기술에 따른 도금 인입선에 의해 도금된 패키지 기판의 평면도이다.
도 3a 내지 도 3k는 각각 종래의 기술에 따른 도금 인입선에 의해 도금되는 패키지 기판의 제조 공정을 나타내는 도면들이다.
도 4는 본 발명에 따른 도금 인입선이 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 도금된 패키지 기판의 평면도이다.
도 5a 내지 도 5l은 각각 본 발명의 실시예에 따른 도금 인입선이 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 도금되는 패키지 기판의 제조 공정을 나타내는 도면들이다.
도 6은 본 발명에 따른 도금 인입선이 있는 경우와 없는 경우의 패키지 기판을 비교하기 위한 도면이다.
도 7은 본 발명에 따른 패키지 기판의 성능을 비교한 것을 나타내는 도면이다.
도 8a 내지 도 8f는 각각 통상적인 서브트랙티브(subtractive) 방식으로 제조되는 인쇄회로기판의 공정을 예시하는 도면들이다.
도 9a 및 도 9b는 통상적인 서브트랙티브 방식으로 제조된 인쇄회로기판의 식각 프로파일(Etching Profile) 단면을 나타내는 도면들이다.
도 10a 내지 도 10f는 각각 본 발명에 따른 세미-애디티브(Semi-Additive) 방식으로 제조되는 인쇄회로기판의 공정을 예시하는 도면들이다.
도 11a 및 도 11b는 각각 본 발명에 따른 세미-애디티브 방식으로 제조된 인쇄회로기판의 식각 프로파일 단면을 나타내는 도면들이다.
도 12a 및 도 12b는 각각 종래 기술 및 본 발명에 따른 회로의 밀집도를 예시하는 도면들이다.
* 도면부호의 간단한 설명 *
31: 베이스 기판 32: 도통홀
32: 제1 동도금층 34: 제1 드라이필름
35: 패턴 도금층 37: 제2 드라이필름
39: 금도금층 41: 솔더 레지스터
42: 솔더볼 패드
본 발명은 패키지 기판 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 볼 그리드 어레이(Ball Grad Array, 이하 'BGA'이라고 함) 및 CSP(Chip Scale Package) 등의 패키지 기판(Package Substrate)의 전해 금도금에 있어서, 패키지 기판의 반도체칩이 실장되는 와이어 본딩 패드와 솔더볼 패드(solder ball pad)를 형성할 경우, 세미-애디티브 방식을 이용하여 와이어 본딩 패드에 도금 인입선 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 전해 금도금을 하고 솔더볼 패드에는 OSP(Organic Solderability Preservatives) 처리한 패키지 기판 및 그 제조 방법에 관한 것이다.
최근 집적회로가 경박단소화됨에도 불구하고 집적회로 패키지에서 나오는 리드(lead)수는 오히려 증가되고 있다. 소형 패키지용 캐리어 상에 많은 리드를 설치하는 문제를 해결하는 방법 중 하나가 핀그리드 어레이(Pin Grid Array; PGA)로 이루어진 캐리어를 갖도록 하는 것이다. 그러나, PGA 캐리어는 소형 캐리어상의 많은 리드를 설치할 수 있지만 핀 또는 리드가 취약하여 쉽게 부러지거나 혹은 고밀도 집적에 한계가 있다.
이러한 PGA에 따른 결점을 보완하기 위해 최근 BGA 패키지 기판의 사용이 일반화되고 있는데, 이와 같은 BGA 패키지 기판이 사용되는 것은 핀(pin)보다 미세한 솔더볼(solder ball)을 사용함으로써 기판의 고밀도화가 용이하기 때문이며, 대부분 반도체칩을 실장하는 패키지 기판으로서 사용되고 있다.
이와 같은 종래의 BGA 패키지 기판을 간략하게 설명하면, 도 1에 도시된 바와 같이, 종래의 핀(pin) 대신 솔더볼(solder ball)(8)이 형성되는 구조를 갖는다. 즉 동박 적층판(이하, 'CCL'(Copper Clad Laminate) 이라고 함)(4)에 통상의 사진식각 공정을 통하여 내층회로를 형성하고, 다수 CCL(4)을 가압하여 적층하며, 내층회로를 도통시키기 위한 비아홀(2)을 가공하여 동도금(3) 작업으로 비아홀(2)을 도 통시키며, 이후, 상기 적층된 외측 CCL(4)에 반도체칩이 접속되는 본드 핑거(bond finger)(1)를 갖는 외층회로(6)를 사진식각 공정을 통하여 형성하며, 상기 외층회로(6)와 함께 솔더볼 패드(7)를 형성하고, 다음에 솔더볼(8) 접속 및 솔더마스크(solder mask)(5)를 형성하게 된다.
이때, 상기 반도체칩이 접속되는 본드 핑거(1)와 솔더볼(8)이 접속되는 패드(7)의 전기적인 접속상태를 향상시키기 위한 도금작업을 수행할 경우 금도금 인입선(Plating Lead Line)을 형성하는데, 각각의 솔더볼(8)이 접속되는 패드(7)에 개별적인 각각의 금도금 인입선을 연결하고 동시에, 도면에는 도시하지 않았지만, 상기 패드(7)와 접속되고 비아홀(2)을 통하여 본드 핑거(1)에 연결하게 된다. 도 2는 종래의 기술에 따른 도금 인입선에 의해 도금된 패키지 기판의 평면도로서, 솔더볼 패드(8)에 도금 인입선(9)이 형성되어 있는 것을 도시하고 있다. 여기서, 도금 인입선(9)이 형성되는 부분은 도 1의 A로 표시되는 부분이다. 실질적으로, 이러한 도금 인입선에 의해 회로의 고밀도화가 제한을 받게 된다.
한편, 상기 외층회로(6)가 구성된 CCL(4)에는 집적회로 칩이 실장되어 도선으로서 상기 외층회로(6)와 연결되고, 그 상측으로 충진재가 도포되어 외부 환경으로부터 보호되며, 따라서 BGA 패키지 기판(10)의 경우에는 PGA 기판과 달리 핀에 의해 주회로 기판과 연결되는 것이 아니라 CCL(4)의 패드(7)에 솔더볼(8)이 형성되어 주회로 기판과 도통되며, 이런 이유로 BGA는 PGA보다 소형화가 용이하고, 결국 기판(10)의 고밀도화가 가능해진다.
그러나, 이와 같은 종래의 패키지 기판(10)에 있어서는, 현재 회로의 고밀도 화 및 이를 사용하는 장치의 소형화로 상기 BGA 패키지 기판의 솔더볼(solder ball)(8) 피치(pitch)(솔더볼간의 간격)가 극히 미세하게 되고, 동시에 반도체칩이 실장되는 본드 핑거(1) 주변의 회로 고밀도화로 본드 핑거(1)와 패드(7)의 금도금 작업을 수행하기 위한 금도금 인입선의 고밀도화가 어렵다는 문제가 제기되고 있다.
이하, 도 3a 내지 도 3k를 참조하여 종래 기술에 따라 도금 인입선에 의해 금도금되는 패키지 기판의 제조 방법에 대해 설명한다.
먼저, 베이스 기판인 CCL(11+12)에 복수의 도통홀(13)을 가공하고(도 3a 참조), 이후, 상기 베이스 기판의 표면과 상기 도통홀 내벽을 동도금(14)한다(도 3b 참조).
이후, 패키지 기판 제품에 회로를 형성하기 위해 베이스 기판인 CCL에 드라이필름(15)을 코팅, 노광 및 현상하여 회로를 형성(Patterning)한다(도 3c 참조). 여기서, 상기 CCL(11+12)은 절연재(11) 및 이 절연재(11)의 상부 및 하부면에 형성된 동박(12)을 포함한다. 실질적으로는, 상기 CCL에 기계적 드릴을 사용하여 다수의 비아홀(13)을 형성한 후에 동도금(14)을 실시하며, 이후 상기 드라이필름(15)을 코팅, 노광, 현상에 의해 회로를 형성하게 된다.
다음에, 상기 드라이필름(15)을 식각 레지스트로 하여 노출된 동을 식각액으로 제거하여 회로를 형성한다(Pattern Etching). 이때 향후의 금도금이 진행될 시에 사용되는 도금 인입선이 동일 방법으로 동시에 형성된다. 여기서 도면부호 16은 노출된 동이 식각된 부위를 나타낸다(도 3d 참조).
다음에, 상기와 같은 식각 이후에 식각 레지스트로 사용한 드라이필름(15)을 박리액을 사용하여 제거한다(도 3e 참조).
이후, 식각 레지스트로 사용된 드라이필름을 제거한 후, 솔더 레지스트를 도포, 노광, 현상, 건조시킨다(도 3f 참조).
이후, 와이어 본딩 패드만을 금도금하기 위해 기판의 솔더볼 패드 면에 드라이필름(21)을 코팅, 노광 및 현상한다(도 3g 참조).
이후, 도금 인입선을 통해 와이어 본딩 패드에 0.5∼1.5㎛ 정도로 금도금을 한다(도 3h 참조).
구체적으로, 반도체칩 등이 실장되는 패키지 기판을 표면 처리(Metal Finishing)하기 위해서 전해 금도금(Electrolytic Au Plating)이 주로 적용되고 있다. 그 이유는 신뢰성(Reliability)적인 측면에서 전해 금도금이 무전해 금도금(Electroless Au Plating)에 비해 우수하기 때문이다. 하지만, 전해 금도금을 하기 위해서는 전술한 바와 같이 도금 인입선을 제품에 삽입하여 설계해야 하므로 회로 밀집도(Line Density)가 떨어져 고밀집도의 회로 제품 제조시에는 문제가 되고 있다.
다음에, 상기와 같은 금도금 이후 도금 레지스트로 사용한 드라이필름을 박리액을 사용하여 제거하고(도 3i 참조), 라우터나 다이싱을 사용하여 도금 인입선을 절단한다(도 3j 참조). 여기서, 도면부호 19는 다이싱이 진행되는 부분이다. 즉, 상기 전해 금도금 완료 후에 라우터나 다이싱으로 도금 인입선을 절단하게 된다.
이후, 솔더볼 패드 표면에 유기 납땜성 보존재 (OSP; organic solderability
preservative) 약품을 코팅하여 상기 솔더볼 패드를 표면처리(OSP)(22) 한다(도 3k 참조).
이때 상기 도금 인입선이 패키지 기판에 잔류하게 되어 전기신호 전달시 노이즈(Noise)를 유발하게 되어 제품의 전기적 특성(Electrical Performance)을 저하시키는 문제를 갖고 있다.
한편, 최근 패키지 기판 업체들은 도금 인입선을 사용하지 않고(여기에서 도금 인입선이라 종래의 도금인입선을 칭하는 표면으로 이하에서 도금 인입선이 없다는 표현은 종래의 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 전해 금도금할 수 있는 기술을 개발하고 있는 추세이다. 또한 전해 금도금 시에 와이어 본딩 패드(Wire Bonding Pad)나 솔더볼 패드(Solder Ball Pad) 양쪽을 모두 동일한 두께(대부분 금 두께는 0.5∼1.5㎛)로 금을 도금하고 있고, 이때, 솔더볼 패드 쪽에 적정 두께(금 두께는 0.03∼0.25㎛) 이상으로 두껍게 도금된 금으로 인하여 솔더볼 접합 신뢰성에 문제가 되고 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 패키지 기판 제품의 회로배선 밀집도를 향상시킬 수 있도록 세미-애디티브 방식을 이용하여 도금 인입선을 사용하지 않고(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 도금을 하여 형성된 패키지 기판 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 패키지 기판 제품의 와이어 본딩 패드와 솔더볼 패드의 표면처리를 다르게 하여 배선 밀집도를 향상시킬 수 있는 패키지 기판 및 그 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 정상적인 전해 금도금을 진행한 후 모든 도금 인입선이 제거되어 노이즈 발생을 억제할 수 있는 패키지 기판 및 그 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 패키지 기판의 제조 방법은, a) 복수의 도통홀(Plated Through Hole)이 형성되어 있는 베이스 기판의 전면과 내벽을 동도금하여 제1 동도금층을 형성하는 단계; b) 상기 제1 동도금층 상부에 제1 드라이필름을 도포하고, 이를 노광 및 현상하는 단계; c) 상기 제1 드라이필름이 없는 부분을 전해 동도금하여 패턴 도금층을 형성하는 단계; d) 상기 제1 드라이필름을 박리액을 사용하여 박리하는 단계; e) 전해 금도금될 상부면만 노출되도록 상기 베이스 기판에 제2 드라이필름을 코팅, 노광 및 현상하는 단계; f) 상기 제2 드라이필름으로 가려지지 않은 상기 제1 동도금층을 식각액으로 제거하는 단계; g) 상기 베이스 기판 표면의 제1 동도금층을 도금 인입선으로 사용하여 와이어 본딩 패드에 전해 금도금하는 단계; h) 상기 전해 금도금 이후 상기 제2 드라이필름을 박리액을 사용하여 제거하는 단계; i) 상기 베이스 기판 표면의 제1 동도금층을 식각액으로 제거하는 단계; j) 솔더 레지스트를 소정 부위에 도포하고, 이를 노광, 현상 및 건조시키는 단계; 및 k) 상기 솔더볼 패드 표면에 OSP(Organic Solderability Preservative) 약품을 코팅하고 상기 솔더볼 패드를 표면 처리하는 단계를 포함하며, 상기 도통홀 주변을 제외한 제1 동도금층 상에 상기 제1 드라이필름을 도포한 후에, 상기 제1 드라이필름이 없는 부위에 세미-애디티브(Semi-additive) 방식으로 상기 패턴 도금층이 형성되는 것을 특징으로 한다.
여기서, 상기 a) 단계의 제1 동도금층은 상기 베이스 기판 표면과 도통홀 내벽을 무전해 동도금을 실시하고, 이후 전해 동도금을 실시하는 것을 특징으로 한다.
여기서, 상기 도통홀 상부 및 와이어 본딩 패드면이 형성될 부위의 상기 제1 드라이필름은 제거되는 것을 특징으로 한다.
여기서, 상기 전해 금도금되는 금의 두께는 0.5∼1.5㎛인 것이 바람직하다.
여기서, 상기 식각은 플래시 식각(flash etching)인 것을 특징으로 한다.
여기서, 상기 제2 드라이필름은 전해 금도금 레지스트로 사용되는 것을 특징으로 한다.
한편, 본 발명에 따른 패키지 기판은, a) 다수의 홀이 형성되어 있는 베이스 기판; b) 상기 베이스 기판의 홀과 표면상에 형성된 도금층으로 복수의 신호라인을 가지고 있는 회로패턴이 형성되어 있으며 상기 베이스 기판의 홀에 형성된 도금층이 도통홀을 형성하는 제1 동도금층; c) 상기 베이스 기판의 홀과 표면의 상기 제1 동도금층위에 상기 제1 동도금층의 회로패턴과 동일한 회로패턴으로 형성되어 있어 복수의 신호라인과 도통홀을 구비하고 있는 패턴 도금층; d) 상기 제1 동도금층과 패턴도금층에 의해 상기 베이스 기판의 홀에 형성된 복수의 도통홀에 각각 접속된 신호라인에만 접속되어 있으며 접속된 신호라인의 위에 일부분이 형성되어 있고 일부분이 상기 패턴도금층의 측벽과 제1 동도금층의 측벽에 접속되어 있으며 상기 베이스 기판의 본딩 패드면에 형성되어 있는 복수의 와이어 본딩 패드; e) 상기 와이어 본딩 패드를 제외한 소정 부위에 도포되는 솔더 레지스트; 및 f) 상기 베이스 기판의 솔더볼 패드면의 소정 위치에 형성되며, 유기 납땜성 보존재 표면 처리되는 솔더볼 패드를 포함하며, 상기 베이스 기판의 솔더볼 패드면의 에칭전 상기 제1 동도금층과 상기 도통홀 그리고 상기 와이어 본딩 패드에 접속된 신호라인이 도금인입선을 형성하는 것을 특징으로 한다.
여기서, 상기 제1 동도금층은 상기 베이스 기판 표면과 도통홀 내벽을 무전 해 동도금을 실시하고, 이후 전해 동도금을 실시하여 형성된 것을 특징으로 한다.
여기서, 상기 와이어 본딩 패드는 상기 제1 동도금층에 전류를 흘려 금도금된 금도금층인 것을 특징으로 한다.
여기서, 상기 전해 금도금되는 두께는 0.5∼1.5㎛인 것이 바람직하다.
결국, 본 발명에 따르면, 세미-애디티브 방식을 이용하여, 도금 인입선 없이 와이어 본딩 패드에 전해 금도금을 하고 솔더볼 패드에는 OSP(Organic Solderability Preservatives) 처리함으로써, 도금 인입선을 사용하지 않는 패키지 기판을 제조할 수 있으므로 패키지 기판 제품의 회로배선 밀집도를 향상시킬 수 있고, 또한 도금 인입선이 제거되어 노이즈의 발생을 억제할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 따른 패키지 기판 및 그 제조 방법에 대해 구체적으로 설명한다.
도 5a 내지 도 5l은 각각 본 발명의 실시예에 따른 세미-애디티브 방식으로 도금 인입선이 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 도금되는 패키지 기판의 제조 공정을 나타내는 도면들로서, 본 발명에 따른 도금 인입선 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 도금되는 패키지 기판 및 그 제조 방법은 다음과 같다.
먼저, 베이스 기판(31)에 복수의 도통홀(32)을 형성하고(도 5a 참조), 이후, 상기 복수의 도통홀(32)이 형성되어 있는 베이스 기판의 전면과 내벽을 동도금하여 제1 동도금층(33)을 형성한다(도 5b 참조).
다음에, 상기 제1 동도금층(33) 상부에 제1 드라이필름(34)을 도포하고, 이 를 노광 및 현상한다(도 5c 참조). 이때, 상기 제1 동도금층(33)은 상기 베이스 기판(31) 표면과 도통홀(32) 내벽을 먼저 무전해 동도금을 실시하고, 이후 전해 동도금을 실시할 수 있다. 여기서, 상기 도통홀(32) 상부 및 와이어 본딩 패드면이 형성될 부위의 상기 제1 드라이필름(34)은 제거되게 된다.
이후, 상기 제1 드라이필름(34)을 적층하여 노출된 제1 동도금층(33)을 식각액으로 제거하여 패턴 도금층(35)을 형성하고(도 5d 참조), 이후, 상기 제1 드라이필름(34)을 박리액을 사용하여 박리하게 된다(도 5e 참조). 여기서, 도면부호 36은 상기 제1 드라이필름(34)이 박리된 부위를 나타낸다. 이때, 상기 도통홀(32) 주변을 제외한 제1 동도금층(33) 상에 상기 제1 드라이필름(34)을 도포한 후에, 상기 제1 드라이필름(34)이 없는 부위에 세미-애디티브(Semi-additive) 방식으로 상기 패턴 도금층(35)이 형성되게 된다.
이후, 전해 금도금될 상부면만 노출되도록 상기 베이스 기판(31)에 제2 드라이필름(37)을 코팅, 노광 및 현상하는데(도 5f 참조), 이때, 상기 제2 드라이필름(37)은 전해 금도금 레지스트로 사용된다. 여기서, 도면부호 38은 상기 제1 동도금층(33)이 제거된 부위를 나타낸다.
다음에, 상기 드라이필름(37)으로 가려지지 않은 제1 동박층을 식각액으로 제거하고(도 5g 참조), 이후, 상기 베이스 기판(31) 표면에 도금된 제1 동도금층(33)을 도금 인입선으로 사용하여 와이어 본딩 패드에 전해 금도금하여 금도금층(39)을 형성한다(도 5h 참조). 여기서, 상기 전해 금도금되는 금의 두께는 0.5∼1.5㎛인 것이 바람직하다. 그리고, 상기 드라이필름(37)에 의하여 가려져 있는 도면부호 39a 부분은 금도금층(39)을 형성할 때 도금인입선으로 사용되지만 최종 제품에서는 신호라인으로 사용되며, 최종 제품에는 종래 기술에서 처럼 신호라인과 도금인입선이 별도로 남아있지 않게 된다. 즉, 최종 제품에서 금도금층(39)는 신호라인(39a)만을 가지고 있다.
다음에, 상기 전해 금도금 이후 상기 제2 드라이필름(37)을 박리액을 사용하여 제거하고(도 5i 참조), 이후, 상기 베이스 기판(31) 표면의 제1 동도금층(33)을 식각액으로 제거하게 되는데(도 5j 참조), 상기 식각은 플래시 식각(flash etching)을 사용하게 된다. 여기서, 도면부호 40은 상기 제1 동도금층(33)이 식각에 의해 제거된 부위를 나타낸다.
다음에, 솔더 레지스트(41)를 소정 부위에 도포하고, 이를 노광, 현상 및 건조시키고(도 5k 참조), 이후, 솔더볼 패드 표면에 OSP(Organic Solderability Preservative) 약품을 코팅하여 상기 솔더볼 패드(42)를 표면 처리하게 된다(도 5l 참조).
한편, 본 발명에 따른 패키지 기판은, a) 다수의 홀이 형성되어 있는 베이스 기판; b) 상기 베이스 기판의 홀과 표면상에 형성된 도금층으로 복수의 신호라인을 가지고 있는 회로패턴이 형성되어 있으며 상기 베이스 기판의 홀에 형성된 도금층이 도통홀을 형성하는 제1 동도금층; c) 상기 베이스 기판의 홀과 표면의 상기 제1 동도금층위에 상기 제1 동도금층의 회로패턴과 동일한 회로패턴으로 형성되어 있어 복수의 신호라인과 도통홀을 구비하고 있는 패턴 도금층; d) 상기 제1 동도금층과 패턴도금층에 의해 상기 베이스 기판의 홀에 형성된 복수의 도통홀에 각각 접속된 신호라인에만 접속되어 있으며 접속된 신호라인의 위에 일부분이 형성되어 있고 일부분이 상기 패턴도금층의 측벽과 제1 동도금층의 측벽에 접속되어 있으며 상기 베이스 기판의 본딩 패드면에 형성되어 있는 복수의 와이어 본딩 패드; e) 상기 와이어 본딩 패드를 제외한 소정 부위에 도포되는 솔더 레지스트; 및 f) 상기 베이스 기판의 솔더볼 패드면의 소정 위치에 형성되며, 유기 납땜성 보존재 표면 처리되는 솔더볼 패드를 포함하며, 상기 베이스 기판의 솔더볼 패드면의 에칭전 상기 제1 동도금층과 상기 도통홀 그리고 상기 와이어 본딩 패드에 접속된 신호라인이 도금인입선을 형성하는 것을 특징으로 한다. 결국, 상기 와이어 본딩 패드는 상기 제1 동도금층에 전류를 흘려 금도금된 금도금층이며, 상기 솔더볼 패드(42)는 OSP 약품 처리하게 된다.
따라서, 본 발명에 따른 패키지 기판 및 그 제조 방법에서는 상기 도통홀(32) 주변을 제외한 제1 동도금층(33) 상에 도금용 레지스트(34)를 도포한 후에, 상기 제1 드라이필름이 없는 부위에 세미-애디티브(Semi-additive) 방식으로 상기 패턴 도금층(35)이 형성되게 되며, 상기 세미-애디티브 방식에 대해서는 후술하기로 한다.
한편, 도 4는 본 발명에 따른 도금 인입선이 없이(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 도금된 패키지 기판의 평면도로서, 본 발명에 따른 패키지 기판은 종래 기술에 따른 도 2의 패키지 기판과 비교하면, 솔더볼 패드(20)에 연결되는 도금 인입선이 사용되지 않은 것을(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 예시하고 있다.
한편, 도 6은 본 발명에 따른 도금 인입선이 있는 경우와 없는 경우의 패키지 기판이 표면 처리된 단면을 비교한 도면으로서, 본 발명에 따른 도금 인입선이 없는(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 경우에 본드 핑거는 도면부호 46처럼 나타나게 된다. 여기서 도면부호 45는 Ni/Au 금도금층을 나타내며, 도면부호 47은 종래의 금도금층이고, 도면부호 48은 본 발명에 따라 OSP 표면 처리된 것을 각각 도시하고 있다.
도 7은 본 발명에 따른 패키지 기판의 성능을 비교한 것을 나타내는 도면이다. 도 7에 도시된 바와 같이, 본 발명에 따라 인입선이 없는 OSP 볼 패드를 사용하는 경우와 인입선이 없는(종래의 일반적으로 지칭되는 도금인입선을 사용하지 않는다는 의미로 이해되어야 할 것이다) 무전해 금도금된 볼 패드를 사용하는 경우는 종래의 인입선이 있는 경우와 비교하면, 전기적 성능과 선 밀집도 면에서 우수하고, 또한 신뢰성이 양호한 것을 알 수 있다.
이하, 도 8a 내지 도 11b를 참조하여, 통상적인 서브트랙티브 방식 및 본 발명에 따른 세미-애디티브 방식을 이용하는 금도금 방법을 각각 설명하기로 한다.
먼저, 도 8a 내지 도 8f는 각각 통상적인 서브트랙티브 방식으로 제조되는 인쇄회로기판의 공정을 예시하는 도면들이고, 도 9a 및 도 9b는 통상적인 서브트랙티브 방식으로 제조된 인쇄회로기판의 식각 프로파일(Etching Profile) 단면을 나타내는 도면들이다.
먼저, 통상적인 서브트랙티브 방식으로 제조되는 인쇄회로기판은 양면에 12㎛ 정도의 동박(52)이 형성되어 있는 베이스 기판 코어(51)가 준비되고(도 8a 참조), 상기 베이스 기판을 기계식 드릴을 사용하여 복수개의 도통홀(53)을 형성한다(도 8b 참조). 이때, 상기 12㎛ 정도의 동박(52)을 3∼7㎛ 정도로 줄이는 식각 공정이 수행될 수 있다.
이후, 상기 베이스 기판의 전면 및 내벽을 0.5㎛ 정도의 무전해 동박층(54)을 형성하고(도 8c 참조), 다시 15㎛ 정도의 전해 동박층(55)을 상기 무전해 동박층(54) 상에 형성한다(도 8d 참조).
이후, 15㎛ 정도의 드라이필름(56)을 적층하여 상기 도통홀(53)이 형성된 상부 및 하부를 텐팅(tenting)하고(도 8e 참조), 노광 및 현상 공정에 의해 상기 드라이필름(56)이 적층된 부분을 제외한 상기 무전해 동박층(54) 및 전해 동박층(55)을 식각액을 사용하여 제거한다(도 8f 참조).
도 9a 및 도 9b는 전술한 도 8a 내지 도 8f의 공정으로 제조되는 인쇄회로기 판의 측단면을 각각 나타내는데, 도 9a는 베이스 기판 코어(51), 베이스 기판 상부의 5㎛의 동박(52), 0.5㎛ 정도의 무전해 동도금층(54), 15㎛ 정도의 전해 동도금층(55) 및 15㎛ 정도의 드라이필름(56)이 적층되는 구조를 도시하고 있으며, 도 9b는 도 9a가 측벽 식각(side etch)이 실시된 것을 나타내며, 도 9b에 도시된 바와 같이 측벽 식각이 크기 때문에 미세 회로를 형성하기 어렵다.
한편, 도 10a 내지 도 10f는 각각 본 발명에 따른 세미-애디티브(Semi-Additive) 방식으로 제조되는 인쇄회로기판의 공정을 예시하는 도면들이고, 도 11a 및 도 11b는 각각 본 발명에 따른 세미-애디티브 방식으로 제조된 인쇄회로기판의 식각 프로파일 단면을 나타내는 도면들이다.
본 발명에 따른 세미-애디티브 방식으로 제조되는 인쇄회로기판은 베이스 기판 코어(61)가 준비되고(도 10a 참조), 상기 베이스 기판을 기계식 드릴을 사용하여 복수개의 도통홀(62)을 형성한다(도 10b 참조).
이후, 상기 베이스 기판의 전면 및 내벽을 0.5㎛ 정도의 무전해 동박층(63)을 형성하게 되며(도 10c 참조), 이후, 상기 도통홀(62) 주변을 제외한 무전해 동박층(63)의 상부에 드라이필름(64)을 도포하고, 이를 노광 및 현상하게 된다(도 10d 참조). 다음에, 15㎛∼20㎛ 정도의 동박층(65)을 상기 드라이필름(64)이 형성된 부위를 제외한 부위에 형성하고(도 10e 참조), 이후, 노광 및 현상 공정에 의해 상기 드라이필름(64)이 적층된 부분을 제외한 상기 무전해 동박층(63) 및 전해 동박층(65)을 박리액을 사용하여 박리하고 플래시 식각한다(도 10f 참조).
전술한 도 8a 내지 도 8f의 서브트랙티브 방식으로 제조되는 인쇄회로기판의 경우 무전해 동도금층(54) 상에 전해 동도금층(55)을 형성하고, 이후 드라이필름(56)을 적층하고 식각을 수행하지만, 도 10a 내지 10f의 세미-애디티브 방식으로 제조되는 인쇄회로기판은 무전해 동도금층(63) 상에 드라이필름(64)을 적층하고, 이후 전해 동도금층(65)을 형성하고 플래시 식각을 수행하게 된다.
도 11a 및 도 11b는 전술한 도 10a 내지 도 10f의 공정으로 제조되는 인쇄회로기판의 측단면을 각각 나타내는데, 도 11a는 베이스 기판 코어(61), 0.5㎛ 정도의 무전해 동도금층(63), 25㎛ 정도의 드라이필름(64) 및 상기 드라이필름 사이에 적층되는 20㎛ 정도의 전해 동도금층(65) 및 구조를 도시하고 있으며, 도 11b는 도 10a가 박리 및 플래시 식각이 실시된 것을 나타내며, 도 11b에 도시된 바와 같이 측벽 식각이 발생하지 않기 때문에 미세 회로의 형성이 가능하다.
결국, 통상적인 서브트랙티브 방식의 트레이스 폭(Trace Width)의 오차범위는 ±15㎛인데 비해서 본 발명에 따른 세미-애디티브 방식의 트레이스 폭의 오차범위는 ±5㎛ 정도이므로, 식각 두께를 얇게 형성할 수 있다.
결국, 본 발명에 따른 패키지 기판 및 그 제조 방법은 전술한 바와 같은 세미-애디티브 방식을 사용함으로써, 회로의 밀집도를 향상시킬 수 있다.
도 12a 및 도 12b는 종래 기술 및 본 발명에 따른 회로의 밀집도를 예시하는 도면들이다. 도 12a에 도시된 바와 같이, 패키지 기판(71) 상에 형성된 솔더볼 패드(72a)는 각각의 솔더볼 패드 중심간의 볼 패드 피치가 A로 도시되며, 이때 도면부호 73은 도금 인입선을 나타내고 있다. 또한, 도 12b에 도시된 바와 같이 본 발 명에 따른 패키지 기판(71) 상에 형성된 솔더볼 패드(72b)는 각각의 솔더볼 패드 중심간의 볼 패드 피치가 B로 도시되는데, 상기 볼 패드 피치 A에 비해 약 0.1 내지 0.15㎜가 줄어든 것을 도시하고 있다. 즉, 도 12a에 도시된 도금 인입선(73)이 제거되었기 때문에, 동일 면적의 패키지 기판 상에 보다 많은 솔더볼 패드를 형성할 수 있으므로 회로 밀집도가 향상된 것을 알 수 있다.
결국, 본 발명은 BGA 및 CSP 등의 패키지 기판의 전해 금도금 시에, 도금 인입선 없이 금도금함으로써, 신호 노이즈 발생을 방지함으로써 패키지 기판의 전기적 특성을 향상시킬 수 있다. 또한, 본 발명은 도금 인입선 불필요에 따른 회로 설계 자유도가 향상되며, 볼 패드 피치(Pitch)를 종래의 기술에 따른 볼 패드 피치에 비해 약 0.1∼0.15㎜ 줄일 수 있으므로 고밀집 회로 제품의 제작할 수 있다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업자에게 자명하다.
본 발명에 따르면, 전해 금도금용 인입선 잔류로 인한 신호 노이즈 발생을 방지함으로써 패키지 기판의 전기적 특성을 향상시킬 수 있다.
또한, 본 발명에 따르면 도금 인입선 불필요에 따른 회로 설계 자유도(유연성)가 향상되며, 고밀집 회로 제품의 제작에 유리하다.
또한, 본 발명에 따르면, 솔더볼 패드의 표면처리를 와이어 본딩 패드와 달리하여 솔더볼 패드와 솔더볼간의 접합 신뢰성을 향상시킬 수 있다.

Claims (10)

  1. a) 복수의 도통홀(Plated Through Hole)이 형성되어 있는 베이스 기판의 전면과 내벽을 동도금하여 제1 동도금층을 형성하는 단계;
    b) 상기 제1 동도금층 상부에 제1 드라이필름을 도포하고, 이를 노광 및 현상하는 단계;
    c) 상기 제1 드라이필름이 없는 부분을 전해 동도금하여 패턴 도금층을 형성하는 단계;
    d) 상기 제1 드라이필름을 박리액을 사용하여 박리하는 단계;
    e) 전해 금도금될 상부면만 노출되도록 상기 베이스 기판에 제2 드라이필름을 코팅, 노광 및 현상하는 단계;
    f) 상기 제2 드라이필름으로 가려지지 않은 제1 동도금층을 식각액으로 제거하는 단계;
    g) 상기 베이스 기판 표면에 도금된 제1 동도금층을 도금 인입선으로 사용하여 와이어 본딩 패드에 전해 금도금하는 단계;
    h) 상기 전해 금도금 이후 상기 제2 드라이필름을 박리액을 사용하여 제거하는 단계;
    i) 상기 베이스 기판 표면의 제1 동도금층을 식각액으로 제거하는 단계;
    j) 솔더 레지스트를 소정 부위에 도포하고, 이를 노광, 현상 및 건조시키는 단계; 및
    k) 상기 솔더볼 패드 표면에 OSP(Organic Solderability Preservative) 약품을 코팅하고 상기 솔더볼 패드를 표면 처리하는 단계
    를 포함하며,
    상기 도통홀 주변을 제외한 제1 동도금층 상에 상기 제1 드라이필름을 도포한 후에, 상기 제1 드라이필름이 없는 부위에 세미-애디티브(Semi-additive) 방식으로 상기 패턴 도금층이 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
  2. 제1항에 있어서,
    상기 a) 단계의 제1 동도금층은 상기 베이스 기판 표면과 도통홀 내벽을 무전해 동도금을 실시하고, 이후 전해 동도금을 실시하는 것을 특징으로 하는 패키지 기판의 제조방법.
  3. 제1항에 있어서,
    상기 도통홀 상부 및 와이어 본딩 패드면이 형성될 부위의 상기 제1 드라이필름은 제거되는 것을 특징으로 하는 패키지 기판의 제조방법.
  4. 제1항에 있어서,
    상기 전해 금도금되는 금의 두께는 0.5∼1.5㎛인 것을 특징으로 하는 패키지 기판의 제조방법.
  5. 제1항에 있어서,
    상기 식각은 플래시 식각(flash etching)인 것을 특징으로 하는 패키지 기판의 제조방법.
  6. 제1항에 있어서,
    상기 제2 드라이필름은 전해 금도금 레지스트로 사용되는 것을 특징으로 하는 패키지 기판의 제조방법.
  7. a) 다수의 홀이 형성되어 있는 베이스 기판;
    b) 상기 베이스 기판의 홀과 표면상에 형성된 도금층으로 복수의 신호라인을 가지고 있는 회로패턴이 형성되어 있으며 상기 베이스 기판의 홀에 형성된 도금층이 도통홀을 형성하는 제1 동도금층;
    c) 상기 베이스 기판의 홀과 표면의 상기 제1 동도금층위에 상기 제1 동도금층의 회로패턴과 동일한 회로패턴으로 형성되어 있어 복수의 신호라인과 도통홀을 구비하고 있는 패턴 도금층;
    d) 상기 제1 동도금층과 패턴도금층에 의해 상기 베이스 기판의 홀에 형성된 복수의 도통홀에 각각 접속된 신호라인에만 접속되어 있으며 접속된 신호라인의 위에 일부분이 형성되어 있고 일부분이 상기 패턴도금층의 측벽과 제1 동도금층의 측벽에 접속되어 있으며 상기 베이스 기판의 본딩 패드면에 형성되어 있는 복수의 와이어 본딩 패드;
    e) 상기 베이스 기판의 솔더볼 패드면의 소정 위치에 형성되며, 유기 납땜성 보존재 표면 처리되는 솔더볼 패드; 및
    f) 상기 와이어 본딩 패드와 솔더볼 패드를 제외한 소정 부위에 도포되는 솔더 레지스트
    를 포함하며,
    상기 베이스 기판의 솔더볼 패드면의 에칭전 상기 제1 동도금층과 상기 도통홀 그리고 상기 와이어 본딩 패드에 접속된 신호라인이 도금인입선을 형성하는 것을 특징으로 하는 패키지 기판.
  8. 제7항에 있어서,
    상기 제1 동도금층은 상기 베이스 기판 표면과 도통홀 내벽을 무전해 동도금을 실시하고, 이후 전해 동도금을 실시하여 형성된 것을 특징으로 하는 패키지 기판.
  9. 삭제
  10. 제7항에 있어서,
    상기 전해 금도금되는 두께는 0.5∼1.5㎛인 것을 특징으로 하는 패키지 기판.
KR1020030011514A 2003-02-24 2003-02-24 패키지 기판 및 그 제조 방법 KR100584966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030011514A KR100584966B1 (ko) 2003-02-24 2003-02-24 패키지 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030011514A KR100584966B1 (ko) 2003-02-24 2003-02-24 패키지 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040076165A KR20040076165A (ko) 2004-08-31
KR100584966B1 true KR100584966B1 (ko) 2006-05-29

Family

ID=37362152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011514A KR100584966B1 (ko) 2003-02-24 2003-02-24 패키지 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100584966B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922714B1 (ko) 2007-11-15 2009-10-22 주식회사 심텍 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법
KR100970116B1 (ko) 2008-03-19 2010-07-15 에이유텍 주식회사 어레이 반도체 패키지의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651518B1 (ko) * 2004-12-02 2006-11-29 삼성전기주식회사 Ｏｓｐ를 이용한 ｂｇａ 기판의 제작방법
KR100714984B1 (ko) * 2004-12-06 2007-05-09 학교법인 고운학원 표면실장기술의 납량 조절이 가능한 메탈마스크 및 그제조방법
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
KR101111426B1 (ko) * 2010-02-05 2012-02-15 앰코 테크놀로지 코리아 주식회사 코팅된 솔더볼을 갖는 반도체 장치
US10100422B2 (en) * 2013-09-25 2018-10-16 Seagate Technology Llc Near field transducers including electrodeposited plasmonic materials and methods of forming
CN109065509A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰及外移通孔的芯片封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922714B1 (ko) 2007-11-15 2009-10-22 주식회사 심텍 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법
KR100970116B1 (ko) 2008-03-19 2010-07-15 에이유텍 주식회사 어레이 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
KR20040076165A (ko) 2004-08-31

Similar Documents

Publication Publication Date Title
KR100499006B1 (ko) 도금 인입선이 없는 패키지 기판의 제조 방법
KR100584965B1 (ko) 패키지 기판 및 그 제조 방법
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
KR20130032529A (ko) 인쇄회로기판 및 그 제조방법
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR20060132247A (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
US8024856B2 (en) Method for manufacturing printed circuit board
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR100545071B1 (ko) 도금 인입선이 단축된 패키지 기판 및 그 제조방법
US7427716B2 (en) Microvia structure and fabrication
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN112153802B (zh) 电路板结构及其制造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR100366412B1 (ko) 인쇄회로기판의 제조방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR20060035855A (ko) 세미어디티브 공정에 의한 무도금 패턴을 갖는 반도체패키지용 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110414

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee