KR101111426B1 - 코팅된 솔더볼을 갖는 반도체 장치 - Google Patents

코팅된 솔더볼을 갖는 반도체 장치 Download PDF

Info

Publication number
KR101111426B1
KR101111426B1 KR1020100010684A KR20100010684A KR101111426B1 KR 101111426 B1 KR101111426 B1 KR 101111426B1 KR 1020100010684 A KR1020100010684 A KR 1020100010684A KR 20100010684 A KR20100010684 A KR 20100010684A KR 101111426 B1 KR101111426 B1 KR 101111426B1
Authority
KR
South Korea
Prior art keywords
solder ball
coated
ball
solder
substrate
Prior art date
Application number
KR1020100010684A
Other languages
English (en)
Other versions
KR20110091056A (ko
Inventor
김인호
정동진
김재윤
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100010684A priority Critical patent/KR101111426B1/ko
Publication of KR20110091056A publication Critical patent/KR20110091056A/ko
Application granted granted Critical
Publication of KR101111426B1 publication Critical patent/KR101111426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 코팅된 솔더볼을 갖는 반도체 장치에 관한 것으로서, 더욱 상세하게는 기판의 저면에 절연물질로 코팅된 솔더볼을 융착하여, 솔더볼간의 파인 피치를 실현하는 동시에 솔더볼의 크기 증가에 따른 접합강도를 증가시킬 수 있도록 한 코팅된 솔더볼을 갖는 반도체 장치에 관한 것이다.
이를 위해, 본 발명은 반도체 패키지의 기판에 형성된 볼랜드와 마더보드의 전도성패드간에 전기적 입출력수단인 솔더볼을 융착시키되, 상기 솔더볼의 표면에는 극성 용매 물질에 의하여 국부적 제거가 가능한 절연물질이 코팅되고, 상기 기판의 볼랜드와 상기 반도체 패키지가 실장되는 마더보드의 전도성패드에는 솔더볼을 융착시키기 위한 접착물질이 도포되는 동시에 솔더볼에 코팅된 절연물질을 국부적으로 제거하기 위한 극성 용매 물질이 도포된 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치를 제공한다.

Description

코팅된 솔더볼을 갖는 반도체 장치{Semiconductor pakage having coated solder ball}
본 발명은 코팅된 솔더볼을 갖는 반도체 장치에 관한 것으로서, 더욱 상세하게는 기판의 저면에 절연물질로 코팅된 솔더볼을 융착하여, 솔더볼간의 파인 피치를 실현하는 동시에 솔더볼의 크기 증가에 따른 접합강도를 증가시킬 수 있도록 한 코팅된 솔더볼을 갖는 반도체 장치에 관한 것이다.
일반적으로, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 이 기판들은 전자기기상의 마더보드에 고정되어 반도체 칩과 마더보드간의 전기적 신호를 매개해주는 역할을 한다.
리드프레임을 이용한 반도체 패키지의 경우에는 마더보드의 실장을 위한 입출력단자로 외부로 노출되는 리드를 사용하고, 상기 인쇄회로기판 및 회로필름의 경우에는 그 입출력단자를 미세한 구 형상의 솔더볼(solder ball)을 주로 사용하고 있다.
상기 솔더볼을 입출력단자로 사용하는 패키지중 대표적인 것은 볼 그리드 어레이(BGA) 반도체 패키지로서, PCB 기판상의 칩탑재영역에 부착된 반도체 칩과, 이 반도체 칩의 본딩패드와 기판상에 전도성패턴간에 연결되는 도전성 와이어와, 반도체 칩과 와이어를 봉지하면서 기판의 상면에 걸쳐 몰딩된 몰딩수지 등으로 구성되어 있고, 특히 첨부한 도 6 및 도 7에 도시된 바와 같이 기판(12)의 저부에 형성된 다수의 볼랜드(14)에 각각 입출력단자인 솔더볼(30)들이 등간격을 이루며 융착된다.
이러한 BGA 타입 반도체 패키지(10)를 전자기기의 마더보드에 실장할 때, 기판(12)의 볼랜드(14)에 융착된 솔더볼(30)의 하단부를 마더보드(20)의 전도성 패드(22)에 융착시키게 된다.
그러나, 상기한 종래의 솔더볼은 전도성 솔더 재질로 만들어진 것으로서, 다음과 같은 문제점을 초래할 수 있다.
첫째, 마더보드와 기판간의 열팽창계수가 다르고, 또한 기판과 몰딩수지간의 열팽창계수가 다름에 따라, 기판이 휘어지는 워피지(warpage) 현상이 발생하여, 기판의 저면에 형성된 각 볼랜드끼리 닿음에 따른 전기적 쇼트 문제가 발생할 수 있다
둘째, 기판의 볼랜드에 융착된 솔더볼과 솔더볼의 간격을 전기적 쇼트 현상을 감안하여 소정의 스펙내로 유지하고 있지만, 이는 오히려 반도체 패키지의 경박단소화에 맞추어 입출력단자인 솔더볼간의 파인 피치(fine pitch)가 실현될 수 없게 하는 요인이 되고 있다.
셋째, 솔더볼간의 간격을 파인 피치화시키기 위하여 솔더볼의 크기를 최소화할 수 있지만, 솔더볼의 크기가 작아지게 되면 기판의 볼랜드 또는 마더보드의 전도성 패드와의 융착을 위한 접촉면적이 작아지게 되어, 결국 솔더볼의 접착강도가 떨어짐과 더불어 솔더볼이 탈락되는 현상이 발생될 수 있다.
넷째, 보드 레벨 신뢰성에 대한 문제점중 대다수는 반도체 패키지와 이것이 실장되는 마더보드 사이의 물성 차이에 따른 열적 기계적 응력에 의해서 발생되고, 이러한 열적 기계적 응력에 의하여 솔더볼의 접합부(반도체 패키지의 솔더볼과 마더보더간의 접합부)가 파손되어 전기적 단락이 되는 문제점이 있다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 안출한 것으로서, 기판의 저면에 형성된 볼랜드에 융착된 후, 마더보드에 대한 패키지 실장시 마더보드의 전도성패드에 융착되는 솔더볼을 절연물질로 코팅된 솔더볼로 채택함으로써, 솔더볼간의 접촉시에도 전기적 쇼트 현상을 방지할 수 있고, 솔더볼들을 서로 접촉되는 상태로 배열 가능하여 솔더볼간의 파인 피치를 극대화시킬 수 있으며, 솔더볼의 크기 증가를 통한 솔더볼의 접합면적을 증가시켜 솔더 접합부의 접착강도 및 패키지의 신뢰성을 향상시킬 수 있는 코팅된 솔더볼을 갖는 반도체 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 패키지의 기판에 형성된 볼랜드와 마더보드의 전도성패드간에 전기적 입출력수단인 솔더볼을 융착시키되, 상기 솔더볼의 표면에는 극성 용매 물질에 의하여 국부적 제거가 가능한 절연물질이 코팅되고, 상기 기판의 볼랜드와 상기 반도체 패키지가 실장되는 마더보드의 전도성패드에는 솔더볼을 융착시키기 위한 접착물질이 도포되는 동시에 솔더볼에 코팅된 절연물질을 국부적으로 제거하기 위한 극성 용매 물질이 도포된 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치를 제공한다.
본 발명의 바람직한 일 구현예로서, 상기 절연물질은 디핑 공정에 의하여 솔더볼의 표면에 코팅되는 것을 특징으로 한다.
바람직하게는, 상기 절연물질은 에폭시수지, 페놀수지, 폴리이미드 수지중 선택된 어느 하나인 것을 특징으로 한다.
삭제
본 발명의 바람직한 다른 구현예로서, 상기 기판의 볼랜드와 상기 마더보드의 전도성패드에는 접착물질인 플럭스와 극성 용매 물질이 서로 혼합되어 도포되는 것을 특징으로 한다.
바람직하게는, 상기 극성 용매 물질은 절연물질을 국부적으로 녹여서 제거할 수 있는 아세톤, 알코올, MEK(methylethyketone)중 선택된 어느 하나인 것을 특징으로 한다.
특히, 상기 절연물질로 코팅된 솔더볼이 기판의 볼랜드와 마더보드의 전도성패드에 융착될 때, 그 측부끼리 접촉되는 배열을 이루도록 하여, 솔더볼의 간격을 파인 피치화시킬 수 있도록 한 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 기판의 저면에 형성된 볼랜드와 마더보드의 전도성패드에 융착되는 솔더볼을 절연물질로 코팅된 솔더볼로 채택하고, 볼랜드와 전도성패드에는 통전을 위하여 솔더볼의 절연물질을 국부적으로 제거할 수 있는 극성 용매 물질을 도포함으로써, 솔더볼들을 서로 접촉되는 상태로 조밀하게 배열 가능하여 솔더볼간의 파인 피치를 극대화시킬 수 있다.
또한, 솔더볼들의 접촉 배열시 절연물질에 의하여 전기적 쇼트 현상을 방지할 수 있다.
또한, 솔더볼들의 간격을 파인피치로 배열 가능하여, 좁혀지는 간격만큼 솔더볼의 직경이 큰 것으로 채택할 수 있으므로, 솔더볼의 크기 증가를 통한 솔더볼의 접합면적을 증가시켜 솔더 접합부의 접합강도를 증대시키는 동시에 패키지의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명에 따른 반도체 장치의 주된 구성인 솔더볼에 절연물질이 코팅된 것을 설명하는 단면도,
도 2는 본 발명에 따른 반도체 장치의 기판의 볼랜드에 접착물질 및 극성 용매 물질이 도포되는 것을 설명하는 개략도,
도 3은 본 발명에 따른 반도체 장치의 기판의 볼랜드에 절연물질이 코팅된 솔더볼이 부착된 것을 설명하는 개략도,
도 4 및 도 5는 본 발명에 따른 반도체 장치에 코팅된 솔더볼이 융착 배열되는 구조를 보여주는 개략도,
도 6 및 도 7은 BGA 타입 반도체 패키지의 기판에 형성된 볼랜드에 솔더볼이 융착되는 종래의 구조를 설명하는 개략도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 장치의 주된 구성인 솔더볼에 절연물질이 코팅된 것을 설명하는 단면도이고, 도 2는 기판의 볼랜드에 접착물질 및 극성 용매 물질이 도포되는 것을 설명하는 개략도이며, 도 3은 본 발명에 따른 반도체 장치의 기판의 볼랜드에 절연물질이 코팅된 솔더볼이 부착된 것을 설명하는 개략도이다.
본 발명은 솔더볼간의 간격을 파인피치화시켜, 솔더볼 즉, 입출력단자의 갯수를 크게 늘릴 수 있고, 또한 파인피치화에 따라 그 줄어든 솔더볼의 간격만큼 크기가 큰 솔더볼을 선택하여, 솔더볼과 기판 또는 솔더볼과 마더보드간의 솔더 접합부에 대한 접합면적을 증대시켜 솔더 접합부의 접합강도를 크게 증가시킬 수 있도록 한 점에 주안점이 있다.
이를 위해, 본 발명에 따른 반도체 패키지(10)에 사용되는 전기적 입출력단자인 솔더볼(30)을 그 외표면 전체가 절연물질(32)로 코팅된 것으로 채택하게 된다.
즉, 상기 반도체 패키지(10)의 기판(12) 저면에 형성된 볼랜드(14)와, 반도체 패키지(10)가 실장되는 전자기기의 마더보드상에 형성된 전도성패드에 통전 가능하게 융착되는 솔더볼(30)을 일단 절연물질(32)로 코팅된 솔더볼(30)로 채택한다.
상기 솔더볼(30)의 표면에 코팅되는 절연물질(32)은 디핑(dipping) 공정 즉, Sn 재질로 만들어진 솔더볼을 소정의 케이스내에 충진된 절연물질에 담그어주는 디핑 공정에 의하여 이루어지고, 그 밖에 솔더볼(30)의 표면에 절연물질(32)을 분사시키는 스프레이(spray) 방식으로도 진행될 수 있다.
이때, 상기 솔더볼의 표면에 코팅되는 절연물질(32)은 극성 용매 물질에 의하여 국부적 제거가 가능한 재질로서, 에폭시수지, 페놀수지, 폴리이미드 수지중 선택된 어느 하나를 사용할 수 있고, 그 밖에 극성 용매 물질에 의하여 녹을 수 있는 고분자 재질들을 모두 사용할 수 있다.
여기서, 상기 기판(12)의 볼랜드(14)와 상기 반도체 패키지(10)가 실장되는 마더보드(20)의 전도성패드(22)에는 솔더볼(30)을 융착시키기 위한 접착물질(34)이 도포되고, 또한 솔더볼(30)에 코팅된 절연물질(32)을 국부적으로 제거하기 위한 극성 용매 물질(36)이 도포된다.
보다 상세하게는, 상기 접착물질(34)은 솔더볼(30)을 기판(12)의 볼랜드(14)와 마더보드(20)의 전도성패드(22)에 융착시키기 위하여 일종의 접착제로 도포되는 것이고, 상기 극성 용매 물질(36)은 기판(12)의 볼랜드(14)와 마더보드(20)의 전도성패드(22)에 융착되는 일부분 즉, 솔더볼(30)의 상부 및 하부 일부분을 국부적으로 제거하기 위하여 도포되는 것이다.
이때, 상기 접착물질(34)은 기판(12)의 볼랜드(14)와 마더보드(20)의 전도성패드(22)에 솔더볼(30)을 융착시킬 때 사용하는 통상의 플럭스(flux)이고, 예를 들면 보통 솔더볼 융착시 사용하는 솔더페이스트 등과 같은 통상의 플럭스이고, 상기 극성 용매 물질(36)은 솔더볼(30)에 코팅된 절연물질(32)인 에폭시수지, 페놀수지, 폴리이미드 수지 등을 국부적으로 녹여서 제거할 수 있는 아세톤, 알코올, MEK(methylethyketone)중 선택된 어느 하나를 사용하는 것이 바람직하다.
삭제
바람직하게는, 솔더페이스트와 같은 접착물질(34)과 극성 용매 물질(36)을 서로 혼합하여, 기판(12)의 볼랜드(14)와 상기 마더보드(20)의 전도성패드(22)에 도포시킬 수 있다.
상기한 본 발명의 솔더볼에 의하여 반도체 패키지의 기판과, 전자기기의 마더보드가 서로 전기적 신호 교환 가능하게 연결되는 구조를 살펴보면 다음과 같다.
첨부한 도 4 및 도 5는 본 발명에 따른 반도체 장치에 코팅된 솔더볼이 융착 배열되는 구조를 보여주는 개략도이다.
BGA 타입의 반도체 패키지를 제조할 때, 기판(12)의 저면에 형성된 볼랜드(14)에 절연물질(32)이 코팅된 솔더볼(30)을 융착시키게 되는데, 소정의 가열 온도에서 플럭스를 이용하여 융착시키게 된다.
이때, 상기 볼랜드(14)에 솔더볼(30)의 상단부가 융착된 상태가 되는데, 기판(12)의 저면에 형성된 볼랜드(14)에 미리 도포된 극성 용매 물질(36)에 의하여 솔더볼(30)의 상단부에 코팅된 절연물질(32)이 녹으면서 국부적으로 제거됨으로써, 솔더볼(30)과 기판(12)의 볼랜드(14)가 서로 통전 가능하게 연결되는 상태가 된다.
또한, 상기 마더보드(20)에 반도체 패키지(10)을 실장시킬 때, 마더보드(20)의 전도성패드(22)에 솔더볼(30)의 하단부가 융착된 상태가 되는데, 마더보드(20)의 전도성패드(22)에 미리 도포된 극성 용매 물질(36)에 의하여 솔더볼(30)의 하단부에 코팅된 절연물질(32)이 녹으면서 국부적으로 제거됨으로써, 솔더볼(30)과 마더보드(20)의 전도성패드(22)가 서로 통전 가능하게 연결되는 상태가 된다.
특히, 상기 기판(12)의 볼랜드(14)를 보다 조밀한 간격으로 구성하여, 솔더볼(30)간의 간격을 보다 좁히거나, 솔더볼(30)간의 간격을 아예 없애면서 솔더볼(30)끼리 접촉되도록 함으로써, 솔더볼(30)간의 파인피치를 극대화시킬 수 있다.
이와 같이, 본 발명에 따르면 기판(12)의 저면에 형성된 볼랜드(14)와 마더보드(20)의 전도성패드(22)에 융착되는 솔더볼(30)을 절연물질(32)로 코팅된 솔더볼(30)로 채택하고, 볼랜드(14)와 전도성패드(22)에는 통전을 위하여 솔더볼(30)의 절연물질(32)을 국부적으로 제거할 수 있는 극성 용매 물질(36)을 도포함으로써, 솔더볼(30)들을 서로 접촉되는 상태로 조밀하게 배열하여 솔더볼(30)간의 파인 피치를 극대화시킬 수 있고, 또한 솔더볼(30)들의 접촉 배열시 그 측부들이 닿는 상태이지만 절연물질(32)에 의하여 솔더볼(30)간의 전기적 쇼트 현상이 용이하게 방지될 수 있으며, 또한 솔더볼(30)들의 간격을 파인피치로 배열함에 따라 좁혀지는 간격만큼 솔더볼(30)의 직경이 큰 것으로 채택할 수 있으므로, 솔더볼(30)과 볼랜드(14)간인 솔더접합부의 접합면적을 증가시키는 동시에 솔더 접합부의 접합강도를 증가시킬 수 있다.
10 : 반도체 패키지
12 : 기판
14 : 볼랜드
20 : 마더보드
22 : 전도성패드
30 : 솔더볼
32 : 절연물질
34 : 접착물질
36 : 극성 용매 물질

Claims (7)

  1. 반도체 패키지(10)의 기판(12)에 형성된 볼랜드(14)와 마더보드(20)의 전도성패드(22)간에 전기적 입출력수단인 솔더볼(30)을 융착시키되, 상기 솔더볼(30)의 표면에는 극성 용매 물질에 의하여 국부적 제거가 가능한 절연물질(32)이 코팅되고, 상기 기판(12)의 볼랜드(14)와 상기 반도체 패키지(10)가 실장되는 마더보드(20)의 전도성패드(22)에는 솔더볼(30)을 융착시키기 위한 접착물질(34)이 도포되는 동시에 솔더볼(30)에 코팅된 절연물질(32)을 국부적으로 제거하기 위한 극성 용매 물질(36)이 도포된 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 절연물질(32)은 디핑 공정 또는 스프레이 공정에 의하여 솔더볼(30)의 표면에 코팅되는 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 절연물질(32)은 에폭시수지, 페놀수지, 폴리이미드 수지중 선택된 어느 하나인 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 기판(12)의 볼랜드(14)와 상기 마더보드(20)의 전도성패드(22)에는 접착물질(34)인 솔더페이스트와 극성 용매 물질(36)이 서로 혼합되어 도포되는 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치.
  6. 청구항 1 또는 청구항 5에 있어서,
    상기 극성 용매 물질(36)은 절연물질(32)을 국부적으로 녹여서 제거할 수 있는 아세톤, 알코올, MEK(methylethyketone)중 선택된 어느 하나인 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치.
  7. 청구항 1에 있어서,
    상기 절연물질(32)로 코팅된 솔더볼(30)이 기판(12)의 볼랜드(14)와 마더보드(20)의 전도성패드(22)에 융착될 때, 그 측부끼리 접촉되는 배열을 이루도록 하여, 솔더볼(30)의 간격을 파인피치화시킬 수 있도록 한 것을 특징으로 하는 코팅된 솔더볼을 갖는 반도체 장치.
KR1020100010684A 2010-02-05 2010-02-05 코팅된 솔더볼을 갖는 반도체 장치 KR101111426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100010684A KR101111426B1 (ko) 2010-02-05 2010-02-05 코팅된 솔더볼을 갖는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010684A KR101111426B1 (ko) 2010-02-05 2010-02-05 코팅된 솔더볼을 갖는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20110091056A KR20110091056A (ko) 2011-08-11
KR101111426B1 true KR101111426B1 (ko) 2012-02-15

Family

ID=44928547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010684A KR101111426B1 (ko) 2010-02-05 2010-02-05 코팅된 솔더볼을 갖는 반도체 장치

Country Status (1)

Country Link
KR (1) KR101111426B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074091A (ko) * 1999-05-18 2000-12-05 윤종용 볼 그리드 어레이 패키지 및 그 제조 방법
JP2004006705A (ja) 2002-04-08 2004-01-08 Seiko Instruments Inc 半導体装置の実装構造および回路基板
KR20040022585A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
KR20040076165A (ko) * 2003-02-24 2004-08-31 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074091A (ko) * 1999-05-18 2000-12-05 윤종용 볼 그리드 어레이 패키지 및 그 제조 방법
JP2004006705A (ja) 2002-04-08 2004-01-08 Seiko Instruments Inc 半導体装置の実装構造および回路基板
KR20040022585A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
KR20040076165A (ko) * 2003-02-24 2004-08-31 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20110091056A (ko) 2011-08-11

Similar Documents

Publication Publication Date Title
US8120166B2 (en) Semiconductor package and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US20030006494A1 (en) Thin profile stackable semiconductor package and method for manufacturing
US7382057B2 (en) Surface structure of flip chip substrate
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
KR20070078711A (ko) 배선 기판 및 반도체 장치
JP5870303B2 (ja) 回路基板及びその製造方法
US9105616B2 (en) External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same
US7612435B2 (en) Method of packaging integrated circuits
KR20130063984A (ko) 배선기판 및 그 제조방법
WO1998048458A1 (en) Ball grid array package employing solid core solder balls
KR20150062126A (ko) 배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법
US20100327452A1 (en) Mounting structure and method of manufacturing the same
KR101111426B1 (ko) 코팅된 솔더볼을 갖는 반도체 장치
US20070138632A1 (en) Electronic carrier board and package structure thereof
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
KR100888036B1 (ko) 반도체 패키지의 볼 부착 방법
KR101607675B1 (ko) 패키지 결합 방법
JP5934057B2 (ja) プリント回路基板
KR101002041B1 (ko) 칩 적층형 패키지 및 그 제조방법
US20150262957A1 (en) Semiconductor package
JP2009135233A (ja) 半導体パッケージ及びその実装構造
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9