KR20150062126A - 배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법 - Google Patents

배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법 Download PDF

Info

Publication number
KR20150062126A
KR20150062126A KR1020140162448A KR20140162448A KR20150062126A KR 20150062126 A KR20150062126 A KR 20150062126A KR 1020140162448 A KR1020140162448 A KR 1020140162448A KR 20140162448 A KR20140162448 A KR 20140162448A KR 20150062126 A KR20150062126 A KR 20150062126A
Authority
KR
South Korea
Prior art keywords
semiconductor element
dummy
solder bumps
wiring board
solder
Prior art date
Application number
KR1020140162448A
Other languages
English (en)
Inventor
타카유키 네지메
Original Assignee
쿄세라 서킷 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 서킷 솔루션즈 가부시키가이샤 filed Critical 쿄세라 서킷 솔루션즈 가부시키가이샤
Publication of KR20150062126A publication Critical patent/KR20150062126A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 배선 기판은 상면에 반도체 소자(S)가 탑재되는 탑재부(1a)를 갖는 절연 기판(1)과, 탑재부(1a)에 형성된 반도체 소자 접속 패드(2a)를 구비하고, 상기 탑재부(1a)의 중심부에 적어도 3개의 제 1 더미 패드(2b), 및 상기 탑재부(1a)의 네 코너에 적어도 1개씩 배치된 제 2 더미 패드(2c)가 형성되어 있고, 상기 제 1 더미 패드(2b) 및 제 2 더미 패드(2c) 상에 더미 땜납 범프(H1)가 형성되어 있다.

Description

배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법{WIRING SUBSTRATE AND METHOD OF MOUNTING SEMICONDUCTOR DEVICE TO THEREOF}
본 발명은 고정밀도의 배선 기판 및 상기 배선 기판에 반도체 소자를 실장하는 방법에 관한 것이다.
종래, 반도체 집적 회로 소자 등의 반도체 소자를 배선 기판에 실장할 때에는 예를 들면 도 3A에 나타내는 바와 같이 반도체 소자(S')와 배선 기판(B)을 준비한다. 반도체 소자(S')는 예를 들면 주로 실리콘으로 이루어지고, 그 하면에는 배선 기판(B)과 접속하기 위한 복수의 전극 단자(T')가 배열 피치(P2')로 예를 들면 격자 형상으로 배열되어 있다. 전극 단자(T')에는 땜납 범프(H')가 피착되어 있다. 예를 들면, 일본 특허 공개 2009-188260 호 공보에는 반도체 칩과 실장 기판의 전극이 범프를 통해 접속된 반도체 장치가 기재되어 있다.
배선 기판(B)은 주로 에폭시 수지 등의 수지 재료로 이루어지고, 그 상면의 중앙부에 반도체 소자(S')를 탑재하기 위한 탑재부(11a)를 갖고 있다. 이 탑재부(11a)에는 반도체 소자(S')의 전극 단자(T')가 땜납 범프(H')를 통해 접속되는 복수의 반도체 소자 접속 패드(12)가 형성되고, 반도체 소자(S')의 전극 단자(T')의 배열 피치(P2')와 실질적으로 동일한 배열 피치(P1')로 배열되어 있다.
이어서, 도 3B에 나타내는 바와 같이 반도체 소자(S')의 전극 단자(T')를 각각이 대응하는 반도체 소자 접속 패드(12) 상에 적재한다. 이 적재는 상온에서 행한다. 반도체 소자(S')가 적재된 배선 기판(B)을 리플로노에 넣어 땜납 범프(H')가 용융되는 온도 이상으로 가열해서 땜납 범프(H')를 용융시킨 후 상온까지 냉각한다. 이러한 리플로 처리를 행함으로써 도 3C에 나타내는 바와 같이 반도체 소자(S')가 배선 기판(B)에 실장된다.
이때, 에폭시 수지 등의 수지 재료로 이루어지는 배선 기판(B)의 열팽창 계수가 실리콘으로 이루어지는 반도체 소자(S')의 열팽창 계수보다 크므로 땜납 범프(H')가 용융되는 온도에 있어서는 배선 기판(B)쪽이 반도체 소자(S')보다 크게 열팽창한다. 이 때문에, 리플로 처리 전의 상온시에 있어서 전극 단자(T')의 배열 피치(P2')와 반도체 소자 접속 패드(12)의 배열 피치(P1')가 실질적으로 동일해도, 리플로 처리시의 땜납 범프(H')가 용융되는 온도에 있어서는 전극 단자(T')의 배열 피치(P2')보다 반도체 소자 접속 패드(12)의 배열 피치(P1')가 커진다. 이 때문에, 일부의 반도체 소자 접속 패드(12) 바로 위에 전극 단자(T')가 배치되지 않아 전극 단자(T')와 반도체 소자 접속 패드(12)가 어긋나서 접합되는 경우가 있다. 그 결과, 양자간의 접속이 불충분해지거나 반도체 소자(S')가 경사진 상태로 접합되거나 해서 어긋남이 심할 때에는 접합할 수 없거나 하는 경우도 발생한다. 특히, 반도체 소자(S')의 고밀도화가 진행되어 배열 피치(P2')가 좁을 경우나 반도체 소자(S')의 사이즈가 클 경우 이러한 문제가 발생하기 쉬운 경향이 있다.
그래서, 이러한 상태를 회피하기 위해서 본 발명자는 도 4에 나타내는 바와 같이 리플로 처리 전의 상온시에 있어서 반도체 소자 접속 패드(22)의 배열 피치(P1')를 전극 단자(T')의 배열 피치(P2')보다 작게 하는 것을 고려했다. 즉, 리플로 처리시의 땜납 범프(H')의 용융 온도에 있어서 전극 단자(T')의 배열 피치(P2')와 반도체 소자 접속 패드(22)의 배열 피치(P1')가 실질적으로 일치하도록 해 두고, 이어서 이것을 리플로 처리 후에 상온까지 냉각함으로써 양쪽 배열 피치(P2')와 배열 피치(P1')가 실질적으로 일치한 상태에서 전극 단자(T')와 반도체 소자 접속 패드(22)를 땜납 범프(H')를 통해 접합한다.
그러나, 도 4에 나타내는 실장 방법에 의하면 상온에 있어서는 반도체 소자 접속 패드(22)의 배열 피치(P1')가 전극 단자(T')의 배열 피치(P2')보다 좁으므로, 반도체 소자(S')의 각 전극 단자(T')에 피착된 땜납 범프(H')를 각각 대응하는 반도체 소자 접속 패드(22) 상에 적재할 때, 특히 반도체 소자(S')의 외주부에 배치된 땜납 범프(H')의 일부가 대응하는 반도체 소자 접속 패드(22)로부터 밀려나와버리는 경우가 있다. 이 때문에, 일부의 땜납 범프(H')가 인접하는 반도체 소자 접속 패드(22)끼리의 사이에 어긋나서 적재된 상태에서 리플로 처리되는 경우가 있다. 따라서, 리플로 처리시에 배선 기판(C)이 열팽창할 때에 일부의 땜납 범프(H')가 반도체 소자 접속 패드(22)에 걸려서 어긋나버려 반도체 소자(S')를 배선 기판(C) 상에 고정밀도로 탑재하는 것이 곤란한 경우가 있다.
본 발명의 과제는 배선 기판의 열팽창 계수가 반도체 소자의 열팽창 계수보다 클 경우에도 반도체 소자를 배선 기판 상에 고정밀도로 탑재할 수 있어, 반도체 소자와의 접속 신뢰성이 높은 실장이 가능한 배선 기판 및 반도체 소자의 실장 방법을 제공하는 것이다.
본 발명의 배선 기판은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기판과, 탑재부에 형성되어 이루어지는 다수의 반도체 소자 접속 패드를 구비하고, 상기 탑재부의 중심부에 상기 중심부를 둘러싸도록 배치된 적어도 3개의 제 1 더미 패드, 및 상기 탑재부의 둘레 가장자리부에 상기 중심부를 둘러싸도록 배치된 적어도 3개의 제 2 더미 패드가 형성되고, 상기 제 1 및 제 2 더미 패드 상에 더미 땜납 범프가 형성되어 있고, 상기 더미 땜납 범프의 높이가 탑재되는 반도체 소자에 형성되어 있는 전극 단자의 높이와 상기 전극 단자에 형성되어 있는 땜납 범프의 높이의 합계보다 높다.
본 발명의 반도체 소자의 실장 방법은 하기 (1)~(4)의 공정을 포함한다.
(1) 상기 배선 기판을 준비하는 공정.
(2) 상기 배선 기판의 탑재부에 대응하는 크기의 반도체 기판의 하면에 상기 하면의 중심에 위치하는 제 1 전극 단자 및 상기 탑재부의 반도체 소자 접속 패드의 배열에 대응해서 제 2 전극 단자가 형성되고, 상기 제 1 및 제 2 전극 단자에 상기 전극 단자의 높이와 땜납 범프의 높이의 합계가 상기 탑재부의 제 1 더미 패드 상에 형성된 더미 땜납 범프의 높이보다 낮게 되도록 땜납 범프가 형성되어 있고, 상기 땜납 범프 및 상기 배선 기판의 더미 땜납 범프가 용융되는 온도에 있어서 상기 제 2 전극 단자의 피치가 상기 온도에 있어서의 상기 배선 기판의 반도체 소자 접속 패드의 피치와 실질적으로 일치하도록 설정된 반도체 소자를 준비하는 공정.
(3) 상기 제 1 전극 단자에 형성된 땜납 범프가 상기 배선 기판의 제 1 더미 패드에 형성된 더미 땜납 범프로 둘러싸여진 사이에 삽입됨과 아울러 상기 반도체 소자의 하면의 둘레 가장자리부가 상기 배선 기판의 제 2 더미 패드에 형성된 더미 땜납 범프에 접촉하도록 상기 반도체 소자를 상기 탑재부 상에 탑재하는 공정.
(4) 상기 배선 기판 및 반도체 소자를 상기 땜납 범프 및 상기 더미 땜납 범프가 용융되는 온도로 가열하여 상기 제 1 전극 단자와 상기 제 1 더미 패드를 상기 땜납 범프 및 상기 더미 땜납 범프의 땜납에 접속함과 아울러 상기 제 2 전극 단자와 상기 반도체 소자 접속 패드를 상기 땜납 범프의 땜납에 접속하는 공정.
본 발명의 배선 기판에는 탑재부의 중심부에 상기 중심부를 둘러싸도록 배치된 적어도 3개의 제 1 더미 패드, 및 탑재부의 둘레 가장자리부에 상기 중심부를 둘러싸도록 배치된 적어도 3개의 제 2 더미 패드가 형성되어 있음과 아울러 제 1 및 제 2 더미 패드 상에 특정한 높이를 갖는 더미 땜납 범프가 형성되어 있다. 이 배선 기판에 실장되는 반도체 소자에는 그 하면의 중심에 제 1 전극 단자 및 반도체 소자 접속 패드의 배열에 대응해서 배치된 제 2 전극 단자를 설치해 둠과 아울러 이들 전극 단자에 전극 단자의 높이와 땜납 범프의 높이의 합계가 더미 땜납 범프의 높이보다 낮게 되도록 땜납 범프를 설치해 둔다.
그리고, 반도체 소자를 실장할 때에는 제 1 전극 단자에 형성된 땜납 범프가 제 1 더미 패드에 형성된 더미 땜납 범프로 둘러싸여진 사이에 삽입되도록 해서 반도체 소자가 탑재부 상에 적재된다. 이때, 반도체 소자의 제 2 전극 단자에 형성된 땜납 범프는 제 2 전극 단자의 높이와 땜납 범프의 높이의 합계가 더미 땜납 범프의 높이보다 낮게 되도록 형성되어 있기 때문에 배선 기판으로부터 뜬 상태로 되어 반도체 소자 접속 패드 사이에 적재되지 않는다.
또한, 반도체 소자 하면의 중심에 위치하는 제 1 전극 단자에 형성된 땜납 범프가 제 1 더미 패드에 형성된 더미 땜납 범프로 둘러싸여진 사이에 삽입되어 록킹되어 있다. 따라서, 리플로 처리에 의한 승온시에 배선 기판이 열팽창하더라도 배선 기판에 적재되어 있는 반도체 소자의 위치가 어긋나버리는 것을 억제할 수 있다. 또한, 땜납이 용융되는 온도에 있어서는 제 2 전극 단자와 반도체 소자 접속 패드의 위치가 실질적으로 일치한 상태에서 제 1 전극 단자에 형성된 땜납 범프와 제 1 더미 패드에 형성된 더미 땜납 범프가 용융해서 접합된다. 이렇게, 반도체 소자를 고정밀도로 탑재할 수 있어 높은 접속 신뢰성으로 실장이 가능한 배선 기판을 제공할 수 있다.
본 발명의 실장 방법에 의하면, 반도체 소자를 탑재부에 적재할 때에 제 2 전극 단자에 형성된 땜납 범프는 제 2 전극 단자의 높이와 땜납 범프의 높이의 합계가 더미 땜납 범프의 높이보다 낮게 되도록 형성되어 있기 때문에 배선 기판으로부터 뜬 상태로 된다. 이 때문에, 리플로 처리 전의 상온에 있어서의 반도체 소자 접속 패드의 배열 피치쪽이 제 2 전극 단자의 배열 피치보다 작게 되도록 설정되어 있는, 즉 반도체 소자 접속 패드와 제 2 전극 단자가 어긋나 있음에도 불구하고 반도체 소자 접속 패드 사이에 적재되지 않는다. 따라서, 본 발명의 실장 방법에 의하면 리플로 처리에 의해 배선 기판이 열팽창할 때에 일부의 땜납 범프가 반도체 소자 접속 패드에 걸려서 반도체 소자가 어긋나지 않아 반도체 소자를 배선 기판 상에 고정밀도로 탑재할 수 있어 접속 신뢰성이 높은 실장이 가능해진다.
도 1A 및 도 1B는 본 발명에 따른 배선 기판의 제 1 실시형태를 나타내는 개략 단면도 및 상면도이다.
도 2A~도 2C는 본 발명에 따른 반도체 소자의 실장 방법의 제 1 실시형태를 나타내는 개략 단면도이다.
도 3A~도 3C는 종래의 반도체 소자의 실장 방법을 나타내는 개략 단면도이다.
도 4는 종래의 배선 기판을 나타내는 개략 단면도이다.
이어서, 본 발명의 배선 기판의 제 1 실시형태를 도 1A 및 도 1B에 의거해서 설명한다. 또한, 도 1A는 도 1B에 나타내는 X-X선 단면도이다. 도 1A에 나타내는 바와 같이 본 발명의 배선 기판(A)은 주로 절연 기판(1)과 패드(2)를 구비하고 있다.
절연 기판(1)은 예를 들면 유리 클로스에 에폭시 수지나 비스말레이미드트리아진 수지 등의 열경화성 수지를 함침시킨 전기 절연 재료로 이루어진다. 절연 기판(1)은 그 상면에 반도체 소자(S)가 탑재되는 탑재부(1a)를 갖고 있다. 도 1A에 나타내어지는 절연 기판(1)은 단층 구조이지만, 동일하거나 또는 다른 전기 절연 재료로 이루어지는 복수의 절연층을 다층으로 적층한 다층 구조이어도 좋다. 반도체 소자(S)는 실리콘으로 이루어지는 반도체 기판의 하면의 중심에 제 1 전극 단자(T1)를 갖고, 중심 이외에 격자 형상으로 배열된 복수의 제 2 전극 단자(T2)를 갖고 있다. 사각 형상을 갖는 반도체 기판의 하면의 중심은 2개의 대각선의 교점이다.
패드(2)는 구리박이나 구리 도금 등의 양호한 도전성 금속에 의해 형성되어 있다. 패드(2)에는 반도체 소자 접속 패드(2a)와, 제 1 더미 패드(2b)와, 제 2 더미 패드(2c)의 3종류가 있다. 반도체 소자 접속 패드(2a)는 반도체 소자(S)에 형성된 제 2 전극 단자(T2)에 대응하도록 탑재부(1a)에 복수 배치되어 있다. 반도체 소자 접속 패드(2a)는 반도체 소자(S)의 제 2 전극 단자(T2)에 형성된 땜납 범프(H)를 통해 제 2 전극 단자(T2)에 접속된다. 도 1A에 나타내어지는 배선 기판(A)에서는 에폭시 수지 등의 수지 재료로 이루어지는 절연 기판(1)의 열팽창 계수가 실리콘 등으로 이루어지는 반도체 소자(S)의 열팽창 계수보다 큰 것을 고려해서 상온에 있어서의 반도체 소자 접속 패드(2a)의 배열 피치(P1)는 제 2 전극 단자(T2)의 배열 피치(P2)보다 작게 설정되어 있어, 리플로 처리시의 땜납의 용융 온도에 있어서의 반도체 소자 접속 패드(2a)의 배열 피치(P1)와 제 2 전극 단자(T2)의 배열 피치(P2)가 실질적으로 일치하도록 배치되어 있다.
제 1 더미 패드(2b)는 탑재부(1a)의 중심부에 탑재부(1a)의 중심을 둘러싸도록 3개 배치되어 있고, 제 1 더미 패드(2b) 상에는 더미 땜납 범프(H1)가 형성되어 있다. 제 2 더미 패드(2c)는 탑재부(1a)의 네 코너 각각에 1개 배치되어 있고, 제 2 더미 패드(2c) 상에도 더미 땜납 범프(H1)가 형성되어 있다. 더미 땜납 범프(H1)는 제 1 또는 제 2 전극 단자(T1, T2)의 높이(두께)와 땜납 범프(H)의 높이의 합계보다 높게 형성되어 있다.
반도체 소자(S)를 실장할 경우는 반도체 소자(S) 하면의 중심에 위치하는 제 1 전극 단자(T1)에 형성된 땜납 범프(H)가 제 1 더미 패드(2b) 상에 형성된 더미 땜납 범프(H1)로 둘러싸여진 사이에 삽입됨과 아울러 반도체 소자(S)의 하면의 네 코너가 제 2 더미 패드(2c)에 형성된 더미 땜납 범프(H1)에 접촉하도록 해서 반도체 소자(S)를 탑재부(1a) 상에 적재한다.
이렇게, 본 발명의 배선 기판(A)에 의하면 반도체 소자(S)를 실장할 때에는 반도체 소자(S) 하면의 네 코너가 더미 땜납 범프(H1)에 접촉하도록 해서 반도체 소자(S)가 탑재부(1a) 상에 적재된다. 따라서, 반도체 소자(S)의 제 2 전극 단자(T2)에 형성된 땜납 범프(H)는 제 2 전극 단자(T2)의 높이와 땜납 범프(H)의 높이의 합계가 더미 땜납 범프(H1)의 높이보다 낮게 되도록 형성되어 있으므로 배선 기판(A)으로부터 뜬 상태로 되어 반도체 소자 접속 패드(2a) 사이에 적재되지 않는다.
또한, 반도체 소자(S) 하면의 중심에 위치하는 제 1 전극 단자(T1)에 형성된 땜납 범프(H)가 제 1 더미 패드(2b)에 형성된 더미 땜납 범프(H1)로 둘러싸여진 사이에 삽입되어 록킹되어 있다. 따라서, 리플로 처리에 의한 승온시에 배선 기판(A)이 열팽창에 의해 변위되더라도 배선 기판(A)에 적재되어 있는 반도체 소자(S)의 위치가 어긋나버리는 것을 억제할 수 있다. 또한, 땜납이 용융되는 온도에 있어서는 제 2 전극 단자(T2)와 반도체 소자 접속 패드(2a)의 위치가 실질적으로 일치한 상태에서 제 1 전극 단자(T1)에 형성된 땜납 범프(H)와 제 1 더미 패드(2b)에 형성된 더미 땜납 범프(H1)가 용융해서 접합된다. 이것에 의해, 반도체 소자(S)를 고정밀도로 탑재할 수 있어 높은 접속 신뢰성으로 실장이 가능한 배선 기판(A)을 제공할 수 있다.
이어서, 본 발명의 실장 방법의 제 1 실시형태를 도 2A~도 2C에 의거해서 설명한다. 또한, 도 1A 및 도 1B에서 설명한 부재에는 동일한 부호를 붙이고 상세한 설명은 생략한다.
우선, 도 2A에 나타내는 바와 같이 반도체 소자(S)와 배선 기판(A)을 준비한다. 반도체 소자(S)는 예를 들면 주로 실리콘으로 이루어지는 반도체 기판의 하면에 전극 단자(T)가 복수 설치된 접속면을 갖고 있다. 전극 단자(T)에는 반도체 소자(S)의 하면 중심에 배치된 제 1 전극 단자(T1) 및 중심 이외에 격자 형상의 배열로 배치된 제 2 전극 단자(T2)가 있다. 제 2 전극 단자(T2)는 상온에 있어서 50~200㎛ 정도의 배열 피치(P2)로 배열되어 있다. 제 1 및 제 2 전극 단자(T1, T2)에는 땜납 범프(H)가 피착되어 있다. 반도체 소자(S)는 배선 기판(A)과의 접속면을 따른 방향에 대해서 3~4ppm/℃ 정도의 열팽창 계수를 갖고 있다.
배선 기판(A)은 상술한 바와 같이 절연 기판(1)과 패드(2)를 구비하고 있다. 절연 기판(1)의 탑재부(1a)에는 제 2 전극 단자(T2)에 접속되는 복수의 반도체 소자 접속 패드(2a)가 제 2 전극 단자(T2)에 대응한 배열로 배열 피치(P1)로 배열되어 있다. 배열 피치(P1)는 상온, 즉 땜납이 용융되는 온도로 가열하기 전에 있어서 배열 피치(P2)보다 0.1~1㎛ 정도 작게 해서 땜납이 용융되는 온도에 있어서 제 2 전극 단자(T2)의 배열 피치(P2)와 실질적으로 일치하도록 설정해둔다.
탑재부(1a)의 중심부에는 탑재부(1a)의 중심을 둘러싸도록 제 1 더미 패드(2b)가 3개 배치되고 있고, 제 1 더미 패드(2b) 상에는 더미 땜납 범프(H1)가 형성되어 있다. 또한, 탑재부(1a)의 네 코너 각각에는 제 2 더미 패드(2c)가 1개 배치되어 있고, 제 2 더미 패드(2c) 상에도 더미 땜납 범프(H1)가 형성되어 있다. 더미 땜납 범프(H1)는 제 1 또는 제 2 전극 단자(T1, T2)의 높이와 땜납 범프(H)의 높이의 합계보다 높게 형성되어 있다. 바람직하게는 3~30㎛ 정도 높게 형성되어 있다. 배선 기판(A)을 형성하고 있는 절연 기판(1)은 반도체 소자(S)와의 접속면을 따른 방향에 대해서 10~20ppm/℃ 정도의 열팽창 계수를 갖고 있다.
이어서, 도 2B에 나타내는 바와 같이 제 1 전극 단자(T1)의 땜납 범프(H)가 제 1 더미 패드(2b) 상의 더미 땜납 범프(H1)로 둘러싸여진 사이에 삽입됨과 아울러 반도체 소자(S)의 네 코너가 제 2 더미 패드(2c) 상에 형성된 더미 땜납 범프(H1)에 접촉하는 상태에서 반도체 소자(S)를 배선 기판(A) 상에 적재한다. 이때, 반도체 소자(S)의 네 코너가 제 2 전극 단자(T2)의 높이와 땜납 범프(H)의 높이의 합계보다 높은 더미 땜납 범프(H1)에 접촉하도록 해서 탑재부(1a) 상에 적재되므로 땜납 범프(H)는 배선 기판(A)으로부터 뜬 상태로 되어 반도체 소자 접속 패드(2a) 사이에 적재되지 않는다.
이어서, 도 2C에 나타내는 바와 같이 반도체 소자(S)가 적재된 배선 기판(A)을 땜납이 용융되는 온도 이상으로 리플로 처리한다. 이 리플로 처리에 있어서의 승온시에 배선 기판(A)이 열팽창했더라도 땜납 범프(H)가 반도체 소자 접속 패드(2a)끼리의 사이에 적재되어 있지 않으므로 땜납 범프(H)가 반도체 소자 접속 패드(2a)에 걸려서 반도체 소자(S)가 어긋나버리지 않는다.
반도체 소자(S) 하면의 중심에 위치하는 제 1 전극 단자(T1)에 형성된 땜납 범프(H)는 제 1 더미 패드(2b)의 더미 땜납 범프(H1)로 둘러싸여진 사이에 삽입되어 록킹되어 있다. 이 때문에, 리플로 처리에 의한 승온시에 배선 기판(A)이 열팽창했더라도 배선 기판(A)에 적재되어 있는 반도체 소자(S)의 위치가 어긋나버리는 것을 억제할 수 있다. 또한, 땜납이 용융되는 온도에 있어서는 제 2 전극 단자(T2)와 반도체 소자 접속 패드(2a)의 위치가 실질적으로 일치한 상태에서 제 1 전극 단자(T1)에 형성된 땜납 범프(H)와 제 1 더미 패드(2b)에 형성된 더미 땜납 범프(H1)가 용융해서 접합된다. 이것에 의해, 반도체 소자(S)를 배선 기판(A) 상에 고정밀도로 탑재할 수 있어 접속 신뢰성이 높은 실장이 가능해진다.
또한, 본 발명은 상술한 실시형태에 한정되는 것은 아니고 특허청구범위에 기재된 범위 내에 있어서 다양한 변경이 가능하다. 예를 들면, 도 1A 및 도 1B에 나타내는 배선 기판(A)은 단층 구조를 갖는 절연 기판(1)을 사용하고 있지만, 동일하거나 또는 다른 전기 절연 재료로 이루어지는 복수의 층으로 형성된 절연 기판을 이용해도 좋다.
도 1A 및 도 1B에 나타내는 배선 기판(A)은 탑재부(1a)의 네 코너 각각에 제 2 더미 패드(2c)가 1개 형성되어 있지만, 2개 이상 형성되어 있어도 좋다.
또한, 도 1A 및 도 1B에 나타내는 배선 기판(A)은 탑재부(1a)의 중심을 3개의 제 1 더미 패드(2b)로 둘러싸고 있지만, 4개 이상의 제 1 더미 패드(2b)로 둘러싸도 좋다.
또한, 도 1A 및 도 1B에 나타내는 배선 기판(A)은 사각 형상의 탑재부(1a)를 갖고 있지만, 탑재부의 형상은 특별히 한정되지 않고 예를 들면 사각형 이외의 다각형이나 원형이어도 좋다. 도 1A 및 도 1B에 나타내는 배선 기판(A)에서는 반도체 소자(S)를 보다 안정적으로 고정하기 위해 제 2 더미 패드(2c)가 네 코너에 1개씩 형성되어 있지만, 제 2 더미 패드는 탑재부의 둘레 가장자리부에 탑재부의 중심부를 둘러싸도록 적어도 3개 형성되어 있으면 좋다. 반도체 소자의 제 1 전극 단자(T1)에 형성된 땜납 범프가 제 1 더미 패드에 형성된 더미 땜납 범프로 둘러싸여진 사이에 삽입되어 록킹되기 때문에 탑재부의 둘레 가장자리부에 탑재부의 중심부를 둘러싸도록 적어도 3개의 제 2 더미 패드가 형성되어 있으면 반도체 소자를 고정할 수 있다. 또한, 반도체 소자를 보다 안정적으로 고정하기 위해서는 예를 들면 탑재부가 원형일 경우 120도 간격으로 3개 또는 90도 간격으로 4개의 제 2 더미 패드가 형성되어 있으면 좋다.

Claims (8)

  1. 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기판과,
    탑재부에 형성되어 이루어지는 다수의 반도체 소자 접속 패드를 구비하는 배선 기판으로서,
    상기 탑재부의 중심부에 상기 중심부를 둘러싸도록 배치된 적어도 3개의 제 1 더미 패드, 및 상기 탑재부의 둘레 가장자리부에 상기 중심부를 둘러싸도록 적어도 3개 배치된 제 2 더미 패드가 형성되고,
    상기 제 1 및 제 2 더미 패드 상에 더미 땜납 범프가 형성되어 있고,
    상기 더미 땜납 범프의 높이가 탑재되는 반도체 소자에 형성되어 있는 전극 단자의 높이와 상기 전극 단자에 형성되어 있는 땜납 범프의 높이의 합계보다 높은 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 절연 기판은 상기 반도체 소자와의 접속면을 따른 방향에 대해서 10~20ppm/℃의 열팽창 계수를 갖는 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 탑재되는 반도체 소자는 배선 기판과의 접속면을 따른 방향에 대해서 3~4ppm/℃의 열팽창 계수를 갖는 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 반도체 소자 접속 패드는 땜납이 용융되는 온도로 가열하기 전에 있어서 상기 반도체 소자 접속 패드에 대응하는 상기 반도체 소자의 전극 단자의 배열 피치보다 0.1~1㎛ 작은 배열 피치로 형성되어 있는 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 기재된 배선 기판을 준비하는 공정과,
    상기 배선 기판의 탑재부에 대응하는 크기의 반도체 기판의 하면에 상기 하면의 중심에 위치하는 제 1 전극 단자 및 상기 탑재부의 반도체 소자 접속 패드의 배열에 대응해서 제 2 전극 단자가 형성되고, 상기 제 1 및 제 2 전극 단자에 상기 전극 단자의 높이와 땜납 범프의 높이의 합계가 상기 탑재부의 제 1 더미 패드 상에 형성된 더미 땜납 범프의 높이보다 낮게 되도록 땜납 범프가 형성되어 있고, 상기 땜납 범프 및 상기 배선 기판의 더미 땜납 범프가 용융되는 온도에 있어서 상기 제 2 전극 단자의 피치가 상기 온도에 있어서의 상기 배선 기판의 반도체 소자 접속 패드의 피치와 실질적으로 일치하도록 설정된 반도체 소자를 준비하는 공정과,
    상기 제 1 전극 단자에 형성된 땜납 범프가 상기 배선 기판의 제 1 더미 패드에 형성된 더미 땜납 범프로 둘러싸여진 사이에 삽입됨과 아울러 상기 반도체 소자의 하면의 둘레 가장자리부가 상기 배선 기판의 제 2 더미 패드에 형성된 더미 땜납 범프에 접촉하도록 상기 반도체 소자를 상기 탑재부 상에 탑재하는 공정과,
    상기 배선 기판 및 반도체 소자를 상기 땜납 범프 및 상기 더미 땜납 범프가 용융되는 온도로 가열하여 상기 제 1 전극 단자와 상기 제 1 더미 패드를 상기 땜납 범프 및 상기 더미 땜납 범프의 땜납으로 접속함과 아울러 상기 제 2 전극 단자와 상기 반도체 소자 접속 패드를 상기 땜납 범프의 땜납으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 실장 방법.
  6. 제 5 항에 있어서,
    상기 배선 기판을 형성하는 절연 기판은 상기 반도체 소자와의 접속면을 따른 방향에 대해서 10~20ppm/℃의 열팽창 계수를 갖는 것을 특징으로 하는 반도체 소자의 실장 방법.
  7. 제 5 항에 있어서,
    상기 탑재되는 반도체 소자는 배선 기판과의 접속면을 따른 방향에 대해서 3~4ppm/℃의 열팽창 계수를 갖는 것을 특징으로 하는 반도체 소자의 실장 방법.
  8. 제 5 항에 있어서,
    상기 반도체 소자 접속 패드는 땜납이 용융되는 온도로 가열하기 전에 있어서 상기 제 2 전극 단자의 배열 피치보다 0.1~1㎛ 작은 배열 피치로 형성되어 있는 것을 특징으로 하는 반도체 소자의 실장 방법.
KR1020140162448A 2013-11-28 2014-11-20 배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법 KR20150062126A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013245834A JP6077436B2 (ja) 2013-11-28 2013-11-28 配線基板および配線基板への半導体素子の実装方法
JPJP-P-2013-245834 2013-11-28

Publications (1)

Publication Number Publication Date
KR20150062126A true KR20150062126A (ko) 2015-06-05

Family

ID=53181676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140162448A KR20150062126A (ko) 2013-11-28 2014-11-20 배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법

Country Status (5)

Country Link
US (1) US20150144390A1 (ko)
JP (1) JP6077436B2 (ko)
KR (1) KR20150062126A (ko)
CN (1) CN104684253A (ko)
TW (1) TW201528448A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211176B2 (en) 2015-12-21 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105636343B (zh) * 2016-01-15 2018-09-11 广东欧珀移动通信有限公司 硬板及具有其的移动终端
JP6565895B2 (ja) * 2016-12-26 2019-08-28 日亜化学工業株式会社 半導体装置用パッケージ及び半導体装置
KR20210051535A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN114531791B (zh) * 2022-03-04 2023-04-14 深圳市晶世界透明显示技术股份有限公司 Led固晶透明显示屏的制作方法、存储介质以及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JPH10154726A (ja) * 1996-11-25 1998-06-09 Toshiba Corp 半導体装置及びその製造方法
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
JP2004031693A (ja) * 2002-06-26 2004-01-29 Matsushita Electric Works Ltd 半導体装置
TW582077B (en) * 2002-12-18 2004-04-01 Advanced Semiconductor Eng Flip-chip substrate and the flip-chip bonding process thereof
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module
EP1880422B1 (en) * 2005-05-04 2011-08-03 Nxp B.V. A device comprising a sensor module
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20110169157A1 (en) * 2010-01-13 2011-07-14 Wen-Jeng Fan Substrate and flip chip package with gradational pad pitches
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
US10234513B2 (en) * 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
JP2013225611A (ja) * 2012-04-23 2013-10-31 Kyocer Slc Technologies Corp 半導体素子等の実装方法
US9082674B2 (en) * 2013-10-14 2015-07-14 Nvidia Corporation Microelectronic package with stress-tolerant solder bump pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211176B2 (en) 2015-12-21 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor package
US10943881B2 (en) 2015-12-21 2021-03-09 Samsung Electronics Co., Ltd. Semiconductor package
US11769746B2 (en) 2015-12-21 2023-09-26 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
CN104684253A (zh) 2015-06-03
JP2015103778A (ja) 2015-06-04
TW201528448A (zh) 2015-07-16
US20150144390A1 (en) 2015-05-28
JP6077436B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
US8536462B1 (en) Flex circuit package and method
US6972479B2 (en) Package with stacked substrates
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US20070170582A1 (en) Component-containing module and method for producing the same
KR20150062126A (ko) 배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
US9585260B2 (en) Electronic component module and manufacturing method thereof
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
JP2009278064A (ja) 半導体装置とその製造方法
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US8736044B2 (en) Lid for an electrical hardware component
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US7994428B2 (en) Electronic carrier board
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
US20100283145A1 (en) Stack structure with copper bumps
US20070138632A1 (en) Electronic carrier board and package structure thereof
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2007134618A (ja) シート状電子回路モジュールおよびその製造方法
WO2017203859A1 (ja) 電子回路装置及び方法
KR101538542B1 (ko) 반도체 디바이스 및 그 제조방법
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
JP2001223325A (ja) 半導体装置
JP2005268299A (ja) 半導体パッケージ及びその製造方法
JP2024080331A (ja) 電子装置、および電子装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid