JP2013225611A - 半導体素子等の実装方法 - Google Patents

Abstract

【課題】
隣接する接続パッド同士の短絡を防止して配線基板と半導体素子との電気的な接続が良好な半導体素子の実装方法を提供すること。
【解決手段】
複数の電極端子Ｔが配設された接続面Ｃに沿った方向に第１の熱膨張係数をもつ半導体素子Ｓを、電極端子Ｔに接続される複数の接続パッド２が配設された搭載面１ａに沿った方向に第１の熱膨張係数より大きな第２の熱膨張係数をもつ配線基板１０上に、電極端子Ｔが接続パッド２に半田バンプ４を介して接合されるようにリフロー処理して搭載する半導体素子Ｓの実装方法であって、リフロー処理前の常温時の電極端子Ｔの配列ピッチＰ１と接続パッド２の配列ピッチＰ２と半田バンプ４の配列ピッチＰ３とを、接続パッド２の配列ピッチＰ２の方が電極端子Ｔの配列ピッチＰ１より小さくなるように設定するとともに、電極端子Ｔの配列ピッチＰ１と半田バンプ４の配列ピッチＰ３とが一致するように設定する。
【選択図】図１

Description

本発明は、配線基板に半導体素子等を実装する方法に関するものである。

従来、半導体集積回路素子等の半導体素子を配線基板に実装するときには、例えば図２（ａ）に示すように、まず、半導体素子Ｓと配線基板２０とを準備する。半導体素子Ｓは、例えば主としてシリコンから成り、その下面に配線基板２０と接続するための接続面Ｃを有している。この接続面Ｃには、複数の電極端子Ｔが配列ピッチＰ１で例えば格子状の並びに配列形成されている。また、配線基板２０は、主としてエポキシ樹脂等の樹脂材料から成り、その上面の中央部に半導体素子Ｓを搭載するための搭載部１１ａを有している。この搭載部１１ａには、半導体素子Ｓの電極端子Ｔが半田バンプ１４を介して接続される複数の接続パッド１２が半導体素子Ｓの電極端子Ｔの配列ピッチＰ１と実質的に同じ配列ピッチＰ２で電極端子Ｔの並びに対応した格子状の並びで配列形成されている。なお、半田バンプ１４は、接続パッド１２上に予め形成しておく。

次に、図２（ｂ）に示すように、半導体素子Ｓの電極端子Ｔを、それぞれが対応する接続パッド１２上の半田バンプ１４に載置する。この載置は常温において行なう。

次に、半導体素子Ｓが載置された配線基板２０を、リフロー炉に入れて半田バンプ１４が溶融する温度以上の温度に加熱して半田バンプ１４を溶融させた後、常温まで冷却するリフロー処理を行なうことで図２（ｃ）に示すように、半導体素子Ｓを配線基板２０に実装する方法がとられる。

このとき、エポキシ樹脂等の樹脂材料から成る配線基板２０の熱膨張係数がシリコンから成る半導体素子Ｓの熱膨張係数よりも大きいことから、半田バンプ１４が溶融する温度においては、配線基板２０の方が半導体素子Ｓよりも大きく熱膨張する。このため、リフロー処理前の常温時において電極端子Ｔの配列ピッチＰ１と接続パッド１２の配列ピッチＰ２とが実質的に同じであっても、リフロー処理時の半田バンプ１４が溶融する温度においては、電極端子Ｔの配列ピッチＰ１よりも接続パッド１２の配列ピッチＰ２が大きくなる。そのため、一部の接続パッド１２の直上に電極端子Ｔが配置されずに電極端子Ｔと接続パッド１２とがずれて接合されてしまい、その結果、両者間の接続が不十分となったり、半導体素子Ｓが傾斜した状態で接合されたりし、ずれがひどいときには接合できなかったりする場合も発生する。特に、半導体素子Ｓの高密度化が進み、配列ピッチＰ１が狭い場合や半導体素子Ｓのサイズが大きい場合、このような不具合が発生しやすい傾向にある。

そこで、このような状態を回避するため、図３に示すように、リフロー処理前の常温時において、接続パッド１２の配列ピッチＰ２を電極端子Ｔの配列ピッチＰ１よりも狭いものとなるように設定しておくことで、リフロー処理時の半田バンプ１４の溶融温度における電極端子Ｔの配列ピッチＰ１と接続パッド１２の配列ピッチＰ２とが実質的に一致するようにしておき、次にこれをリフロー処理後に常温まで冷却することで、電極端子Ｔの配列ピッチＰ１と接続パッド１２の配列ピッチＰ２とが実質的に一致した状態で電極端子Ｔと接続パッド１２とを半田バンプ１４を介して精度よく接合する方法がとられることがある。

しかしながら、上述した実装方法によると、接続パッド１２上に形成された半田バンプ１４は、その配列ピッチが接続パッド１２の配列ピッチＰ２と同じであり、常温においては、電極端子Ｔの配列ピッチＰ１よりも狭いことから、半導体素子Ｓの各電極端子Ｔをそれぞれ対応する半田バンプ１４の上に載置する際、特に半導体素子Ｓの外周部に配置された電極端子Ｔの一部が対応する半田バンプ１４からはみ出してしまうことがある。そのため、一部の電極端子Ｔが隣接する半田バンプ１４同士の間にずれて載置された状態でリフロー処理される場合があり、溶融した半田バンプ１４が隣接する接続パッド１２に接触して短絡不良が生じる恐れがあった。

特許第３６５６５４３号

本発明は、配線基板の搭載面の接続パッドに半導体素子の接続面の電極端子を半田バンプを介して実装する方法において、配線基板の熱膨張係数が半導体素子の熱膨張係数よりも大きい場合でも、隣接する接続パッド同士の短絡を防止して配線基板と半導体素子との信頼性の高い電気的に良好な実装方法を提供することを課題とする。

本発明の半導体素子の実装方法は、複数の電極端子が配設された接続面を有し、接続面に沿った方向に対して第１の熱膨張係数を有する半導体素子を、電極端子に接続される複数の接続パッドが配設された搭載面を有し、搭載面に沿った方向に対して第１の熱膨張係数よりも大きな第２の熱膨張係数を有するとともに接続パッド上に半田バンプが形成された配線基板上に、電極端子が接続パッドに半田バンプを介して接合されるようにリフロー処理して搭載する半導体素子の実装方法であって、リフロー処理前の常温における電極端子の配列ピッチと接続パッドの配列ピッチと半田バンプの配列ピッチとを、接続パッドの配列ピッチの方が電極端子の配列ピッチよりも小さくなるように設定するとともに、電極端子の配列ピッチと半田バンプの配列ピッチとが一致するように設定することを特徴とするものである。

本発明の半導体素子の実装方法によれば、リフロー処理前の常温における接続パッドの配列ピッチの方が電極端子の配列ピッチよりも小さくなるように設定されているものの、接続パッド上に形成された半田バンプの配列ピッチは電極端子の配列ピッチと一致することから、リフロー処理前に半導体素子の電極端子を接続パッド上の半田バンプに載置する際、電極端子を半田バンプからはみ出すことなく載置することができる。したがって、一部の電極端子が隣接する半田バンプ同士の間にずれて載置された状態でリフロー処理されることはなく、溶融した半田バンプが隣接する接続パッドに接触して短絡不良が生じることを防止することができる。さらに、半田バンプが溶融する温度においては、電極端子の配列ピッチと接続パッドの配列ピッチとが実質的に一致するとともに、溶融した半田バンプが接続パッドの直上に集まり、電極端子と接続パッドとが精度よく接合される。これにより、配線基板と半導体素子との信頼性の高い電気的に良好な実装方法を提供することができる。

図１（ａ）〜（ｃ）は、本発明の半導体素子の実装方法の実施形態の一例を示す概略断面図である。 図２（ａ）〜（ｃ）は、従来の半導体素子の実装方法の実施形態の一例を示す概略断面図である。 図３は、従来の半導体素子の実装方法の実施形態の別の一例を示す概略断面図である。

次に、本発明の半導体素子等の実装方法の実施形態の一例を図１（ａ）〜（ｃ）を基にして詳細に説明する。

まず、図１（ａ）に示すように、本発明の半導体素子等の実装方法により実装される半導体素子Ｓと配線基板１０とを準備する。

半導体素子Ｓは、例えば主としてシリコンから成り、その下面に電極端子Ｔが複数配設された接続面Ｃを有している。電極端子Ｔは、接続面Ｃに例えば格子状の並びに配列ピッチＰ１で配列されている。配列ピッチＰ１は、常温において５０〜３００μｍ程度である。そして、半導体素子Ｓは、接続面Ｃに沿った方向に対して３〜４ｐｐｍ／℃程度の熱膨張係数を有している。

配線基板１０は、主として例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、その上面中央部に搭載部１ａを有している。配線基板１０の搭載面１ａに沿った方向に対する熱膨張係数は、１０〜２０ｐｐｍ／℃程度である。搭載部１ａには、半導体素子Ｓの電極端子Ｔに接続される複数の接続パッド２が、電極端子Ｔに対応した並びに配列ピッチＰ２で配列されている。配列ピッチＰ２は、常温において配列ピッチＰ１よりも０．２〜１μｍ程度小さいものとし、後述する半田バンプ４が溶融する温度において、電極端子Ｔの配列パッチＰ１と実質的に一致するように設定しておく。なお、接続パッド２は、その上面中央部がソルダーレジスト層３に形成された開口部３ａから露出している。

開口部３ａから露出した接続パッド２およびその周辺のソルダーレジスト層３上には、半導体素子Ｓの電極端子Ｔと接続パッド２とを接続するための半田バンプ４が形成されている。半田バンプ４の配列ピッチＰ３は、常温において、電極端子Ｔの配列ピッチＰ１と同一となるようにしておく。なお、このような半田バンプ４を形成するには、ソルダーレジスト層３の上面に、開口部３ａ内の接続パッド２およびその周辺のソルダーレジスト層３を露出させる開口部を電極端子Ｔの配列ピッチＰ１と同じ配列ピッチで有するめっきレジストを被着させた後、めっきレジストの開口部から露出する接続パッド２およびソルダーレジスト層３上に半田めっきを選択的に被着させて、最後に、めっきレジストを剥離除去すればよい。

次に、図１（ｂ）に示すように、接続パッド２上に形成された半田バンプ４の上に、それぞれが対応する電極端子Ｔを重ね合わせた状態で半導体素子Ｓを配線基板１０に載置する。このとき、電極端子Ｔの配列ピッチＰ１と半田バンプ４の配列ピッチＰ３とは、互いに一致することから、電極端子Ｔを半田バンプ４からはみ出すことなく載置することができる。

次に、図１（ｃ）に示すように、半導体素子Ｓが載置された配線基板１０を半田バンプ４が溶融する温度以上の温度でリフロー処理する。このとき、電極端子Ｔは、半田バンプ４からはみ出すことなく載置されており、一部の電極端子Ｔが隣接する半田バンプ４同士の間にずれて載置された状態でリフロー処理されることはない。したがって、溶融した半田バンプ４が隣接する接続パッド２に接触して短絡不良が生じることを防ぐことができる。さらに、半田バンプ４が溶融する温度においては、配線基板１０の方が半導体素子Ｓよりも大きく熱膨張して電極端子Ｔの配列ピッチＰ１と接続パッド２の配列ピッチＰ２とが実質的に一致するとともに、溶融した半田バンプ４が接続パッド２の直上に集まり、電極端子Ｔと接続パッド２とが精度よく接合される。次にこれを常温まで冷却すると、電極端子Ｔの配列ピッチＰ１と接続パッド２の配列ピッチＰ２とが実質的に一致した状態で電極端子Ｔと接続パッド２とが半田バンプ４を介して精度よく接合されることとなる。これにより、配線基板１０と半導体素子Ｓとの信頼性の高い電気的に良好な実装方法を提供することができる。

１ａ 搭載面
２ 接続パッド
４ 半田バンプ
１０ 配線基板
Ｃ 接続面
Ｐ１ 電極端子の配列ピッチ
Ｐ２ 接続パッドの配列ピッチ
Ｐ３ 半田バンプの配列ピッチ
Ｓ 半導体素子
Ｔ 電極端子

Claims (1)

1. 複数の電極端子が配設された接続面を有し、該接続面に沿った方向に対して第１の熱膨張係数を有する半導体素子を、前記電極端子に接続される複数の接続パッドが配設された搭載面を有し、該搭載面に沿った方向に対して前記第１の熱膨張係数よりも大きな第２の熱膨張係数を有するとともに前記接続パッド上に半田バンプが形成された配線基板上に、前記電極端子が前記接続パッドに前記半田バンプを介して接合されるようにリフロー処理して搭載する半導体素子の実装方法であって、前記リフロー処理前の常温における前記電極端子の配列ピッチと前記接続パッドの配列ピッチと前記半田バンプの配列ピッチとを、前記接続パッドの配列ピッチの方が前記電極端子の配列ピッチよりも小さくなるように設定するとともに、前記電極端子の配列ピッチと前記半田バンプの配列ピッチとが一致するように設定することを特徴とする半導体素子の実装方法。

Images