JP2011044512A - 半導体部品 - Google Patents

半導体部品 Download PDF

Info

Publication number
JP2011044512A
JP2011044512A JP2009190563A JP2009190563A JP2011044512A JP 2011044512 A JP2011044512 A JP 2011044512A JP 2009190563 A JP2009190563 A JP 2009190563A JP 2009190563 A JP2009190563 A JP 2009190563A JP 2011044512 A JP2011044512 A JP 2011044512A
Authority
JP
Japan
Prior art keywords
heater
wiring
semiconductor component
substrate
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009190563A
Other languages
English (en)
Inventor
Keisuke Yamamoto
圭介 山本
Mitsuru Kurihara
充 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009190563A priority Critical patent/JP2011044512A/ja
Publication of JP2011044512A publication Critical patent/JP2011044512A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】外部接続端子に半田バンプを有する半導体部品のリペア作業時に、取り外される部品の半田バンプを効率よく加熱できるようにし、かつ、隣接する他の半導体部品に熱的悪影響が及ぶことのないようにする。
【解決手段】配線基板10の表面の電極パッド10aにはICチップ11が搭載されている。配線基板10の裏面の電極パッド10bには半田バンプ12が形成されている。電極パッド10aと10bは、基板内部に形成された層間接続導体10e、内層配線10c、10dを介して電気的に接続されている。配線基板の再下層には電極パッド10bを囲むようにヒータ配線が形成されており、このヒータ配線は、基板表面に形成されたヒータ用電極端子10fから給電される。
【選択図】図1

Description

本発明は、半導体部品に関し、特に基板表面に半導体チップが搭載され、基板裏面に外部接続端子となる半田バンプ(半田ボール)を有する、BGA(Ball Grid Array)、CSP(Chip Size Package)あるいはMCM(Multi Chip Module)などと称される半導体部品に関するものである。
半導体チップ等の機能部品が多数実装されたMCMは、BGAや他のMCMと共にマザーボード上に実装される。実装後、いずれかの半導体部品に故障があることが判明した場合には、当該不良部品を取り外し、良品を再実装するリペア作業が必要となる。従来より、このリペア作業では、半導体部品とマザーボード等の実装基板との間の接合部分を加熱するために、半導体部品の上面側や実装基板の裏面側を加熱することで半導体部品の半田付け部分に伝熱させる方法が広く採用されてきたが、実装部分に至るまでの伝熱ロスがあるためそれを見込んだ分高温に加熱する必要がある場合が多く、近接して実装されている他の半導体部品にその熱が伝わるため、その近接部品に電気的な接続不良や電気特性の劣化等の不具合を生じさせる可能性がある。
この不都合を回避するものとして、実装基板(マザーボード)側に発熱体を形成しておき、リペア時にその発熱体を発熱させる技術が提案されている(例えば、特許文献1参照)。特許文献1には、半導体チップが搭載されるプリント配線基板の部品搭載側の表面にヒータとなる配線を形成しておき、不良チップの取り外しおよび良品チップの再実装時には、その交換されるチップの近傍に敷設されたヒータに給電してリペア作業を行なうことが記載されている。なお、特許文献1に記載されてものでは、リペア時のみでなく通常の実装時においてもヒータに通電してボンディングを行なうようになっている。
特開平9−139569号公報
上述した特許文献1に記載された従来技術では、実装基板の表面にヒータ配線を形成するものであるため、リペア時には加熱されたヒータにより交換を要しない隣接の半導体チップも加熱されることになり、依然として半田溶融により接続不良が発生したり、電気的特性が劣化したりする可能性が高くなる。また、ヒータから半田付け部に至る温度の伝達が輻射のみによって行なわれており、熱伝達効率が低いためヒータを過大に加熱する必要が起こり、このことが更にリペア時の隣接チップへの悪影響が大きくなる。
本願発明の解決すべき課題は、上述した従来技術の問題点を解決することであって、その目的は、第1に、ヒータの発生する熱が効率よくリペアされる半導体部品の半田付け部に伝達されるようにすることであり、第2に、リペア時に交換することを要しない隣接半導体部品に対し熱的悪影響が及ぶことのないようにすることである。
上述の目的を達成するため、本発明によれば、第1の主面に第1種の電極パッドが形成され、第2の主面に第2種の電極パッドが形成された基板と、その電極端子が前記第1種の電極パッドに接続される態様にて前記基板上に搭載された半導体素子と、前記第2種の電極パッド上に形成されたはんだよりなる外部接続端子と、を有する半導体部品において、前記基板内には、その第2の主面寄りに前記外部接続端子を加熱するためのヒータ配線が形成されていることを特徴とする半導体部品、が提供される。
そして、好ましくは、前記ヒータ配線は、環状に形成されたリング部を有しており、前記第1種の電極パッドと前記第2種の電極パッドとは、前記リング部を貫通するビアホールを介して接続されている。また、好ましくは、前記基板には、多層配線が形成されており、前記ヒータ配線は、前記第2の主面から数えて第1層目または第2層目に形成されている。
本発明によれば、故障のために取り外される半導体部品の外部接続端子を加熱するためのヒータ配線が、半導体素子が実装されている実装基板内の外部接続端子の近傍に敷設されているため、外部接続端子を効率よく加熱することができる。このヒータ配線の形状を外部接続端子を囲むリング状の形状とすることにより、外部接続端子を一層効率よく加熱することができるようになる。
また、本発明によれば、ヒータ配線が半導体部品に内蔵されているため、リペア対象の半導体部品のヒータ配線を加熱しても、これに隣接する半導体部品に対しては加熱されたヒータの熱が伝わりにくく、良品がリペア作業による熱的悪影響を受けることは抑制される。すなわち、隣接する良品半導体部品に、接続不良や特性劣化が発生することが回避される。
また、リング状に形成されたヒータ配線の内部に、実装基板の上下面に配置された電極パッド間を接続する接続導電体を貫通させるようにすることにより、電極パッド間を最短距離で接続することが可能になり、半導体部品内での信号伝送遅れを最小限にとどめることが可能になる。
本発明の半導体部品の実施例1を示す縦断面図。 本発明の実施例1に用いられる配線基板の上面図。 図1のA−A線での横断面図。 本発明の実施例1に用いられる配線基板の下面図。 本発明の実施例2に用いられる配線基板の上面図。 本発明の実施例2に用いられる配線基板の横断面図。
本発明の半導体部品は、複数の半導体チップが実装されたMCMや単独の半導体チップが実装されたBGA、CSPなどの半導体部品に係るものであり、それらの半導体チップが実装される配線基板に加熱用のヒータ配線が形成されているところに大きな特徴がある。配線基板の表面上には半導体チップを実装するための電極パッドが形成されている。半導体チップはフリップチップ方式で配線基板上に実装されていてもよく、あるいは基板上にダイボンドされてその電極端子と配線基板上の電極パッド間がワイヤ(金属細線)により接続されていてもよい。若しくは、フリップチップ接続された半導体チップとワイヤ接続された半導体チップとが混在していてもよい。また、半導体チップ以外の受動部品が1ないし複数個実装されていてもよい。また、配線基板の表面は必ずしも平坦である必要はなく、半導体チップなどの素子を実装するための凹部が形成されていてもよい。特に、ボンディングワイヤを用いて半導体チップ−配線基板間を接続する場合には、半導体チップを基板に形成された凹部内に収容して、ボンディングワイヤを極力短くすることが望ましい。
配線基板の裏面側には、外部接続端子となる半田バンプを形成するための電極パッドが形成されている。半田バンプは、通常半田ボールによって形成されるが、めっき法など他の方法によって形成してもよい。半田は、鉛錫合金であってもよいが、好ましくはSnAgCu系などの鉛フリー半田である。ここに用いられる半田ボールは、必ずしも全体が半田によって形成されたものでなく、金属球ないし絶縁物球の周囲を半田により被覆したものを使用してもよい。
配線基板内には、本願発明により、外部接続端子である半田バンプを加熱するためのヒータ配線が形成されている。このヒータ配線は、外部接続端子に近いことが望ましく、換言すれば基板裏面に近いことが望ましい。配線基板が多層配線基板である場合、ヒータ配線は基板裏面側からみて1層目に形成されることが好ましく、少なくとも2層目以内に形成されることが好ましい。また、このヒータ配線は、外部接続端子の形成される電極パッドを囲むように環状に形成されることが好ましく、このようにすることによりより効果的に外部接続端子を加熱することが可能になる。そして、この環状に形成されたヒータ配線の真中にビアホールを開け、ここに基板表・裏面に形成された電極パッド間を接続する接続導電体を通すようにする。このようにすることにより、電極パッド間を最短距離で接続することが可能となり、配線基板内での信号伝送遅れを最小限に抑えることが可能になる。ヒータ配線の形成された層を貫通するビアホールをすべて環状ヒータ配線の中を通す必要はなく、信号の伝送遅れが問題となる配線に係る層間接続導体についてのみ環状ヒータ配線の中を通すようにしてもよい。
配線基板としては、ガラスエポキシなどを基板材料とする銅張り樹脂積層板などを出発材料として用い、その片面ないし両面にビルドアップ法により配線を形成した樹脂製配線基板を用いることができる。また、グリーンシートを用いて積層形成した無機基板の配線基板を用いることもできる。
図1は、本発明による半導体部品の実施例1を示す断面図であって、この例はMCMに係るのものである。図2は、この実施例1のMCMに用いられる配線基板の上面図であり、図3は、図1のA−A線での横断面図であり、図4は、この実施例に用いられる配線基板の下面図である。
図1に示されるように、配線基板10の上面には、複数の電極パッド10aが形成されており、その電極パッドにはICチップ11がフリップチップ接続法により搭載されている。また、基板裏面には複数の電極パッド10bが形成されており、その上にはそれぞれ外部接続端子としての半田バンプ12が形成されている。
配線基板10内には、内層配線10c、10dおよび層間接続導体10eが形成されており、基板表面に形成された電極パッド10aは、層間接続導体10e、内層配線10c、10d、層間接続導体10eを介して、基板裏面に形成された電極パッド10bと接続されている。また、配線基板10内の最下層には、半田バンプ12を加熱するためのヒータ配線10が形成されている。基板表面に形成されたヒータ用電極端子10fは、層間接続導体10eを介して、ヒータ用パッド10gに接続されており、ヒータ配線10hは、このヒータ用パッド10gから引き出されている。
図2に示されるように、配線基板10の表面には、規則的に配列された電極パッド10aの外に一対のヒータ用電極端子10fが形成されている。また、図3に示されるように、一方のヒータ用パッド10gから引き出されたヒータ配線10hは、電極パッド10b上を通るように、ジグザグ状に折り返されて他方のヒータ用パッド10gに到達している。そして、ヒータ配線10hは、層間接続導体10eと交差する箇所ではリング状に形成されその中央部を層間接続導体10eが通るようになっている。配線基板の裏面には、図4に示されるように、電極パッド10bが格子状に配列されており、そして各電極パッド10bには、リング状のヒータ配線の中を通過した層間接続導体10eが当接している。
図5は、本発明の実施例2において用いられる配線基板10の上面図であり、図6は、配線基板10のヒータ配線上での横断面図である。図5に示されるように、配線基板10の上面には、その中央部に電極パッド10aが格子状に配列されており、基板表面の左右に長尺のヒータ用電極端子10fが1本ずつ配置されている。各ヒータ用電極端子10fからはそれぞれ2本ずつの層間接続導体(図示なし)が引き出されており、それぞれの層間接続導体は、図6に示すヒータ用パッド10gに接続されている。図6に示すように、右側のヒータ用パッド10g同士、および、左側のヒータ用パッド10g同士は、それぞれヒータ用バス10iにより接続されている。そして、左右のヒータ用バス10i間には複数本のヒータ配線10hが接続されている。実施例1の場合と同様に、本実施例においても、ヒータ配線と層間接続導体10eと交差する位置では、ヒータ配線は層間接続導体10eを通すためにリング状に形成されている。本実施例では、ヒータ配線のリング部間を接続する配線は、リング部での配線幅より広く形成されている。このようにすることにより、リング部での発熱量が増大し、外部接続端子である半田バンプをより効率的に加熱することが可能になる。
実施例1ないし実施例2のように構成された半導体部品は、他の半導体部品(MCM、BGA、CSPなど)や受動部品と共にマザーボード上に搭載される。マザーボード上に搭載された半導体部品が不良であることが判明した場合には、その半導体部品のヒータ用電極端子からそのヒータ配線10hに給電を行なってそのヒータ配線を加熱させ、その半田バンプ12を溶融させて当該不良の半導体部品を取り外す。その際に、その取り外される半導体部品に熱風を吹き付けるなどの追加の加熱手段を併用してもよい。そして、マザーボードのその取り外し箇所に新たな半導体部品を位置決めし、配置する。そして、その半導体部品のヒータ用電極端子から一定時間そのヒータ配線10hに給電を行ない、その半田バンプを溶融させて再実装を実現する。その際に、その搭載される半導体部品に熱風を吹き付けるなどの追加の加熱手段を併用してもよい。
10 配線基板
10a、10b 電極パッド
10c、10d 内層配線
10e 層間接続導体
10f ヒータ用電極端子
10g ヒータ用パッド
10h ヒータ配線
10i ヒータ用バス
11 ICチップ
12 半田バンプ

Claims (4)

  1. 第1の主面に第1種の電極パッドが形成され、第2の主面に第2種の電極パッドが形成された基板と、その電極端子が前記第1種の電極パッドに接続される態様にて前記基板上に搭載された半導体素子と、前記第2種の電極パッド上に形成されたはんだよりなる外部接続端子と、を有する半導体部品において、前記基板内には、その第2の主面寄りに前記外部接続端子を加熱するためのヒータ配線が形成されていることを特徴とする半導体部品。
  2. 前記ヒータ配線は、環状に形成されたリング部を有しており、少なくとも一つの前記第1種の電極パッドと少なくとも一つの前記第2種の電極パッドとは、前記リング部を貫通するビアホールを介して接続されていることを特徴とする請求項1に記載の半導体部品。
  3. 前記基板には、多層配線が形成されており、前記ヒータ配線は、前記第2の主面から数えて第1層目または第2層目に形成されていることを特徴とする請求項1または2に記載の半導体部品。
  4. 前記半導体素子は、フリップチップ方式にて前記基板上に搭載されてことを特徴とする請求項1から3のいずれかに記載の半導体部品。
JP2009190563A 2009-08-20 2009-08-20 半導体部品 Pending JP2011044512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009190563A JP2011044512A (ja) 2009-08-20 2009-08-20 半導体部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190563A JP2011044512A (ja) 2009-08-20 2009-08-20 半導体部品

Publications (1)

Publication Number Publication Date
JP2011044512A true JP2011044512A (ja) 2011-03-03

Family

ID=43831732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190563A Pending JP2011044512A (ja) 2009-08-20 2009-08-20 半導体部品

Country Status (1)

Country Link
JP (1) JP2011044512A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195452A (ja) * 2011-03-16 2012-10-11 Fujitsu Ltd 電子部品及び電子部品組立装置
WO2013027718A1 (ja) 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
JP2014154709A (ja) * 2013-02-08 2014-08-25 Canon Inc 電気接続方法
JP2017118103A (ja) * 2015-12-18 2017-06-29 インテル コーポレイション ボールグリッドアレイはんだ取付け
WO2017112136A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrated circuit package support structures
WO2018118262A1 (en) * 2016-12-19 2018-06-28 Intel Corporation Fine-featured traces for integrated circuit package support structures
US10178763B2 (en) 2015-12-21 2019-01-08 Intel Corporation Warpage mitigation in printed circuit board assemblies
US10260961B2 (en) 2015-12-21 2019-04-16 Intel Corporation Integrated circuit packages with temperature sensor traces
US10880994B2 (en) 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
WO2022080862A1 (ko) * 2020-10-13 2022-04-21 삼성전자 주식회사 인터포저 구조 및 이를 포함하는 전자 장치

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195452A (ja) * 2011-03-16 2012-10-11 Fujitsu Ltd 電子部品及び電子部品組立装置
WO2013027718A1 (ja) 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
JP2014154709A (ja) * 2013-02-08 2014-08-25 Canon Inc 電気接続方法
JP2017118103A (ja) * 2015-12-18 2017-06-29 インテル コーポレイション ボールグリッドアレイはんだ取付け
CN107039296A (zh) * 2015-12-18 2017-08-11 英特尔公司 球栅阵列焊接附着
GB2545560B (en) * 2015-12-18 2020-02-12 Intel Corp Ball grid array solder attachment
WO2017112136A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrated circuit package support structures
US10178763B2 (en) 2015-12-21 2019-01-08 Intel Corporation Warpage mitigation in printed circuit board assemblies
US10260961B2 (en) 2015-12-21 2019-04-16 Intel Corporation Integrated circuit packages with temperature sensor traces
US10880994B2 (en) 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
WO2018118262A1 (en) * 2016-12-19 2018-06-28 Intel Corporation Fine-featured traces for integrated circuit package support structures
WO2022080862A1 (ko) * 2020-10-13 2022-04-21 삼성전자 주식회사 인터포저 구조 및 이를 포함하는 전자 장치

Similar Documents

Publication Publication Date Title
JP2011044512A (ja) 半導体部品
US7234218B2 (en) Method for separating electronic component from organic board
JP5420505B2 (ja) 半導体装置の製造方法
TWI496259B (zh) 封裝裝置及其製造方法
JP5649805B2 (ja) 半導体装置の製造方法
JP6032294B2 (ja) 半導体装置
WO2009116517A1 (ja) 電子装置及びその製造方法
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
JP2011142185A (ja) 半導体装置
JP2012231118A (ja) 半導体装置のプリント配線板への固定のためのシステムおよび方法
CN106463427B (zh) 半导体装置及其制造方法
JP6077436B2 (ja) 配線基板および配線基板への半導体素子の実装方法
JP2007266150A (ja) 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
JP2007220954A (ja) 半導体装置とその実装方法
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
CN101241891A (zh) 半导体器件及其制造方法
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2008047825A (ja) 回路基板及びその製造方法、並びに半導体装置及びその製造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2020136624A (ja) 半導体装置
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器
JP2009076812A (ja) 半導体装置の製造方法
CN101527292B (zh) 芯片封装结构
CN116646310A (zh) 封装结构及方法