JP2017118103A - ボールグリッドアレイはんだ取付け - Google Patents

ボールグリッドアレイはんだ取付け Download PDF

Info

Publication number
JP2017118103A
JP2017118103A JP2016224065A JP2016224065A JP2017118103A JP 2017118103 A JP2017118103 A JP 2017118103A JP 2016224065 A JP2016224065 A JP 2016224065A JP 2016224065 A JP2016224065 A JP 2016224065A JP 2017118103 A JP2017118103 A JP 2017118103A
Authority
JP
Japan
Prior art keywords
interposer
solder
rga
electrical component
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016224065A
Other languages
English (en)
Inventor
カーステンス ジョナソン
Carstens Jonathon
カーステンス ジョナソン
ブレイゼル マイケル
Brazel Michael
ブレイゼル マイケル
アオキ ラッセル
Aoki Russell
アオキ ラッセル
モーティマー ローラ
Mortimer Laura
モーティマー ローラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017118103A publication Critical patent/JP2017118103A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/008Soldering within a furnace
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/19Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/20Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203Fluxing, i.e. applying flux onto surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/20Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/206Cleaning
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0607Solder feeding devices
    • B23K3/0638Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08Auxiliary devices therefor
    • B23K3/082Flux dispensers; Apparatus for applying flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345Arrangements for heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/03848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024Applying flux to the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81035Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by heating means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81234Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/8193Reshaping
    • H01L2224/81935Reshaping by heating means, e.g. reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225Screens or stencils; Holders therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】RGAインターポーザをBGAパッケージに接続するためのはんだの付与及びはんだボールの形成方法及び設備を提供する。【解決手段】リフローグリッドアレイ(RGA)インターポーザ220へはんだ215の付与後、マザーボード260上でインターポーザヒータ配線245を加熱してリフローする。ボールグリッドアレイ(BGA)パッケージ205をインターポーザに位置合わせ後、はんだ210をリフローしはんだ付けする。RGAインターポーザが、マザーボードとBGAパッケージとの間に配置され実装される。【選択図】図2

Description

ここに記載される実施形態は、概して、電子デバイスにおける電気相互接続に関する。
回路基板アセンブリは、電子部品及びエレクトロニクスパッケージのはんだ取付けを含んでいる。はんだ取付けは、電気的及び機械的双方での連続性を提供する。電子デバイスは、デュアルインラインパッケージ(DIP)又はフラットパッケージを用いることがますます減っており、ボールグリッドアレイ(BGA)パッケージを用いることがますます増えている。同様に、サーバ及びパーソナルコンピュータは、ソケットパッケージ(例えば、ソケットプロセッサパッケージ)を用いることがますます減っており、BGAパッケージを用いることがますます増えている。BGAパッケージは、低減されたコスト及びいっそう低いZ高さ属性を含め、その他のパッケージに対する利点を提供する。はんだを用いずに挿入及び取外しをされるように設計されるソケットパッケージとは異なり、BGAパッケージは、マザーボード上にはんだ付けされる表面実装技術(SMT)である。BGAパッケージのはんだ付け要求は、BGAパッケージをマザーボードと接続するためにはんだを付与するのに時間及び技能を必要とする。BGAパッケージのリワーク(やり直し)に伴う困難さを軽減しながらBGAパッケージテクノロジの使用を改善することが望まれる。
本発明の少なくとも1つの実施形態に従ったRGA構成の見通し図である。 本発明の少なくとも1つの実施形態に従ったRGA構成の見通し図である。 本発明の少なくとも1つの実施形態に従ったRGA構成の見通し図である。 本発明の少なくとも1つの実施形態に従ったRGA断面のブロック図である。 本発明の少なくとも1つの実施形態に従ったはんだ付与方法のフローチャートである。 本発明の少なくとも1つの実施形態に従ったはんだステンシルの斜視図である。 本発明の少なくとも1つの実施形態に従ったBGAステンシル材の斜視図である。 本発明の少なくとも1つの実施形態に従ったウェットはんだペーストコンタクトアレイの顕微鏡像である。 本発明の少なくとも1つの実施形態に従ったはんだ付与方法のフローチャートである。 本発明の少なくとも1つの実施形態に従ったRGAインターポーザ材の斜視図である。 本発明の少なくとも1つの実施形態に従ったRGAはんだフラックス材の斜視図である。 本発明の少なくとも1つの実施形態に従ったインターポーザはんだバンプアレイの顕微鏡像である。 本発明の少なくとも1つの実施形態に従ったフラックスレディRGAインターポーザのブロック図である。 本発明の少なくとも1つの実施形態に従ったインターポーザコンタクトマスクの斜視図である。 本発明の少なくとも1つの実施形態に従ったはんだマスクバンプ形成のブロック図である。 本発明の少なくとも1つの実施形態に従ったはんだマスクバンプ形成のブロック図である。 本発明の少なくとも1つの実施形態に従ったはんだフィルム付与のブロック図である。 本発明の少なくとも1つの実施形態に従ったはんだフィルム付与のブロック図である。 本発明の少なくとも1つの実施形態に従ったはんだフィルム付与のブロック図である。 本発明の少なくとも1つの実施形態に従ったはんだ装置又は方法を組み入れたエレクトロニクス装置のブロック図である。
リフローグリッドアレイ(RGA)は、BGAパッケージに降りかかる技術的問題に対する技術的解決策を提供するテクノロジである。RGAテクノロジが、マザーボードとBGAパッケージとの間に配置されるインターポーザなるデバイス上で実装され得る。このインターポーザは、インターポーザとBGAパッケージとの間のはんだをリフローするための制御された熱源を提供する。インターポーザにおけるRGAテクノロジの使用は、このBGAリワークの技術的複雑性を軽減し、BGAパッケージの後の取付け又は取外しを可能にする。このインターポーザは、例えば検証中にプロセッサを交換することを可能にするなど、より効率的なCPU取換え及びアップグレード可能性を提供する。このインターポーザはまた、BGAパッケージ在庫管理(例えば、最小在庫管理単位(stock-keeping unit;SKU)管理、電化製品のごみ)に関連するコストを低減する。このインターポーザは、より低いコスト、低減される電力損失、より低い負荷力、低減される高さ要件、改善される信号インテグリティ、及びその他の利点を含め、ソケットパッケージングに対する幾つかの利点をもたらす。
RGAテクノロジを用いるインターポーザが直面する1つの技術的問題は、RGAインターポーザへのはんだの付与である。ここに記載される技術的解決策は、RGAインターポーザをBGAパッケージに接続するためのはんだの付与及びはんだボールの形成に関する方法及び設備を提供する。
以下の記載及び図面は、特定の実施形態を、当業者がそれらを実施することができるように十分に説明するものである。他の実施形態は、構造的、論理的、電気的、プロセス上の、及びその他の変形を組み込み得る。一部の実施形態の一部及び特徴が、他の実施形態のものに含められたり代用されたりしてもよい。請求項に記載される実施形態は、その請求項の全ての利用可能な均等物を包含し得る。
図1A−1Cは、本発明の少なくとも1つの実施形態に従ったRGA構成100の見通し図である。図1Aは、分離したBGAパッケージ110A、RGAインターポーザ120A、及びマザーボード130Aを示している。図1Bに示すように、RGAインターポーザ120Bが、マザーボード130Bに取り付けられて、BGAパッケージ110B上のコンタクトとマザーボード130B上のコンタクトとの間の導電管を提供する。RGAインターポーザ120Bは、RGAインターポーザ120Bを用いてRGAインターポーザ120Bとマザーボード130Bとの間のはんだをリフローすることによって、マザーボード130Bにはんだ付けされ得る。RGAインターポーザ120Bとマザーボード130Bとの間のはんだをリフローするために、外部の熱が提供されてもよい。RGAインターポーザ120Bは、マザーボード130Bの一部として製造されてもよい。図1Cに示すように、BGAパッケージ110Cを取り付けるために、BGAパッケージ110Cがインターポーザ120Cの上に置かれる。RGAインターポーザ120Cが局所的に熱くなり、はんだボールをリフローしてBGAパッケージ110Cをインターポーザ120Cに取り付ける。RGA構成100の断面を図2に示す。
図2は、本発明の少なくとも1つの実施形態に従ったRGA断面200のブロック図である。RGA断面200は、BGAパッケージ205、RGAインターポーザ220、及びマザーボード260を含んでいる。インターポーザ220は、当該インターポーザの頂部と底部との間の電気接続を提供する少なくとも1つのめっきスルーホール225を含んでいる。めっきスルーホール225は、上部インターポーザパッド230及び下部インターポーザパッド235に接続されている。めっきスルーホールは、少なくとも1つのインターポーザ誘電体層240を貫通している。インターポーザ誘電体層240はヒータ配線245を含んでいる。ヒータ配線245は銅配線又はその他の熱伝導材料を含み得る。インターポーザ誘電体層240は熱センサ配線250を含んでいる。熱センサ配線250は、ヒータ配線245と同じインターポーザ誘電体層240上にあってもよいし、異なるインターポーザ誘電体層240上にあってもよい。
RGAインターポーザ220を用いて、RGAインターポーザ220をマザーボード260に接続し得る。ヒータ配線245が、RGAインターポーザ220上のはんだ215をリフローし、はんだ255が下部インターポーザパッド235をマザーボードコンタクト265に接続する。ヒータ配線245及びセンサ配線250は外部のコントローラに接続されることができ、外部コントローラを用いて、表面温度をモニタしながらヒータ電流を制御し得る。複数のヒータ配線245及びセンサ配線250を用いることで、インターポーザ上の複数の特定の区画への熱を制御することができ、それら特定の区画を用いて、隣接し合うはんだボールの一部をリフローし得る。インターポーザは、マザーボードに対して当該インターポーザを接合又は分離する際に、又は当該インターポーザに対してBGAパッケージを接合又は分離する際に使用され得る。
BGAパッケージ205をRGAインターポーザ220に接続するため、BGAパッケージ205がRGAインターポーザ220の上に置かれ、はんだ215及びはんだ210をリフローするための熱をヒータ配線245が提供する。多くのBGAパッケージは、例えばBGAパッケージ205及びはんだボール210など、取り付けられたはんだボールを含んでいる。別個に用意されたはんだデポジット(付着体)215が上部インターポーザパッド230の各々に設けられて、はんだ215及びはんだ210がBGAパッケージ205とRGAインターポーザ220との間の適切な電気的及び機械的な接続を提供することを可能にするようにしている。上部インターポーザパッド230にはんだ215を付与することには、数多くの技術的難題が存在する。典型的なICデバイスにおいては、数千もの多さの相互接続パッドが、各パッド上にはんだを注意深く付与することを必要とする。はんだを付与する1つの方法を、図3に関して説明する。
図3は、本発明の少なくとも1つの実施形態に従ったはんだ付与方法300のフローチャートである。はんだ付与方法300は、インターポーザが取り付けられたマザーボードを受け取ること(310)を含むとともに、インターポーザ表面を洗浄して整えること(320)を含んでいる。そして、多数のインターポーザコンタクト孔を含んだ多孔ステンシル(例えば、レジストパターン)が、インターポーザ上に置かれ、インターポーザコンタクトに対して位置合わせされる(330)。はんだペーストが塗布されてステンシルを通され(340)、インターポーザコンタクトの各々に少量のはんだペーストが塗布される。塗布されてステンシルを通される(340)はんだペーストの量は、注意深く制御されなければならない。例えば、過多量のはんだを塗布することは、インターポーザ上の複数のコンタクトをブリッジしてしまうことがあり、過少量のはんだを塗布することは、インターポーザとBGAパッケージとの間にコンタクトが作成されることを妨げてしまうことがある。次いで、ステンシルが除去される(350)。この除去は、インターポーザコンタクトに塗布されたはんだペーストを擦って汚してしまわないように、十分な精密さで行われなければならない。そして、BGAパッケージがインターポーザ上に置かれ(360)、はんだがリフローされて(370)、BGAパッケージをインターポーザに取り付ける。最後に、次のBGAパッケージ取付けの準備のため、ステンシルが洗浄される(380)。はんだ付与方法300は、インターポーザが取り付けられたマザーボードに関して記述されているが、インターポーザのないマザーボードにBGAを取り付けることにも、同様のはんだ付与方法300が適用可能である。
図4は、本発明の少なくとも1つの実施形態に従ったはんだステンシル400の斜視図である。はんだステンシル400は、その上にはんだペースト420が塗布されるステンシルハウジング410を含んでいる。はんだステンシルは、インターポーザの上に配置され、あるいはマザーボードの上に直接配置される。はんだステンシルは、はんだペーストスクリーン440内の孔が、マザーボード又はインターポーザ上の対応するコンタクトに揃うように、注意深く配置される。はんだペースト塗布フランジ430又ははんだスキージ(図示せず)を用いて、はんだペースト420がはんだスクリーン440を通される。はんだペースト420が付与された後、はんだステンシル400は、マザーボード又はインターポーザ上の何れかのコンタクト間ではんだペーストを擦って汚してしまうことを回避するよう、注意深く取り外されなければならない。
図5は、本発明の少なくとも1つの実施形態に従ったBGAステンシル材500の斜視図である。図5は、BGAパッケージ取付けの特定の方法にて使用される部材を示している。例えば、はんだペースト付与は、洗浄材料510、はんだペースト520、はんだステンシル及びスキージ530、並びにBGA適合マザーボード540を必要とし得る。
図6は、本発明の少なくとも1つの実施形態に従ったウェットはんだペーストコンタクトアレイ600の顕微鏡像である。コンタクトアレイ600は、例えばはんだ付与方法300を用いることなどでコンタクトの各々に塗布されたウェットはんだペースト610を含んでいる。ウェットはんだペースト610は、均一な量で各コンタクトに塗布されないことがあり、例えば塗布するとき又ははんだペーストステンシルを除去するときなどに、擦って汚されることを被る。
図7は、本発明の少なくとも1つの実施形態に従ったはんだ付与方法700のフローチャートである。はんだ付与方法700は、インターポーザが取り付けられたマザーボードを受け取ること(710)を含んでいる。はんだ付与方法300で使用されるインターポーザの場合とは対照的に、このインターポーザは、インターポーザコンタクトの各々上に配設されたはんだを含んでいる。そして、インターポーザコンタクトにはんだフラックスが塗布される(720)。はんだフラックスの塗布(720)は、インターポーザコンタクトをコーティングするように、インターポーザを横切ってはんだフラックスをスイープすることを含み得る。しかしながら、はんだ付与方法300における個々のインターポーザコンタクトへのはんだの塗布とは対照的に、フラックスは、既存のコンタクト及びはんだデポジットを洗浄し且つそれらの酸化を抑制するために使用され、それ故に、フラックスは、インターポーザ表面全体にわたるフラックス層として塗布され得る。そして、BGAパッケージがインターポーザ上に置かれ(730)、はんだがリフローされて(740)、BGAパッケージがインターポーザに取り付けられる。方法700は、ステンシルの必要性、ステンシルと通じてのはんだペーストの精密な塗布、又はステンシルの洗浄を軽減する。
図8は、本発明の少なくとも1つの実施形態に従ったRGAインターポーザ材800の斜視図である。図8は、RGAインターポーザを用いたBGAパッケージ取付け方法で使用される部材を示している。例えば、RGAインターポーザ820上の多数のコンタクトにフラックスを塗布するために、フラックス塗布器810が使用され得る。フラックスは、フラックスブラシ830を用いてRGAインターポーザ820の表面に広げられ得る。これは、上述のはんだ付与方法300において必要とされるはんだペーストの精密な塗布とは対照的であり、また、上述のBGAステンシル材500の長めの一覧とは対照的である。
図9は、本発明の少なくとも1つの実施形態に従ったRGAはんだフラックス材900の斜視図である。図9は、提案するBGAパッケージ取付け方法にて使用される部材を示している。例えば、RGAを用いるBGAパッケージ取付けは、RGAインターポーザ910及びはんだフラックス920を必要とする。これら少数のRGAはんだフラックス材900は、例えば上述のBGAステンシル材500などのBGAはんだペーストステンシルに必要とされる多数の部材とは対照的である。
図10は、本発明の少なくとも1つの実施形態に従ったインターポーザはんだバンプアレイ1000の顕微鏡像である。はんだバンプアレイ1000は、はんだバンプ1010を形成するようにインターポーザ表面上で前もってリフローされた、固化したはんだを含んでいる。はんだバンプ1010は固体であり、上述のはんだ付与方法300にて使用されるウェットはんだペースト610と同じ擦って汚されることを被らない。
図11は、本発明の少なくとも1つの実施形態に従ったフラックスレディ(flux-ready)RGAインターポーザ1100のブロック図である。フラックスレディRGAインターポーザ1100は、例えば方法700を用いることなどでフラックスのみを塗布することによってBGAパッケージに接続され得る。RGA1160は多数のコンタクト1150を含むことができ、各コンタクトがはんだデポジット1140を含む。各はんだデポジット1140は、前もってリフローされた低温はんだから形成されることができ、この段階で固体である。全てのはんだデポジット1140にわたってフラックス1130の層が塗布される。BGAパッケージ1110は、多数のはんだ球1120を含んでいる。はんだ球1120は、前もってリフローされた高温はんだから形成されることができ、この段階で固体である。はんだ球1120の各々が、対応するはんだデポジット1140の上に位置するように、BGAパッケージ1110がRGA1160の上に降下される。はんだ球1120をはんだデポジットと揃えるためにアライメントハウジング(図示せず)が使用され得る。RGAインターポーザ1100がはんだデポジット1140及びはんだ球1120に熱を与え、各々をリフローさせて、はんだ付けされた接続を形成する。はんだデポジット1140に低温はんだを使用し、はんだ球1120に高温はんだを使用することは、制御されたリフロープロセスを可能にし得る。例えば、RGAインターポーザ1100は、低めの温度ではんだデポジット1140をリフローして、はんだの表面張力により、丸まった又は球状のはんだデポジットを形成し得る。はんだデポジット1140が所望の形状を形成した後に、RGAインターポーザ1100は、高めの温度ではんだ球1120をリフローして、はんだデポジット1140とはんだ球1120との間のはんだ接続を形成し得る。様々な温度の使用はまた、フラックスがはんだデポジット1140又ははんだ球1120を洗浄することを可能にするために使用され得る。
図12は、本発明の少なくとも1つの実施形態に従ったインターポーザコンタクトマスク1200の斜視図である。コンタクトマスク1200はコンタクトマスクハウジング1210を含んでおり、コンタクトマスクハウジング1210は、RGAインターポーザ上の多数のコンタクト1230の各々に対応する多数のマスク空間(例えば、開口)1220を含んでいる。コンタクトマスク1200は、RGAインターポーザ上に置かれる別個の構造体とし得る。コンタクトマスク1200は、例えばインターポーザガラス繊維誘電体の追加層又はソルダーレジストマスクの厚い層を用いるなどで、RGAインターポーザの一部として形成されてもよい。コンタクトマスク1200は、例えば図13A−13Bに示すように、はんだバンプを形成するために使用され得る。
図13A−13Bは、本発明の少なくとも1つの実施形態に従ったはんだマスクバンプ形成1300のブロック図である。図13Aは、マスク空間1320Aを含んだインターポーザコンタクトマスク1310Aとインターポーザコンタクト1330Aとを示している。マスク空間1320A内にはんだ1340Aが置かれている。一例において、マスク空間1320Aにはんだペーストが塗布され、余分なはんだペーストがインターポーザコンタクトマスク1310Aから除去され得る。図13Bは、はんだがリフローされた後の図13Aの構成を示している。RGAインターポーザがインターポーザコンタクト1330Bに熱を付与するとき、はんだ1340Bがリフローし、はんだ表面張力がはんだ1340Bに湾曲形状又は球形状を形成させる。そして、これらのインターポーザ及び整形はんだ1340Bが、上述のフラックスレディRGAインターポーザ1100に使用され得る。
図14A−14Cは、本発明の少なくとも1つの実施形態に従ったはんだフィルム付与1400のブロック図である。図14Aに示すように、はんだフィルム付与1400は、多数のはんだデポジット1420Aを含んだはんだ付与フィルム1410Aを含んでいる。はんだデポジット1420Aは、はんだペーストとして、接着はんだデポジットとして、あるいはその他のはんだ形態で、はんだ付与フィルム1410Aに設けられ得る。図14Bは、RGAインターポーザ1430Bの表面に貼り付けられたはんだ付与フィルム1410B及びはんだデポジット1420Bを示している。図14Cに示すように、はんだデポジット1420Cをインターポーザ1430C上に残して、はんだ付与フィルム1410Cが除去され得る。はんだ付与フィルム1410Cは、剥離、分解、又はその他の方法によって除去され得る。はんだ付与フィルム1410C及びはんだデポジット1420Cは、インターポーザコンタクトマスク1200を使用して、あるいは使用せずに、RGAインターポーザ1430Cに付与され得る。付与後、インターポーザ1430Cがはんだデポジット1420Cをリフローして、はんだ球を形成する。そして、これらのインターポーザ1430C及びリフローされたはんだデポジット1420Cが、上述のフラックスレディRGAインターポーザ1100に使用され得る。
図15は、本発明の少なくとも1つの実施形態に従ったはんだ装置又は方法を組み入れたエレクトロニクス装置1500のブロック図である。図15は、本発明に関するいっそう高いレベルの装置応用の一例を示すための、本開示にて記述されたはんだ及び半導体チップアセンブリを用いるエレクトロニクス装置の一例を示している。エレクトロニクス装置1500は、本発明の実施形態が使用され得るエレクトロニクスシステムの単なる一例である。エレクトロニクス装置1500の例は、以下に限られないが、パーソナルコンピュータ、タブレットコンピュータ、携帯電話、ゲーム装置、MP3若しくはその他のデジタル音楽プレーヤなどを含む。この例において、エレクトロニクス装置1500は、システムの様々なコンポーネントを結合するシステムバス1502を含んだデータ処理システムを有している。システムバス1502は、エレクトロニクス装置1500の様々なコンポーネント間の通信リンクを提供し、単一のバスとして、複数のバスの組み合わせとして、あるいはその他の好適な手法で実装され得る。
エレクトロニクスアセンブリ1510が、システムバス1502に結合される。エレクトロニクスアセンブリ1510は、何らかの回路、又は複数の回路の組み合わせを含み得る。一実施形態において、エレクトロニクスアセンブリ1510は、如何なるタイプともし得るプロセッサ1512を含む。ここで使用されるとき、“プロセッサ”は、以下に限られないが、例えばマイクロプロセッサ、マイクロコントローラ、複数命令セットコンピューティング(CISC)マイクロプロセッサ、縮小命令セットコンピューティング(RISC)マイクロプロセッサ、超長命令語(VLIW)マイクロプロセッサ、グラフィックスプロセッサ、デジタル信号プロセッサ(DSP)、マルチコアプロセッサ、又はその他の種類のプロセッサ若しくは処理回路などの、如何なる種類の計算回路をも意味する。
エレクトロニクスアセンブリ1510に含められ得るその他の種類の回路は、例えば携帯電話、携帯情報端末、ポータブルコンピュータ、送受信兼用(2ウェイ)無線機、及び類似の電子システムなどの無線装置で使用される1つ以上の回路(例えば、通信回路1514など)などの、カスタム回路、特定用途向け集積回路(ASIC)、又はこれらに類するものである。ICはその他の種類の機能を実行してもよい。
エレクトロニクス装置1500はまた、外部メモリ1520を含むことができ、そして、外部メモリ1520は、具体的な用途に適した1つ以上の記憶素子、例えば、ランダムアクセスメモリ(RAM)の形態のメインメモリ1522、1つ以上のハードドライブ1524、及び/又はリムーバブルメディア(取り外し可能媒体)1526を取り扱う1つ以上のドライブを含み得る。リムーバブルメディアは、例えば、コンパクトディスク(CD)、フラッシュメモリカード、デジタルビデオディスク(DVD)、及びこれらに類するものなどである。
エレクトロニクス装置1500はまた、表示装置1516、1つ以上のスピーカ1518、並びにキーボード及び/又はコントローラ1530を含み得る。コントローラは、マウス、トラックボール、タッチスクリーン、音声認識装置、又は、システムユーザがエレクトロニクス装置1500に情報を入力すること及びエレクトロニクス装置1500から情報を受け取ることを可能にするその他の装置を含み得る。
ここに開示された方法及び装置をより十分に例示するため、実施形態の非限定的な一覧をここに提示する。
例1は、リフローグリッドアレイ(RGA)インターポーザ上の複数のインターポーザコンタクトの各々上にはんだを配置することと、前記はんだをリフローして固体のはんだバンプを形成することであり、前記固体のはんだバンプは、電気部品を前記RGAインターポーザにはんだ付けするために前記RGAインターポーザによってリフローされるように構成される、形成することと、を有する方法である。
例2において、例1の事項はオプションで、前記はんだをリフローすることがインターポーザヒータ配線を加熱することを含むことを含む。
例3において、例1−2の何れか一以上の事項はオプションで、前記電気部品を前記RGAインターポーザにはんだ付けすることを含む。
例4において、例3の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例5において、例3−4の何れか一以上の事項はオプションで、前記電気部品をはんだ付けすることが前記固体のはんだバンプにフラックスを塗布することを含むことを含む。
例6において、例5の事項はオプションで、前記電気部品をはんだ付けすることが前記電気部品を前記RGAインターポーザ上に配置することを含むことを含む。
例7において、例5−6の何れか一以上の事項はオプションで、前記電気部品をはんだ付けすることが前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせすることを含むことを含む。
例8において、例7の事項はオプションで、前記固体のはんだバンプを位置合わせすることが、前記RGAインターポーザ上にアライメント治具を配置し、前記アライメント治具内に前記電気部品を配置することを含むことを含む。
例9において、例3−8の何れか一以上の事項はオプションで、前記電気部品をはんだ付けすることが前記固体のはんだバンプをリフローすることを含むことを含む。
例10において、例9の事項はオプションで、前記電気部品をはんだ付けすることが前記電気部品上の複数の電気部品はんだバンプをリフローして前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成することを含むことを含む。
例11において、例1−10の何れか一以上の事項はオプションで、前記複数のインターポーザコンタクトの各々上にはんだを配置することがインターポーザコンタクトマスク内の複数の空きスペースの各々にはんだを配置することを含み、前記複数の空きスペースが前記複数のインターポーザコンタクトに対応することを含む。
例12において、例11の事項はオプションで、はんだを配置することがソルダーレジスト材料を配置することを含むことを含む。
例13において、例11−12の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが誘電体材料を含むことを含む。
例14において、例13の事項はオプションで、前記誘電体材料がガラス繊維材料を含むことを含む。
例15において、例11−14の何れか一以上の事項はオプションで、はんだを配置することが前記RGAインターポーザ上に前記インターポーザコンタクトマスクを配置することを含むことを含む。
例16において、例11−15の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが前記RGAインターポーザ上に形成されることを含む。
例17において、例1−16の何れか一以上の事項はオプションで、前記はんだを配置することが前記RGAインターポーザ上にはんだフィルムを配置することを含み、前記はんだフィルムが、予めディスペンスされたはんだペーストデポジットを複数のインターポーザコンタクトの各々上に付与することを含む。
例18において、例17の事項はオプションで、前記はんだフィルムが、前記予めディスペンスされたはんだペーストデポジットを前記複数のインターポーザコンタクトと位置合わせするように、前記RGAインターポーザと揃うような形状にされることを含む。
例19は、リフローグリッドアレイ(RGA)インターポーザ上の固体のはんだバンプにフラックスを塗布することと、前記RGAインターポーザ上に電気部品を配置することと、前記電気部品を前記RGAインターポーザにはんだ付けすることと、を有する方法である。
例20において、例19の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例21において、例19−20の何れか一以上の事項はオプションで、前記電気部品をはんだ付けすることが前記固体のはんだバンプをリフローすることを含むことを含む。
例22において、例21の事項はオプションで、前記電気部品をはんだ付けすることが、前記電気部品上の複数の電気部品はんだバンプをリフローして、前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成することを含むことを含む。
例23において、例19−22の何れか一以上の事項はオプションで、前記電気部品をはんだ付けすることが前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせすることを含むことを含む。
例24において、例23の事項はオプションで、前記固体のはんだバンプを位置合わせすることが、前記RGAインターポーザ上にアライメント治具を配置し、前記アライメント治具内に前記電気部品を配置することを含むことを含む。
例25は、コンピューティングシステムによって実行されるときに該コンピューティングシステムに例1−18の方法のうちの何れかを実行させる命令を含んだ機械読み取り可能媒体である。
例26は、例1−18の方法のうちの何れかを実行する手段を有する装置である。
例27は、コンピューティングシステムによって実行されるときに該コンピューティングシステムに例19−24の方法のうちの何れかを実行させる命令を含んだ機械読み取り可能媒体である。
例28は、例19−24の方法のうちの何れかを実行する手段を有する装置である。
例29は、ヒータ配線及び複数のインターポーザコンタクトを含むリフローグリッドアレイ(RGA)インターポーザと、前記複数のインターポーザコンタクトの各々上でリフローされた固体のはんだバンプと、を有する装置である。
例30において、例29の事項はオプションで、前記RGAインターポーザにはんだ付けされた電気部品を含み、前記加熱素子が、前記電気部品を前記RGAインターポーザにはんだ付けするために前記固体のはんだバンプをリフローするように構成されることを含む。
例31において、例30の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例32において、例30−31の何れか一以上の事項はオプションで、前記電気部品を前記RGAインターポーザと位置合わせするためのアライメント治具を含む。
例33において、例30−32の何れか一以上の事項はオプションで、前記加熱素子が、前記電気部品上の複数の電気部品はんだバンプをリフローして、前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成するように構成されることを含む。
例34は、ヒータ配線及び複数のインターポーザコンタクトを含むリフローグリッドアレイ(RGA)インターポーザと、前記複数のインターポーザコンタクトの各々へのはんだデポジットの付与を支援するRGAインターポーザはんだ付与装置であり、前記ヒータ配線が、前記はんだデポジットをリフローして、前記複数のインターポーザコンタクトの各々上に固体のはんだバンプを形成するように構成される、RGAインターポーザはんだ付与装置と、を有する装置である。
例35において、例34の事項はオプションで、前記RGAインターポーザはんだ付与装置が、前記複数のインターポーザコンタクトに対応する複数のマスク空間を含んだインターポーザコンタクトマスクを含むことを含む。
例36において、例35の事項はオプションで、前記インターポーザコンタクトマスクが前記複数のマスク空間の各々内にコンタクトマスクはんだデポジットを含むことを含む。
例37において、例35−36の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクがソルダーレジスト材料を含むことを含む。
例38において、例35−37の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが誘電体材料を含むことを含む。
例39において、例38の事項はオプションで、前記インターポーザコンタクトマスクがガラス繊維材料を含むことを含む。
例40において、例35−39の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが前記RGAインターポーザ上に配置されることを含む。
例41において、例35−40の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが前記RGAインターポーザ上に形成されることを含む。
例42において、例34−41の何れか一以上の事項はオプションで、前記RGAインターポーザはんだ付与装置が、前記複数のインターポーザコンタクトの各々上にはんだフィルムはんだデポジットを配置するように構成されたはんだフィルムを含むことを含む。
例43において、例42の事項はオプションで、前記はんだフィルムが、前記はんだフィルムはんだデポジットを前記複数のインターポーザコンタクトの各々と位置合わせするような形状にされることを含む。
例44は、コンピュータ制御式装置のプロセッサ回路で実行されることに応答して該コンピュータ制御式装置に、リフローグリッドアレイ(RGA)インターポーザ上の複数のインターポーザコンタクトの各々上にはんだを配置させ、且つ前記はんだをリフローして固体のはんだバンプを形成させる複数の命令を有した、少なくとも1つの機械読み取り可能記憶媒体であり、前記固体のはんだバンプは、電気部品を前記RGAインターポーザにはんだ付けするために前記RGAインターポーザによってリフローされるように構成される。
例45において、例44の事項はオプションで、前記命令が前記コンピュータ制御式装置にインターポーザヒータ配線を加熱させることを含む。
例46において、例44−45の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に前記電気部品を前記RGAインターポーザにはんだ付けさせることを含む。
例47において、例46の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例48において、例46−47の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に前記固体のはんだバンプにフラックスを塗布させることを含む。
例49において、例48の事項はオプションで、前記命令が前記コンピュータ制御式装置に前記電気部品を前記RGAインターポーザ上に配置させることを含む。
例50において、例48−49の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせさせることを含む。
例51において、例50の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記RGAインターポーザ上にアライメント治具を配置させ、前記アライメント治具内に前記電気部品を配置させることを含む。
例52において、例46−51の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に前記固体のはんだバンプをリフローさせることを含む。
例53において、例52の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記電気部品上の複数の電気部品はんだバンプをリフローして前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成させることを含む。
例54において、例45−53の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に、インターポーザコンタクトマスク内の複数の空きスペースの各々にはんだを配置させ、前記複数の空きスペースが前記複数のインターポーザコンタクトに対応することを含む。
例55において、例54の事項はオプションで、前記命令が前記コンピュータ制御式装置にソルダーレジスト材料を配置させることを含む。
例56において、例54−55の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが誘電体材料を含むことを含む。
例57において、例56の事項はオプションで、前記誘電体材料がガラス繊維材料を含むことを含む。
例58において、例54−57の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記RGAインターポーザ上に前記インターポーザコンタクトマスクを配置させることを含む。
例59において、例54−58の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが前記RGAインターポーザ上に形成されることを含む。
例60において、例44−59の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記RGAインターポーザ上にはんだフィルムを配置させ、前記はんだフィルムが、予めディスペンスされたはんだペーストデポジットを複数のインターポーザコンタクトの各々上に付与することを含む。
例61において、例60の事項はオプションで、前記はんだフィルムが、前記予めディスペンスされたはんだペーストデポジットを前記複数のインターポーザコンタクトと位置合わせするように、前記RGAインターポーザと揃うような形状にされることを含む。
例62は、コンピュータ制御式装置のプロセッサ回路で実行されることに応答して該コンピュータ制御式装置に、リフローグリッドアレイ(RGA)インターポーザ上の固体のはんだバンプにフラックスを塗布させ、前記RGAインターポーザ上に電気部品を配置させ、且つ前記電気部品を前記RGAインターポーザにはんだ付けさせる複数の命令を有した、少なくとも1つの機械読み取り可能記憶媒体である。
例63において、例62の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例64において、例62−63の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に前記固体のはんだバンプをリフローさせることを含む。
例65において、例64の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記電気部品上の複数の電気部品はんだバンプをリフローして、前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成させることを含む。
例66において、例62−65の何れか一以上の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせさせることを含む。
例67において、例66の事項はオプションで、前記命令が前記コンピュータ制御式装置に、前記RGAインターポーザ上にアライメント治具を配置させ、前記アライメント治具内に前記電気部品を配置させることを含む。
例68は、リフローグリッドアレイ(RGA)インターポーザ上の複数のインターポーザコンタクトの各々上にはんだを配置する手段と、前記はんだをリフローして固体のはんだバンプを形成する手段であり、前記固体のはんだバンプは、電気部品を前記RGAインターポーザにはんだ付けするために前記RGAインターポーザによってリフローされるように構成される、手段と、を有する装置である。
例69において、例68の事項はオプションで、前記はんだをリフローする手段が、インターポーザヒータ配線を加熱する手段を含むことを含む。
例70において、例68−69の何れか一以上の事項はオプションで、前記電気部品を前記RGAインターポーザにはんだ付けする手段を含む。
例71において、例70の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例72において、例70−71の何れか一以上の事項はオプションで、前記電気部品をはんだ付けする手段が、前記固体のはんだバンプにフラックスを塗布する手段を含むことを含む。
例73において、例72の事項はオプションで、前記電気部品をはんだ付けする手段が前記電気部品を前記RGAインターポーザ上に配置する手段を含むことを含む。
例74において、例72−73の何れか一以上の事項はオプションで、前記電気部品をはんだ付けする手段が前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせする手段を含むことを含む。
例75において、例74の事項はオプションで、前記固体のはんだバンプを位置合わせする手段が、前記RGAインターポーザ上にアライメント治具を配置する手段と、前記アライメント治具内に前記電気部品を配置する手段とを含むことを含む。
例76において、例70−75の何れか一以上の事項はオプションで、前記電気部品をはんだ付けする手段が、前記固体のはんだバンプをリフローする手段を含むことを含む。
例77において、例76の事項はオプションで、前記電気部品をはんだ付けする手段が、前記電気部品上の複数の電気部品はんだバンプをリフローして前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成する手段を含むことを含む。
例78において、例68−77の何れか一以上の事項はオプションで、前記複数のインターポーザコンタクトの各々上にはんだを配置する手段が、インターポーザコンタクトマスク内の複数の空きスペースの各々にはんだを配置する手段を含み、前記複数の空きスペースが前記複数のインターポーザコンタクトに対応することを含む。
例79において、例78の事項はオプションで、はんだを配置する手段が、ソルダーレジスト材料を配置する手段を含むことを含む。
例80において、例78−79の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが誘電体材料を含むことを含む。
例81において、例80の事項はオプションで、前記誘電体材料がガラス繊維材料を含むことを含む。
例82において、例78−81の何れか一以上の事項はオプションで、はんだを配置する手段が前記RGAインターポーザ上に前記インターポーザコンタクトマスクを配置する手段を含むことを含む。
例83において、例78−82の何れか一以上の事項はオプションで、前記インターポーザコンタクトマスクが前記RGAインターポーザ上に形成されることを含む。
例84において、例68−83の何れか一以上の事項はオプションで、前記はんだを配置する手段が前記RGAインターポーザ上にはんだフィルムを配置する手段を含み、前記はんだフィルムが、予めディスペンスされたはんだペーストデポジットを複数のインターポーザコンタクトの各々上に付与することを含む。
例85において、例84の事項はオプションで、前記はんだフィルムが、前記予めディスペンスされたはんだペーストデポジットを前記複数のインターポーザコンタクトと位置合わせするように、前記RGAインターポーザと揃うような形状にされることを含む。
例86は、リフローグリッドアレイ(RGA)インターポーザ上の固体のはんだバンプにフラックスを塗布する手段と、前記RGAインターポーザ上に電気部品を配置する手段と、前記電気部品を前記RGAインターポーザにはんだ付けする手段と、を有する装置である。
例87において、例86の事項はオプションで、前記電気部品がボールグリッドアレイ(BGA)部品を含むことを含む。
例88において、例86−87の何れか一以上の事項はオプションで、前記電気部品をはんだ付けする手段が、前記固体のはんだバンプをリフローする手段を含むことを含む。
例89において、例88の事項はオプションで、前記電気部品をはんだ付けする手段が、前記電気部品上の複数の電気部品はんだバンプをリフローして、前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成する手段を含むことを含む。
例90において、例86−89の何れか一以上の事項はオプションで、前記電気部品をはんだ付けする手段が、前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせする手段を含むことを含む。
例91において、例90の事項はオプションで、前記固体のはんだバンプを位置合わせする手段が、前記RGAインターポーザ上にアライメント治具を配置する手段と、前記アライメント治具内に前記電気部品を配置する手段とを含むことを含む。
本方法及び装置のこれら及びその他の例及び特徴が、詳細な説明において部分的に説明される。この概説は、当該事項の非限定的な例を提供することを意図しており、排他的あるいは網羅的な説明を提供することは意図していない。この詳細な説明は、本方法及び装置についての更なる情報を提供するために含められている。
以上の詳細な説明は、詳細な説明の一部を形成するものである添付図面の参照を含んでいる。図面は、例示により、本発明が実施され得る具体的な実施形態を示している。これらの実施形態も、ここでは“例”として参照される。このような例は、図示あるいは説明されたものに加えての要素を含むことができる。しかしながら、本発明者はまた、図示あるいは説明されたもののみが設けられる例も企図している。さらに、本発明者はまた、特定の例(又はその1つ以上の態様)に関して、又は図示あるいは説明されたその他の例(又はそれらの1つ以上の態様)に関しての何れにおいても、図示あるいは説明された要素(又はそれらの1つ以上の態様)の組み合わせ又は並べ替えを用いる例も企図している。
この文書において、用語“a”又は“an”は、特許文献で一般的なように、“少なくとも1つ”若しくは“1つ以上の”というその他の例又は使用と関係なく、1つではなく、1つ以上を含むように使用されている。この文書において、用語“or(又は)”は、別のことが指し示されない限り、非排他的なorを意味し、故に、“A又はB”は、“BではなくA”、“AではなくB”、及び“A及びB”を含む。この文書において、用語“含む(including)”及び“それにおいて(in which)”は、それぞれ“有する(comprising)”及び“そこでは(wherein)”のプレイン・イングリッシュでの同義語として使用されている。また、以下の請求項において、用語“含む(including)”及び“有する(comprising)”は、非限定的(オープンエンド)であり、すなわち、請求項内でそれらの用語の後に列挙されるものに加えての要素を含むシステム、デバイス、品目、組成、定式又はプロセスもなおも、その請求項の範囲に入ると見なされる。また、以下の請求項において、用語“第1の”、“第2の”及び“第3の”などは、単にラベルとして使用されており、それらのものに数的要件を課すことを意図したものではない。
以上の説明は、限定的ではなく、例示的であることを意図している。例えば、上述の例(又はそれらの1つ以上の態様)は、互いに組み合わせて使用されてもよい。以上の説明を検討した例えば当業者によって、その他の実施形態も使用され得る。要約書は、読者が技術的開示の本質を素早く確かめることを可能にするために提供されている。それは、請求項の範囲又は意味を解釈あるいは限定するためには使用されないという理解の下で提出されている。以上の詳細な説明においては、開示を効率化するために、様々な特徴が一緒に集められていることがある。これは、請求項にない開示された特徴が何れかの請求項に本質的であると意図しているとして解釈されるべきでない。むしろ、発明事項は、特定の開示された実施形態の全ての特徴よりも少ないものの中にあり得る。故に、以下の請求項は、各請求項がそれ自身の別個の実施形態の上に立つものとして、ここにて詳細な説明に組み込まれ、また、そのような実施形態は、様々な組み合わせ又は並べ替えにて互いに組み合わされ得る。本発明の範囲は、添付の請求項を参照して、それら請求項が権利を与えられる全ての均等範囲とともに決定されるべきである。

Claims (25)

  1. リフローグリッドアレイ(RGA)インターポーザ上の複数のインターポーザコンタクトの各々上にはんだを配置することと、
    前記はんだをリフローして固体のはんだバンプを形成することであり、前記固体のはんだバンプは、電気部品を前記RGAインターポーザにはんだ付けするために前記RGAインターポーザによってリフローされるように構成される、形成することと、
    を有する方法。
  2. 前記はんだをリフローすることは、インターポーザヒータ配線を加熱することを含む、
    請求項1に記載の方法。
  3. 前記電気部品を前記RGAインターポーザにはんだ付けすること、を更に含む請求項1に記載の方法。
  4. 前記電気部品をはんだ付けすることは、前記固体のはんだバンプにフラックスを塗布することを含む、請求項3に記載の方法。
  5. 前記電気部品をはんだ付けすることは、前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせすることを含む、請求項4に記載の方法。
  6. 前記固体のはんだバンプを位置合わせすることは、前記RGAインターポーザ上にアライメント治具を配置し、前記アライメント治具内に前記電気部品を配置することを含む、請求項5に記載の方法。
  7. 前記電気部品をはんだ付けすることは、前記固体のはんだバンプをリフローすることを含む、請求項3に記載の方法。
  8. 前記電気部品をはんだ付けすることは、前記電気部品上の複数の電気部品はんだバンプをリフローして、前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成することを含む、請求項7に記載の方法。
  9. 前記複数のインターポーザコンタクトの各々上にはんだを配置することは、インターポーザコンタクトマスク内の複数の空きスペースの各々にはんだを配置することを含み、前記複数の空きスペースは前記複数のインターポーザコンタクトに対応する、請求項1に記載の方法。
  10. リフローグリッドアレイ(RGA)インターポーザ上の固体のはんだバンプにフラックスを塗布することと、
    前記RGAインターポーザ上に電気部品を配置することと、
    前記電気部品を前記RGAインターポーザにはんだ付けすることと、
    を有する方法。
  11. 前記電気部品をはんだ付けすることは、前記固体のはんだバンプをリフローすることを含む、請求項10に記載の方法。
  12. 前記電気部品をはんだ付けすることは、前記電気部品上の複数の電気部品はんだバンプをリフローして、前記複数の電気部品はんだバンプと前記固体のはんだバンプとの間の電気接触を形成することを含む、請求項11に記載の方法。
  13. 前記電気部品をはんだ付けすることは、前記固体のはんだバンプを前記電気部品上の複数の部品コンタクトと位置合わせすることを含む、請求項10に記載の方法。
  14. ヒータ配線及び複数のインターポーザコンタクトを含むリフローグリッドアレイ(RGA)インターポーザと、
    前記複数のインターポーザコンタクトの各々上でリフローされた固体のはんだバンプと、
    を有する装置。
  15. 当該装置は更に、前記RGAインターポーザにはんだ付けされた電気部品を含み、前記ヒータ配線は、前記電気部品を前記RGAインターポーザにはんだ付けするために前記固体のはんだバンプをリフローするように構成されている、請求項14に記載の装置。
  16. 前記電気部品を前記RGAインターポーザと位置合わせするためのアライメント治具、を更に含む請求項15に記載の装置。
  17. ヒータ配線及び複数のインターポーザコンタクトを含むリフローグリッドアレイ(RGA)インターポーザと、
    前記複数のインターポーザコンタクトの各々へのはんだデポジットの付与を支援するRGAインターポーザはんだ付与装置であり、前記ヒータ配線が、前記はんだデポジットをリフローして、前記複数のインターポーザコンタクトの各々上に固体のはんだバンプを形成するように構成される、RGAインターポーザはんだ付与装置と、
    を有する装置。
  18. 前記RGAインターポーザはんだ付与装置は、前記複数のインターポーザコンタクトに対応する複数のマスク空間を含んだインターポーザコンタクトマスクを含む、請求項17に記載の装置。
  19. 前記インターポーザコンタクトマスクは、前記複数のマスク空間の各々内にコンタクトマスクはんだデポジットを含んでいる、請求項18に記載の装置。
  20. 前記RGAインターポーザはんだ付与装置は、前記複数のインターポーザコンタクトの各々上にはんだフィルムはんだデポジットを配置するように構成されたはんだフィルムを含む、請求項17に記載の装置。
  21. リフローグリッドアレイ(RGA)インターポーザ上の複数のインターポーザコンタクトの各々上にはんだを配置する手段と、
    前記はんだをリフローして固体のはんだバンプを形成する手段であり、前記固体のはんだバンプは、電気部品を前記RGAインターポーザにはんだ付けするために前記RGAインターポーザによってリフローされるように構成される、手段と、
    を有する装置。
  22. 前記はんだをリフローする手段は、インターポーザヒータ配線を加熱する手段を含む、
    請求項21に記載の装置。
  23. 前記電気部品を前記RGAインターポーザにはんだ付けする手段、を更に含む請求項21に記載の装置。
  24. リフローグリッドアレイ(RGA)インターポーザ上の固体のはんだバンプにフラックスを塗布する手段と、
    前記RGAインターポーザ上に電気部品を配置する手段と、
    前記電気部品を前記RGAインターポーザにはんだ付けする手段と、
    を有する装置。
  25. 前記電気部品をはんだ付けする手段は、前記固体のはんだバンプをリフローする手段を含む、請求項24に記載の装置。
JP2016224065A 2015-12-18 2016-11-17 ボールグリッドアレイはんだ取付け Pending JP2017118103A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/974,807 2015-12-18
US14/974,807 US20170179069A1 (en) 2015-12-18 2015-12-18 Ball grid array solder attachment

Publications (1)

Publication Number Publication Date
JP2017118103A true JP2017118103A (ja) 2017-06-29

Family

ID=57993780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016224065A Pending JP2017118103A (ja) 2015-12-18 2016-11-17 ボールグリッドアレイはんだ取付け

Country Status (8)

Country Link
US (2) US20170179069A1 (ja)
JP (1) JP2017118103A (ja)
KR (1) KR20170073478A (ja)
CN (1) CN107039296B (ja)
DE (1) DE102016122134A1 (ja)
GB (1) GB2545560B (ja)
SG (1) SG10201609529WA (ja)
TW (1) TW201725634A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106227946B (zh) * 2016-07-26 2019-03-12 上海望友信息科技有限公司 一种pcb网板制作方法及系统
US11023247B2 (en) * 2018-06-29 2021-06-01 Intel Corporation Processor package with optimization based on package connection type
US11621237B2 (en) * 2019-01-14 2023-04-04 Intel Corporation Interposer and electronic package
US11545408B2 (en) * 2019-01-16 2023-01-03 Intel Corporation Reflowable grid array to support grid heating
CN112008174B (zh) * 2020-08-30 2021-10-15 蚌埠市科艺博电子有限公司 一种片状电感自动焊锡机
KR20220048754A (ko) * 2020-10-13 2022-04-20 삼성전자주식회사 인터포저 구조 및 이를 포함하는 전자 장치.
TWI807348B (zh) * 2021-06-21 2023-07-01 矽品精密工業股份有限公司 覆晶作業及其應用之接合設備

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832296A (ja) * 1994-07-11 1996-02-02 Ibiden Co Ltd 電子部品を実装する際の位置合わせ方法
JP2006210937A (ja) * 1998-08-10 2006-08-10 Fujitsu Ltd ハンダバンプの形成方法
JP2007214330A (ja) * 2006-02-09 2007-08-23 Matsushita Electric Ind Co Ltd 導体ペーストの供給方法
JP2010517251A (ja) * 2006-11-22 2010-05-20 ロッコ・ベンチャーズ・プライベイト・リミテッド 改良されたボール実装装置および方法
JP2011044512A (ja) * 2009-08-20 2011-03-03 Nec Corp 半導体部品
JP2011114114A (ja) * 2009-11-26 2011-06-09 Fujikura Ltd フレキシブルプリント基板へのはんだペースト印刷方法およびはんだペースト印刷用凹版
JP2013122983A (ja) * 2011-12-12 2013-06-20 Fujitsu Ten Ltd はんだ供給方法、回路基板の製造方法、はんだ供給装置及びはんだ転写プレート

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376279A (ja) * 1986-09-19 1988-04-06 株式会社日立製作所 コネクタ及びそれを用いた半導体素子実装構造
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads
US5539186A (en) * 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5818697A (en) * 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
JPH11317413A (ja) * 1998-02-19 1999-11-16 Texas Instr Inc <Ti> 接着シ―トから基板へ粒子を移す方法およびその方法で製造された半導体パッケ―ジ
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6423939B1 (en) * 2000-10-02 2002-07-23 Agilent Technologies, Inc. Micro soldering method and apparatus
JP2003124624A (ja) * 2001-10-18 2003-04-25 Canon Inc ヒートコネクタ
JP4036786B2 (ja) * 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
WO2004107432A1 (ja) * 2003-05-29 2004-12-09 Fujitsu Limited 電子部品の実装方法、取外し方法及びその装置
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
US7378733B1 (en) * 2006-08-29 2008-05-27 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same
US8671561B2 (en) * 2007-05-24 2014-03-18 Shinko Electric Industries Co., Ltd. Substrate manufacturing method
JP4393538B2 (ja) * 2007-07-25 2010-01-06 新光電気工業株式会社 磁性はんだボールの配列装置および配列方法
US7474540B1 (en) * 2008-01-10 2009-01-06 International Business Machines Corporation Silicon carrier including an integrated heater for die rework and wafer probe
TWI462676B (zh) * 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
US8360303B2 (en) * 2010-07-22 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low stress joints using thermal compress bonding
US8828860B2 (en) * 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US20140151096A1 (en) * 2012-12-04 2014-06-05 Hongjin Jiang Low temperature/high temperature solder hybrid solder interconnects
KR20160113690A (ko) * 2014-03-29 2016-09-30 인텔 코포레이션 국소 열원을 이용한 집적 회로 칩 부착
CN105140203A (zh) * 2015-08-05 2015-12-09 三星半导体(中国)研究开发有限公司 焊球及其制造方法和包括焊球的球栅阵列封装件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832296A (ja) * 1994-07-11 1996-02-02 Ibiden Co Ltd 電子部品を実装する際の位置合わせ方法
JP2006210937A (ja) * 1998-08-10 2006-08-10 Fujitsu Ltd ハンダバンプの形成方法
JP2007214330A (ja) * 2006-02-09 2007-08-23 Matsushita Electric Ind Co Ltd 導体ペーストの供給方法
JP2010517251A (ja) * 2006-11-22 2010-05-20 ロッコ・ベンチャーズ・プライベイト・リミテッド 改良されたボール実装装置および方法
JP2011044512A (ja) * 2009-08-20 2011-03-03 Nec Corp 半導体部品
JP2011114114A (ja) * 2009-11-26 2011-06-09 Fujikura Ltd フレキシブルプリント基板へのはんだペースト印刷方法およびはんだペースト印刷用凹版
JP2013122983A (ja) * 2011-12-12 2013-06-20 Fujitsu Ten Ltd はんだ供給方法、回路基板の製造方法、はんだ供給装置及びはんだ転写プレート

Also Published As

Publication number Publication date
GB201619512D0 (en) 2017-01-04
US20170179069A1 (en) 2017-06-22
DE102016122134A1 (de) 2017-06-22
CN107039296A (zh) 2017-08-11
SG10201609529WA (en) 2017-07-28
US20180350767A1 (en) 2018-12-06
CN107039296B (zh) 2020-12-08
GB2545560B (en) 2020-02-12
TW201725634A (zh) 2017-07-16
KR20170073478A (ko) 2017-06-28
GB2545560A (en) 2017-06-21

Similar Documents

Publication Publication Date Title
JP2017118103A (ja) ボールグリッドアレイはんだ取付け
CN108352638B (zh) 具有直接功率的返工栅格阵列插入器
JP5448003B2 (ja) コンピューティングシステムおよびその方法
US20070117262A1 (en) Low Profile Stacking System and Method
JP2006295156A (ja) 半導体モジュール及びそれの製造方法
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
CN102843861B (zh) 印刷电路板以及印刷电路板组合结构
WO2017215488A1 (zh) 一种底部有焊端的模块
JP2009272529A (ja) 半田ボール搭載装置及び配線基板の製造方法
JP2012231118A (ja) 半導体装置のプリント配線板への固定のためのシステムおよび方法
US20130168841A1 (en) Programmable Interposer with Conductive Particles
US20080023840A1 (en) Via heat sink material
US9867295B2 (en) Ball grid array system
JP2014027244A (ja) 半田ボール実装装置及び半田ボール実装方法
KR20140026127A (ko) 인쇄회로기판 제조 방법
JP5699610B2 (ja) 実装構造体及びその製造方法、並びに、電子装置
US10111322B2 (en) Implementing reworkable strain relief packaging structure for electronic component interconnects
US7985622B2 (en) Method of forming collapse chip connection bumps on a semiconductor substrate
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
US20170179066A1 (en) Bulk solder removal on processor packaging
TWI391056B (zh) 焊盤、具有該焊盤的電路板和電子裝置
CN100391318C (zh) 具有转接构造的电子装置及其转接方法
JP2006216842A (ja) メモリカードおよびプリント配線板
JP2009231467A (ja) 基板ユニット,電子装置,及び基板ユニット製造方法
CN103369823B (zh) 印刷电路板及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703