CN102843861B - 印刷电路板以及印刷电路板组合结构 - Google Patents

印刷电路板以及印刷电路板组合结构 Download PDF

Info

Publication number
CN102843861B
CN102843861B CN201210177090.2A CN201210177090A CN102843861B CN 102843861 B CN102843861 B CN 102843861B CN 201210177090 A CN201210177090 A CN 201210177090A CN 102843861 B CN102843861 B CN 102843861B
Authority
CN
China
Prior art keywords
circuit board
printed circuit
pcb
connection pad
middle section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210177090.2A
Other languages
English (en)
Other versions
CN102843861A (zh
Inventor
李浩荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102843861A publication Critical patent/CN102843861A/zh
Application granted granted Critical
Publication of CN102843861B publication Critical patent/CN102843861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种印刷电路板以及印刷电路板组合结构，其中，该印刷电路板包含：多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。本发明提供的印刷电路板可有效解决将导线架式封装体接附到印刷电路板上时所会产生的焊锡缺陷问题。

Description

印刷电路板以及印刷电路板组合结构
技术领域
本发明有关于印刷电路板(printed circuit board,PCB)，更具体地，本发明有关于PCB以及PCB组合结构(printed circuit board assembly,PCBA)
背景技术
如今业界有多种的导线架式(leadframe-based)表面贴装(mount)元件，诸如四方扁平无引脚(quad flat no-lead,QFN)封装体、先进四边扁平无引脚式(advancedQFN,aQFN)封装体、薄型四边引脚扁平式封装体(low-profile quad flat package,LQFP)等。封装体可透过焊锡接附(attach to)在PCB上。将各封装体(即封装式集成电路)接附在PCB上即可制作出PCBA，PCBA可作为计算机、便携设备(如手机、平板计算机、笔记本电脑等)中的主板(motherboard)。
为了将封装体焊在PCB上，PCB表面的适当区域上会涂上锡膏(solder paste)。这锡膏可以模版印刷(stencil printing)方式涂布在PCB表面。在锡膏涂布后，封装体会被安装在PCB上，而整个PCBA可被放入炉中加热。此加热动作会导致锡膏融化使其吸润(wetting and wicking)。PCB上亦可加上焊锡屏蔽(solder mask)以在加热期间控制锡膏。该焊锡屏蔽会在PCB的外层上定义出开口并露出铜电路模式(pattern)，如PCB的输入/出(input/output,I/O)接垫、接地接垫(ground pad)、电源接垫(power pad)、及/或导热接垫(thermal pad)等。上述焊锡屏蔽会位于PCB上，而锡膏则会涂覆在PCB上那些封装体要接附且未为该焊锡屏蔽所保护的区域上。
图1为传统的PCB110一部分的焊垫(footprint)100的示意图，其可供封装体(如QFN式封装体)接附于其上。在本例中，PCB110包括一个单块式(monolithic)的接垫210以及以阵列方式排列的多个I/O接垫220、222，其中，接垫210位于中央区域101(以虚线表示)中，I/O接垫220、222设置在该中央区域101的外围区域102。该接垫210的表面积等于或略大于封装体的接地接垫(图未示)面积。一般而言，接垫210的外型应与接地接垫大致相同。导通孔212设计在中央区域101中，其可在接垫210、PCB110的至少一个内层以及该PCB110的背面之间导热或传递信号。位于封装体底面上的接地接垫可焊接在接垫210上以提供热传导与机械连结，也可提供电性连结。可以表面贴装技术(surface mounttechnology,SMT)来进行上述封装体接附在PCB上的步骤。
封装体的焊接质量对所制作出的封装体组合非常重要。为评估焊接的质量，业界一般采用目测或是自动化光学检测机台。然而，目前传统上用来将导线架式封装体，如QFN、aQFN、LQFP等等，接附到PCB的SMT所能得到的良率(yield)差强人意。目测检视时常常会在接垫210附近的内部焊接区域(例如I/O接垫222)发现如空焊(empty solder)、虚焊(cold solder joint)等缺陷。这类缺陷(空焊与虚焊等)是因为接垫210的尺寸较大因而散热较快所造成。由此可知，目前业界需要提供方法来解决将导线架式封装体接附到PCB上时所会产生的焊锡缺陷问题。
发明内容
有鉴于此，本发明提供一种印刷电路板以及印刷电路板组合结构。
本发明提供一种印刷电路板，用于导线架式封装体，其中该印刷电路板具有主表面，且该印刷电路板包括：多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。
本发明另提供一种印刷电路板组合结构，包括印刷电路板以及导线架式封装体；其中，该印刷电路板包括多个接垫，设于该印刷电路板的主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设于环绕该中央区域的外围区域内；以及导线架式封装体设置于该印刷电路板上。
本发明提供的印刷电路板可有效解决将导线架式封装体接附到印刷电路板上时所会产生的焊锡缺陷问题。
附图说明
图1为传统的PCB一部分的焊垫的示意图；
图2为根据本发明一个实施例的PCB一部分的焊垫的示意图；
图3为沿图2中切线I–I’所作的根据本发明实施例的PCBA的截面示意图。
具体实施方式
在下文的细节描述中，元件符号会标示在后附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节以使所属领域的技术人员得以具体实施。应理解，本发明中亦可利用其他的实施例或是在不违反所述实施例的前提下作出结构性、逻辑性、及电性上的改变。
图2为根据本发明一个实施例的PCB310部分的焊垫300的示意图，其可供封装体，如QFN、LQFP、aQFN或其他导线架式封装体接附其上。如图2所示，根据本发明的此实施例，PCB310包括多个接垫410，如导热接垫、接地接垫、电源接垫、及/或信号接垫等，该多个接垫410排列在该PCB310主表面310a上的中央区域301(以虚线表示)中。根据本发明此实施例，这些接垫410的尺寸可能相似或具有大致相同的表面积。又根据本发明的此实施例，接垫410平均地分布在该中央区域301中。PCB310还可包括以阵列方式排列的多个信号接垫420、422，该多个信号接垫420、422皆设置在该中央区域301周围的外围区域302中，也就是该多个信号接垫420、422设置在围绕该中央区域301的外围区域。此实施例的举例说明中共有五个接垫排列在该中央区域301中。然而，应理解的是，在不同的例子中这些接垫410的数目也可视设计需求而改变。
根据本发明实施例，中央区域301可对应于封装体(如QFN、LQFP、aQFN或其他导线架式封装体)上要接到PCB310上的接地接垫。更特别地，中央区域301的外型可与该封装体(如QFN、LQFP、aQFN或其他导线架式封装体)要接到PCB310上的接地垫大致相同。根据本发明实施例，该中央区域301中可平均地以及/或散落地分布着多个接垫410。在一个实施例中，该多个接垫410可以分布呈俯视对称模式以平均地支撑要接附到PCB310上的封装体(如QFN、LQFP、aQFN或其他导线架式封装体)重量。考虑到这一方面，中央区域301的四个角最好都要布有至少一个接垫410。
根据本发明实施例，接垫410的总表面积可能小于一个阀值，如中央区域301表面积的50％。在另一个实施例中，接垫410的总表面积可小于该中央区域301表面积的30％。各接垫410的形状可为圆形、矩形、多角形、或不规则形。此外，举例说明，该各个接垫410的尺寸(或直径)d可介于4mil到400mil之间。中央区域301内各接垫410的尺寸d可能大于或等于外围区域302内的各信号接垫420、422的尺寸。此外，应理解的是在本实施例中至少其中一个接垫410的尺寸会与中央区域301中的其他接垫410不同。例如，设置在中央区域301中心的中心接垫410的尺寸可能会大于设置在该中央区域301四个角落的角落接垫410。
中央区域301内至少会设置一个导通孔412位于至少一个接垫410的下方(如正下方)。该导通孔412可为一个镀通孔(plated through hole,PTH)，导通孔412可将接垫410耦接至PCB310的至少一个内层及/或PCB310的背面。导通孔412可在接垫410、PCB310的至少一个内层及/或PCB310的背面之间导热或传递信号。然而，需理解，在某些例子中至少一个接垫410下方的导通孔412会被省去或略掉。由于在本实施例中多个接垫410占去的面积比中央区域301的表面积小，故焊锡回焊(reflow)期间接垫410所散出的热会减少，因而有效地减少一般会发生在接垫410附近内焊锡接垫处的空焊与虚焊等缺陷。此外，中央区域301的其他表面区域可省略以作为PCB310上的电路布线(图未示)，此为使用本发明的另一优势所在。
图3为沿图2中切线I–I’所作的根据本发明实施例的PCBA600的截面示意图，该组合中包括一个导线架式封装体500贴装(如以焊锡方式)在PCB310的焊垫300上。如图3与图2所示，PCBA 600包括导线架式封装体500，其包括QFN、aQFN及LQFP，导线架式封装体500设置在PCB310的焊垫300上。图2中显示了一种焊垫300的布局示例。导线架式封装体500底面500b上可包括中央接地接垫510与多个I/O接垫520、522。中央接地接垫510与各多个I/O接垫520、522的表面可由可焊锡导电膜(solderable conductive film)(图未示)所保护。该可焊锡导电膜可为镍与/或金等成分。中央接地接垫510可对应于中央区域301与该中央区域301中的接垫410，而该多个I/O接垫520、522则可对应于外围区域302中的多个信号接垫420、422。当导线架式封装体500接附到PCB310的焊垫300上时，该中央接地接垫510可通过焊锡球710电性耦接至接垫410，而该多个I/O接垫520与522可分别通过焊锡球720与722电性耦接至多个信号接垫420与422。
为了将导线架式封装体500设置在PCB310上，接垫410与信号接垫420、422的表面可以涂上锡膏。该锡膏可以模版印刷方式涂布在PCB表面。在该锡膏涂覆后，可以开始进行将导线架式封装体500安装在PCB上的步骤，之后可将整个电路板组合置于炉中加热(即为已知的回焊制程)。上述加热动作会导致锡膏融化使其吸润。该PCB310上也可加上焊锡屏蔽(图未示)以在加热期间控制锡膏。该焊锡屏蔽会在PCB的外层上定义出开口并露出接垫410与信号接垫420、422。该焊锡屏蔽位于PCB上，而锡膏则会涂覆在PCB上那些导线架式封装体500要接附、未为该焊锡屏蔽所保护的区域上。
本领域的技术人员可理解在维持本发明所示内容的前提下，可对本发明的元件与方法加以修改或变形成多种样式。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种印刷电路板，用于导线架式封装体，其中该印刷电路板具有主表面，且该印刷电路板包括：
多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及
以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内；
其中，所述多个接垫的总表面积小于所述中央区域的表面积的50％，且每个接垫的表面积大于每个信号接垫的表面积。
2.如权利要求1所述的印刷电路板，其特征在于，该中央区域对应于该导线架式封装体底面上的接地接垫。
3.如权利要求2所述的印刷电路板，其特征在于，该中央区域的外型与要接附在该印刷电路板上的该导线架式封装体的该接地接垫的外型相同。
4.如权利要求1所述的印刷电路板，其特征在于，该多个接垫为平均排列于该中央区域内。
5.如权利要求1所述的印刷电路板，其特征在于，该多个接垫的分布呈俯视对称图案，以平均支撑要接附在该印刷电路板上的该导线架式封装体的重量。
6.如权利要求1所述的印刷电路板，其特征在于，在该中央区域内至少设有一个导通孔，该导通孔位于该多个接垫中至少其中一个的下方。
7.如权利要求6所述的印刷电路板，其特征在于，该导通孔为镀通孔，将该多个接垫耦接至该印刷电路板的至少一个内层。
8.如权利要求1所述的印刷电路板，其特征在于，在该中央区域内的该多个接垫中至少其中一个的尺寸与其它接垫不同。
9.如权利要求1所述的印刷电路板，其特征在于，该多个接垫至少包括一个中央接垫以及若干个角落接垫，其中该中央接垫位于该中央区域的中心，该若干个角落接垫位于该中央区域的四个角落。
10.如权利要求9所述的印刷电路板，其特征在于，该中央接垫的尺寸大于各该若干个角落接垫的尺寸。
11.如权利要求1所述的印刷电路板，其特征在于，该导线架式封装体为四方扁平无引脚封装体、薄型四侧引角扁平封装体或以上组合。
12.如权利要求1所述的印刷电路板，其特征在于，该导线架式封装体为先进四方扁平无引脚封装体。
13.一种印刷电路板组合结构，包括
印刷电路板，包括：多个接垫，设于该印刷电路板的主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设于围绕该中央区域的外围区域内；以及
导线架式封装体，设置于该印刷电路板上；
其中，所述多个接垫的总表面积小于所述中央区域的表面积的50％，且每个接垫的表面积大于每个信号接垫的表面积。
14.如权利要求13所述的印刷电路板组合结构，其特征在于，该导线架式封装体为四方扁平无引脚封装体、薄型四边引角扁平式封装体或以上组合。
15.如权利要求13所述的印刷电路板组合结构，其特征在于，该导线架式封装体为先进四方扁平无引脚封装体。
16.如权利要求13所述的印刷电路板组合结构，其特征在于，该中央区域对应于该导线架式封装体的底面上的接地接垫。
17.如权利要求16所述的印刷电路板组合结构，其特征在于，该中央区域的外型与该导线架式封装体的该接地接垫的外型相同。
18.如权利要求13所述的印刷电路板组合结构，其特征在于，该多个接垫为平均排列于该中央区域内。
CN201210177090.2A 2011-06-26 2012-05-31 印刷电路板以及印刷电路板组合结构 Active CN102843861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/169,009 US8804364B2 (en) 2011-06-26 2011-06-26 Footprint on PCB for leadframe-based packages
US13/169,009 2011-06-26

Publications (2)

Publication Number Publication Date
CN102843861A CN102843861A (zh) 2012-12-26
CN102843861B true CN102843861B (zh) 2015-04-22

Family

ID=47360768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210177090.2A Active CN102843861B (zh) 2011-06-26 2012-05-31 印刷电路板以及印刷电路板组合结构

Country Status (3)

Country Link
US (1) US8804364B2 (zh)
CN (1) CN102843861B (zh)
TW (1) TWI436712B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425139B2 (en) * 2012-09-12 2016-08-23 Marvell World Trade Ltd. Dual row quad flat no-lead semiconductor package
US9265152B2 (en) 2013-12-17 2016-02-16 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Dual side staggered surface mount dual in-line memory module
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
CN104505000B (zh) * 2014-12-26 2016-09-07 株洲南车时代电气股份有限公司 一种led显示模块
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板
CN212064501U (zh) * 2020-03-13 2020-12-01 华为技术有限公司 电路板结构和电子设备
CN114206090B (zh) * 2021-11-30 2024-04-16 四川天邑康和通信股份有限公司 一种能够有效解决pon/全光网关发热和屏蔽信号互绕的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420819A (zh) * 2007-10-23 2009-04-29 株式会社东芝 印刷线路板以及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US6597059B1 (en) * 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US20050082580A1 (en) * 2002-12-13 2005-04-21 Chih-Pin Hung Structure of wafer level package with area bump
JP2005150643A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd ランドグリッドアレイ型パッケージ
US7696594B2 (en) * 2005-12-22 2010-04-13 International Business Machines Corporation Attachment of a QFN to a PCB
JP2008166403A (ja) * 2006-12-27 2008-07-17 Toshiba Corp プリント配線板、プリント回路板、およびプリント回路板の接合部検査方法
GB0721927D0 (en) * 2007-11-08 2007-12-19 Cambridge Silicon Radio Ltd Chip packaging
JP2009164195A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体チップ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420819A (zh) * 2007-10-23 2009-04-29 株式会社东芝 印刷线路板以及电子设备

Also Published As

Publication number Publication date
US20120325540A1 (en) 2012-12-27
TWI436712B (zh) 2014-05-01
US8804364B2 (en) 2014-08-12
CN102843861A (zh) 2012-12-26
TW201301977A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
CN102843861B (zh) 印刷电路板以及印刷电路板组合结构
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
US8531821B2 (en) System for securing a semiconductor device to a printed circuit board
CN107039296B (zh) 球栅阵列焊接附着
WO2021184190A1 (zh) 电路板结构、电子产品、电路板结构的制备方法和维修方法
TWI455656B (zh) 印刷電路板以及電子設備
WO2017215488A1 (zh) 一种底部有焊端的模块
US8927878B2 (en) Printed circuit board and electronic apparatus thereof
US7254032B1 (en) Techniques for providing EMI shielding within a circuit board component
CN103367302A (zh) 基板装置
CN103582302A (zh) 印刷电路板及印刷电路板的制造方法
CN104882531A (zh) 一种led集成发光模组
JP2001102732A (ja) 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク
TW201340792A (zh) 印刷電路板
US9521741B1 (en) Side surface mounting of shields for a circuit board assembly
CN205789927U (zh) 降低散热干扰的电源芯片封装结构
EP2704536A1 (en) Method for producing a circuit board system
CN102595770A (zh) 电子装置、插入件以及制造电子装置的方法
TWI391056B (zh) 焊盤、具有該焊盤的電路板和電子裝置
CN101636045A (zh) 用于波峰焊设备的承载板
CN102111955B (zh) Pcb板连接结构及连接方法
US20120292088A1 (en) Electronic device with obliquely connected components
WO2021120877A1 (zh) 电路板组件、电子设备、加工电路板组件的方法
CN204696158U (zh) 一种led集成发光模组
CN213718311U (zh) 印制电路板、芯片和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant