CN212064501U - 电路板结构和电子设备 - Google Patents

电路板结构和电子设备 Download PDF

Info

Publication number
CN212064501U
CN212064501U CN202020317937.2U CN202020317937U CN212064501U CN 212064501 U CN212064501 U CN 212064501U CN 202020317937 U CN202020317937 U CN 202020317937U CN 212064501 U CN212064501 U CN 212064501U
Authority
CN
China
Prior art keywords
pad
area
pads
chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020317937.2U
Other languages
English (en)
Inventor
史洪宾
陈曦
涂海生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202020317937.2U priority Critical patent/CN212064501U/zh
Priority to EP20924183.5A priority patent/EP4096371A4/en
Priority to PCT/CN2020/101905 priority patent/WO2021179504A1/zh
Application granted granted Critical
Publication of CN212064501U publication Critical patent/CN212064501U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请公开一种电路板结构，包括主体和多个焊盘，主体表面设有芯片安装区，多个焊盘包括至少一个第一焊盘和多个第二焊盘，至少一个第一焊盘位于靠近芯片安装区的边角位置处，多个第二焊盘分布在芯片安装区的中心区域及至少一个第一焊盘的周围，第一焊盘的面积大于第二焊盘的面积的二倍，第一焊盘用于焊接芯片侧的至少两个独立的焊盘。本申请设置第一焊盘于芯片安装区的边缘区域，且第一焊盘的面积大于第二焊盘的面积的二倍，该设计增加了焊盘与芯片的结合面积，解决了芯片与电路板结构之间连接的机械可靠性问题，可以减少芯片与电路板结构之间的点胶量甚至不点胶，避免了点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、增加成本等问题。

Description

电路板结构和电子设备
技术领域
本申请涉及电路板技术领域，特别涉及用于焊接芯片的电路板结构和电子设备。
背景技术
为解决AP(Application Processor,应用处理器)和UFS(Universal FlashStorage,通用闪存存储)等大尺寸芯片的焊点机械可靠性问题，而在芯片和PCB之间的焊点点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、增加成本和工艺复杂性等问题。需要开发替代点胶的芯片与电路板结构处的机械可靠性提升技术。
实用新型内容
本申请提供一种电路板结构，通过电路板结构的焊盘设计，解决了电路板结构与芯片之间连接的机械可靠性的问题。
第一方面，本申请提供一种电路板结构，包括主体和多个焊盘，所述主体表面设有芯片安装区，所述多个焊盘包括至少一个第一焊盘和多个第二焊盘，所述至少一个第一焊盘位于靠近所述芯片安装区的边角位置处，所述多个第二焊盘分布在所述芯片安装区的中心区域及所述至少一个第一焊盘的周围，所述第一焊盘的面积大于所述第二焊盘的面积的二倍，所述第一焊盘用于焊接芯片侧的至少两个独立的焊盘。
本申请通过设置第一焊盘于芯片安装区的边缘区域，且第一焊盘的面积大于第二焊盘的面积的二倍，解决了大尺寸芯片与电路板结构之间连接的机械可靠性问题，具体而言，在电路板结构跌落时，边缘区域焊盘受到较大的应力，可靠性差，焊盘易于开裂，因此，将大尺寸的第一焊盘设置在边缘区域增加了焊盘与芯片及电路板结构的主体的结合面积，防止跌落时，焊盘开裂，有利于提高芯片与电路板结构连接的机械可靠性。由于机械可靠性的增强，可以减少芯片与电路板结构之间的点胶量甚至不点胶，有效的避免了在芯片和电路板结构之间的焊盘点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、增加成本和工艺复杂性等问题。
一种可能的实现方式中，所述至少一个第一焊盘电连接至所述主体的接地层；或者，所述至少一个第一焊盘为非功能焊盘；或者，所述至少一个第一焊盘为网络功能焊盘。换言之，至少一个第一焊盘可以为接地焊盘，或非功能焊盘或网络功能焊盘，接地焊盘连接至主体的接地层，非功能焊盘通常设置在芯片安装区的四个角落位置和外圈位置，起到物理连接芯片和电路板结构的目的，用来保护芯片内部的功能焊盘在受到机械和环境应力时不会最先断裂，影响产品功能，具有相同网络功能的多个独立的焊盘可以合并形成大尺寸的第一焊盘。
一种可能的实现方式中，所述芯片安装区包括位于所述中心区域外围且依次连接的第一侧边区，第二侧边区，第三侧边区和第四侧边区，所述第一侧边区和所述第三侧边区相对设置在所述中心区域的两侧，所述第二侧边区和所述第四侧边区相对设置在所述中心区域的两侧，电连接所述主体的接地层的所述第一焊盘分布在所述第一侧边区和所述第三侧边区，所述网络功能焊盘分布于所述第二侧边区和所述第四侧边区。
一种可能的实现方式中，所述网络功能焊盘电连接至所述主体的信号层。
一种可能的实现方式中，所述芯片安装区呈方形，所述第一焊盘分布在所述芯片安装区的四个角落位置，每个所述第一焊盘的尺寸为所述第二焊盘尺寸的两倍至四倍。角落位置的焊盘在受到机械和环境应力时易于开裂，大尺寸的第一焊盘分布在四个角落位置有利于提高芯片与电路板结构之间连接的机械可靠性。
一种可能的实现方式中，所述芯片安装区呈方形，所述芯片安装区划分为N*N的矩阵区域，所述第一焊盘位于所述芯片安装区的四个角落位置，且所述第一焊盘分布在8*8的矩阵区域内。由于角落位置8*8的矩阵区域内的焊盘易于出现开裂，所以大尺寸的第一焊盘分布在每个角落位置8*8的矩阵区域内可以提高芯片与电路板结构之间连接的机械可靠性。
一种可能的实现方式中，所述芯片安装区包括所述中心区域和边缘区域，边缘区域呈框形，环绕所述中心区域，所述边缘区域内分布多圈所述焊盘，所述第一焊盘分布在边缘区域内，位于最外圈的焊盘的周围设有阻焊层，且所述阻焊层遮盖所述焊盘的边缘。通过设置阻焊层，可以实现更高的机械可靠性，增强芯片与电路板结构的连接强度。通过设置阻焊层使得芯片与电路板之间可以不用点胶即可实现较高的机械可靠性，能够有效避免在芯片和电路板结构之间的焊盘点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、增加成本和工艺复杂性等问题。
一种可能的实现方式中，所述芯片安装区设有点胶口，所述点胶口位于所述芯片安装区的角落位置，所述芯片安装区的局部区域点胶。第一焊盘的设置提高了芯片与电路板结构之间连接的机械可靠性，为了实现更高的机械可靠性，可以在第一焊盘尺寸较小或第一焊盘数量较少的区域进行少量的局部点胶。
一种可能的实现方式中，所述芯片安装区的三个角落位置及沿着所述芯片安装区的边长方向的相邻的两个角落位置之间的区域点胶。
一种可能的实现方式中，所述第一焊盘的形状为长条形、三角形、正方形、平行四边形、梯形、多边形、圆形、L形、V形中的一种或多种，第一焊盘的形状可以根据需要设置。
第二方面，本申请提供一种电子设备，包括芯片和上述任一项实现方式所述的电路板结构，所述芯片安装在所述芯片安装区的所述多个焊盘处。
本申请提供的电路板结构解决了大尺寸芯片与电路板结构之间连接的机械可靠性问题，并可以减少芯片与电路板结构之间的点胶量甚至不点胶，有效的避免了在芯片和电路板结构之间的焊盘点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、高温高湿焊点枝晶短路、电容啸叫、增加成本和工艺复杂性等问题。
附图说明
图1是本申请一种实现方式提供的电路板结构的应用环境示意图；
图2是本申请一种实现方式提供的芯片焊接至电路板的结构示意图；
图3a是本申请一种实现方式提供的电路板结构示意图；
图3b是本申请一种实现方式提供的芯片侧的焊盘与电路板的第一焊盘对应设置的结构示意图；
图4是本申请一种实现方式提供的接地焊盘连接至接地层的结构示意图；
图5是本申请一种实现方式提供的非功能焊盘分布结构示意图；
图6是本申请一种实现方式提供的网络功能焊盘分布结构示意图；
图7是本申请一种实现方式提供的不同种类的焊盘的分布结构示意图；
图8是本申请另一种实现方式提供的电路板结构示意图；
图9是本申请一种实现方式提供的第一焊盘分布区域结构示意图；
图10是本申请另一种实现方式提供的第一焊盘分布区域结构示意图；
图11是本申请一种实现方式提供的电路板结构局部点胶结构示意图；
图12是本申请一种实现方式提供的设有阻焊层的焊盘的结构示意图；
图13是本申请一种实现方式提供的阻焊层的结构示意图。
具体实施方式
下面将结合附图，对本申请的具体实施方式进行清楚地描述。
本申请提供一种电路板结构和电子设备。如图1和图2所示，电子设备10包括芯片20和电路板结构30，电子设备10可以为手机、手表、平板电脑等产品，芯片20可以为封装形式的芯片，电源管理芯片等。芯片20的一侧设有芯片焊盘210，电路板结构30的一侧设有大尺寸的第一焊盘311和小尺寸的第二焊盘312，芯片20安装在电路板结构30上，具体而言，电路板结构30的中心区域内的每个独立的小尺寸的第二焊盘312与芯片20的芯片焊盘210一一对应，电路板结构30的边缘区域的大尺寸的第一焊盘311对应至少两个芯片焊盘210。边缘区域大尺寸的第一焊盘311的面积大于中心区域小尺寸的第二焊盘312的面积，增强了芯片20与电路板结构30之间连接的机械可靠性，使得芯片20在电路板结构30安装更稳固，避免跌落时，焊盘310开裂，芯片20与电路板结构30连接断开，影响电子设备10的功能。
芯片20通过焊料焊接至电路板结构30，芯片20安装至电路板结构30后，焊料形成焊球(参阅图2，大尺寸的焊球317，小尺寸的焊球318)，每个大尺寸的焊球317邻近芯片20一侧对应至少两个芯片焊盘210，每个大尺寸的焊球317邻近电路板结构30一侧对应边缘区域的一个大尺寸的第一焊盘311，每个小尺寸的焊球318邻近芯片20一侧对应一个芯片焊盘210，每个小尺寸的焊球318邻近电路板结构30一侧对应中心区域的一个小尺寸的第二焊盘312(参阅图1)。
如图1和图3a所示，电路板结构30包括主体320和多个焊盘310。主体320的表面设有芯片安装区330，芯片安装区330呈方形，芯片安装区330包括中心区域331和边缘区域332(即边缘位置处)，边缘区域332呈框形，环绕中心区域331，边缘区域332内分布多圈焊盘310，多个焊盘310包括至少一个第一焊盘311和多个第二焊盘312，至少一个第一焊盘311位于芯片安装区330的边缘区域332内，多个第二焊盘312分布在芯片安装区330的中心区域331和至少一个第一焊盘311的周围，且第一焊盘311的面积大于第二焊盘312的面积的二倍，第一焊盘311用于焊接芯片侧的至少两个独立的芯片焊盘210，例如，第一焊盘311可以对应于两个独立的芯片焊盘210(参阅图3b，即图3b中的长方形的第一焊盘311)，第一焊盘311也可以对应于四个独立的芯片焊盘210(参阅图3b，即图3b中三角形的第一焊盘311)。芯片20安装固定于电路板结构30上，芯片20的尺寸较大时(即芯片安装区330的尺寸较大)，在电路板结构30跌落的过程中，由于边缘区域332上的焊盘310受到较大的应力，可靠性差，易于开裂，使得大尺寸的芯片20与电路板结构30之间的连接断开，影响产品功能。本申请将大尺寸的第一焊盘311设置在边缘区域332内，增加了焊盘与芯片20及电路板结构30的主体320表面的芯片安装区330的结合面积，使得边缘区域的焊盘不易开裂，有利于提高芯片20与电路板结构30之间连接的机械可靠性，有效避免了在跌落时，焊盘开裂，大尺寸的芯片20与电路板结构30之间的连接断开。
一种可能的实现方式中，第一焊盘311的面积大于第二焊盘312的面积的二倍。第一焊盘311的面积大于第二焊盘312的面积的二倍时，通过增加第一焊盘311的面积有利于提高芯片20与电路板结构30之间连接的机械可靠性。
一种可能的实现方式中，至少一个第一焊盘可以为接地焊盘313，接地焊盘313电连接至主体320的接地层321(参阅图4)；至少一个第一焊盘可以为非功能焊盘314，非功能焊盘314通常设置在芯片安装区330的四个角落位置和外圈位置，起到物理连接芯片20和电路板结构30的目的，用来保护芯片20内部的功能焊盘在受到机械和环境应力时不会最先断裂，影响产品功能(参阅图5)；至少一个第一焊盘可以为网络功能焊盘315，网络功能焊盘315电连接至主体320的信号层322，具有相同网络功能的焊盘可以合并形成大尺寸的第一焊盘(参阅图6)。
一种可能的实现方式中，可以通过将多个独立的接地焊盘313，或多个独立的非功能焊盘314，或多个独立的具有相同网络功能的网络功能焊盘315合并成一个大尺寸的第一焊盘311，可以理解的，相比于全部采用多个独立的焊盘，合并后降低了电路板结构30上焊盘的数量，电路板结构30的加工成本通常与焊盘的数量相关，焊盘数量越多，成本越高，因此，合并后减少了焊盘的数量(即采用大尺寸的第一焊盘)则有利于降低电路板结构30的加工成本。
一种可能的实现方式中，在芯片安装区330内(参阅图7)，第一焊盘主要分布于边缘区域332内。可以将多个独立的接地焊盘合并为大尺寸的接地焊盘313(即第一焊盘为接地焊盘313)，可以将多个独立的相同功能网络的焊盘合并为大尺寸的同网络功能焊盘315(即第一焊盘为同网络功能焊盘315)。芯片安装区330包括位于中心区域331外围且依次连接的第一侧边区3321，第二侧边区3322，第三侧边区3323和第四侧边区3324，第一侧边区3321和第三侧边区3323相对设置在中心区域331的两侧，第二侧边区3322和第四侧边区3324相对设置在中心区域331的两侧，电连接主体的接地层的第一焊盘(即大尺寸的接地焊盘313)主要分布在第一侧边区3321和第三侧边区3323，同网络功能焊盘315主要分布于第二侧边区3322和第四侧边区3324。
一种可能的实现方式中，将呈方形结构的芯片安装区330划分为N*N的矩阵区域，第一焊盘311位于芯片安装区330的四个角落位置，由于角落位置8*8的矩阵区域C1、8*8的矩阵区域C2、8*8的矩阵区域C3、8*8的矩阵区域C4内的焊盘易于出现开裂，所以大尺寸的第一焊盘311主要分布在四个角落位置8*8的矩阵区域C1、8*8的矩阵区域C2、8*8的矩阵区域C3、8*8的矩阵区域C4内可以提高芯片20与电路板结构30之间连接的机械可靠性(参阅图8)。
一种可能的实现方式中，第一焊盘311分布在方形的芯片安装区330的四个角落位置，每个第一焊盘311的尺寸为第二焊盘312尺寸的二倍到四倍，大于四个以上的焊盘合并焊接过程中的焊锡流动方向不可控，导致的焊接效果一致性差，容易出现焊锡和器件侧焊盘分离等焊接不良。角落位置的焊盘在受到机械和环境应力时易于开裂，因此，分布于四个角落的第一焊盘311为两个到四个第二焊盘312合并而成，第一焊盘311分布在四个角落位置有利于提高芯片20与电路板结构30之间连接的机械可靠性，增强芯片20与电路板结构30的连接强度。
一种可能的实现方式中，芯片的尺寸较大时需要将独立的焊盘合并形成尺寸较大的第一焊盘。芯片的长度为L，宽度为W，芯片安装区330划分为N*N的矩阵区域，当L*W>11mm*11mm，N*N的矩阵的边缘区域的最外3圈和角落最外5行的焊盘用于合并形成大尺寸的第一焊盘(参阅图9，即第一焊盘可以位于图9中八边形虚线框335与芯片安装区330的边界B1、边界B2、边界B3、边界B4之间的区域)，当11mm*11mm≥L*W>8mm*8mm，N*N的矩阵的边缘区域的最外2圈和角落最外3行的焊盘用于合并形成大尺寸的第一焊盘(参阅图10，即第一焊盘可以位于图10中八边形虚线框335与芯片安装区330的边界B1、边界B2、边界B3、边界B4之间的区域)，当L*W≤8mm*8mm，由于芯片20的尺寸较小(即芯片安装区的尺寸较小)，可以不设置第一焊盘，即多个独立的焊盘可以不合并。
一种可能的实现方式中，在边缘区域设置大尺寸的第一焊盘311提高了芯片20与电路板结构30之间连接的机械可靠性，为了满足更高的机械可靠性需求，可以在第一焊盘311尺寸较小或第一焊盘311数量较少的区域(参阅图11，即点胶区333)进行少量的局部点胶，进一步增强机械可靠性，具体而言，芯片安装区330设有点胶口334，点胶口334位于芯片安装区330的角落位置，芯片安装区330的三个角落位置及沿着芯片安装区的边长方向(即边界B1和边界B2)的相邻的两个角落位置之间的区域点胶。点胶区333的内部边界A1与芯片安装区330的边界B1之间的垂直距离小于边界B2长度的一半，点胶区333的内部边界A2与芯片安装区330的边界B2之间的垂直距离小于边界B1长度的一半。相比于采用多个独立焊盘需要大面积点胶(传统点胶要求芯片20和电路板结构30之间大于80％的区域要被胶填充以保障跌落等机械可靠性)，本申请通过在边缘区域设置大尺寸的第一焊盘311，使得芯片20与电路板结构30之间的连接强度明显增强(即机械可靠性增加)，因此，只要求芯片20与电路板结构30之间大于50％甚至更小的区域被胶填充即可保障跌落时的机械可靠性，有效降低了实现点胶效果的难度。具体的点胶位置还要考虑焊盘跌落应力仿真和焊盘切片的结果，对仿真应力较高和切片已发现功能焊盘完全断裂的区域优先进行点胶。
一种可能的实现方式中，第一焊盘311的形状可以为长条形、三角形、正方形、平行四边形、梯形、多边形、圆形、L形、V形中的一种或多种，第一焊盘311的形状可以根据需要设置于芯片安装区的边缘区域。
如图12和图13所示，第一焊盘311分布于边缘区域332内，位于外圈的独立焊盘(图12中的圆圈均表示焊盘，外侧的大圆圈表示设有阻焊层的焊盘(SMD,solder mask define)3121，内侧的小圆圈表示独立的没有设置阻焊层的焊盘(NSMD,non-solder mask define)即第二焊盘312)和第一焊盘311的周围设有阻焊层316。以第一焊盘311周围的阻焊层为例(参阅图13)，阻焊层316遮盖第一焊盘311边缘的上表面，阻焊层316与第一焊盘311的上表面共同形成限位空间(即形成凹槽结构)，焊球317位于限位空间内，焊球317焊接时焊锡填满限位空间，用于增强焊球317与第一焊盘311的结合力。外圈的独立焊盘周围的阻焊层的设置与上述第一焊盘311周围的阻焊层的设置相同，外圈的独立焊盘的周围设置阻焊层后即形成设有阻焊层的焊盘3121。通过设置阻焊层316，可以实现更高的机械可靠性，增强芯片20与电路板结构30的连接强度。
一种可能的实现方式中，第一焊盘311(即将多个独立的焊盘310合并为一个大尺寸的第一焊盘311)对应的焊球317的高度，例如80um(焊球317是将芯片20焊接到电路板结构30的焊盘上的焊料，焊球317的高度是指，焊球317在垂直于电路板结构的主体的方向上的焊料尺寸)可以低于只设置多个独立的焊盘中的焊球的高度，例如180um，焊球317的高度也可以根据具体的需求设置。
一种可能的实现方式中，通过在边缘区域332设置大尺寸的第一焊盘311，并在外圈和角落位置设置阻焊层316有效提高了机械可靠性，使得芯片与电路板之间可以不用点胶即可达到产品的机械可靠性要求，能够有效避免在芯片和电路板结构之间的焊盘点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、高温高湿焊点枝晶短路、电容啸叫、增加成本和工艺复杂性等问题，具体而言，由于没有点胶，在加热返修的时候没有高热膨胀系数的胶挤压融化或接近融化的焊盘，不会导致芯片和焊盘发生分离，因此不会发生返修焊点退润湿失效的问题；由于没有点胶，点胶元件附近的粘胶敏感元件(如WLCSP、电感等)的侧壁在机械或温度变化的情况下就不会受到胶的拉扯力，因此不会发生敏感元件粘胶失效的问题；由于没有点胶，就不存在点胶空洞，焊点之间的温度和外界保持一致不能形成凝露，即湿度相对点胶空洞场景下更低，因此可降低枝晶的生长速度，也就不存在高温高湿焊点枝晶短路的问题；仿真显示某电容在点胶前的振动幅度仅为点胶情况下的1/3500，因此不点胶通常可以实现电容啸叫的程度不足以为人耳感知到。
本申请通过设置第一焊盘于芯片安装区的边缘区域，且第一焊盘的尺寸大于第二焊盘的尺寸，解决了大尺寸芯片与电路板结构之间连接的机械可靠性问题，由于机械可靠性的增强，可以减少芯片与电路板结构之间的点胶量甚至不点胶，有效的避免了在芯片和电路板结构之间的焊盘点胶存在点胶元件焊点返修退润湿、敏感元件粘胶失效、高温高湿焊点枝晶短路、电容啸叫、增加成本和工艺复杂性等问题。
以上，仅为本申请的部分实施例和实施方式，本申请的保护范围不局限于此，任何熟知本领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (11)

1.一种电路板结构，其特征在于，包括主体和多个焊盘，所述主体表面设有芯片安装区，所述多个焊盘包括至少一个第一焊盘和多个第二焊盘，所述至少一个第一焊盘位于靠近所述芯片安装区的边缘位置处，所述多个第二焊盘分布在所述芯片安装区的中心区域及所述至少一个第一焊盘的周围，所述第一焊盘的面积大于所述第二焊盘的面积的二倍，所述第一焊盘用于焊接芯片侧的至少两个独立的焊盘。
2.如权利要求1所述的电路板结构，其特征在于，所述至少一个第一焊盘电连接至所述主体的接地层；或者，所述至少一个第一焊盘为非功能焊盘；或者，所述至少一个第一焊盘为网络功能焊盘。
3.如权利要求2所述的电路板结构，其特征在于，所述芯片安装区包括位于所述中心区域外围且依次连接的第一侧边区，第二侧边区，第三侧边区和第四侧边区，所述第一侧边区和所述第三侧边区相对设置在所述中心区域的两侧，所述第二侧边区和所述第四侧边区相对设置在所述中心区域的两侧，电连接所述主体的接地层的所述第一焊盘分布在所述第一侧边区和所述第三侧边区，所述网络功能焊盘分布于所述第二侧边区和所述第四侧边区。
4.如权利要求2所述的电路板结构，其特征在于，所述网络功能焊盘电连接至所述主体的信号层。
5.如权利要求1所述的电路板结构，其特征在于，所述芯片安装区呈方形，所述第一焊盘分布在所述芯片安装区的四个角落位置，每个所述第一焊盘的尺寸为所述第二焊盘尺寸的两倍至四倍。
6.如权利要求1所述的电路板结构，其特征在于，所述芯片安装区呈方形，所述芯片安装区划分为N*N的矩阵区域，所述第一焊盘位于所述芯片安装区的四个角落位置，且所述第一焊盘分布在8*8的矩阵区域内。
7.如权利要求5或6所述的电路板结构，其特征在于，所述芯片安装区包括所述中心区域和边缘区域，所述边缘区域呈框形，环绕所述中心区域，所述边缘区域内分布多圈所述焊盘，所述第一焊盘分布在所述边缘区域内，位于最外圈的所述焊盘的周围设有阻焊层，且所述阻焊层遮盖所述焊盘的边缘。
8.如权利要求5或6所述的电路板结构，其特征在于，所述芯片安装区设有点胶口，所述点胶口位于所述芯片安装区的角落位置，所述芯片安装区的局部区域点胶。
9.如权利要求8所述的电路板结构，其特征在于，所述芯片安装区的三个角落位置及沿着所述芯片安装区的边长方向的相邻的两个角落位置之间的区域点胶。
10.如权利要求5或6所述的电路板结构，其特征在于，所述第一焊盘的形状为长条形、三角形、正方形、平行四边形、梯形、多边形、圆形、L形、V形中的一种或多种。
11.一种电子设备，其特征在于，包括芯片和如权利要求1至10任一项所述的电路板结构，所述芯片安装在所述芯片安装区的所述多个焊盘处。
CN202020317937.2U 2020-03-13 2020-03-13 电路板结构和电子设备 Active CN212064501U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202020317937.2U CN212064501U (zh) 2020-03-13 2020-03-13 电路板结构和电子设备
EP20924183.5A EP4096371A4 (en) 2020-03-13 2020-07-14 PRINTED CIRCUIT STRUCTURE AND ELECTRONIC DEVICE
PCT/CN2020/101905 WO2021179504A1 (zh) 2020-03-13 2020-07-14 电路板结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020317937.2U CN212064501U (zh) 2020-03-13 2020-03-13 电路板结构和电子设备

Publications (1)

Publication Number Publication Date
CN212064501U true CN212064501U (zh) 2020-12-01

Family

ID=73531182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020317937.2U Active CN212064501U (zh) 2020-03-13 2020-03-13 电路板结构和电子设备

Country Status (3)

Country Link
EP (1) EP4096371A4 (zh)
CN (1) CN212064501U (zh)
WO (1) WO2021179504A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法
CN115023024A (zh) * 2021-09-26 2022-09-06 荣耀终端有限公司 电路板及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230215798A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages
CN116705740A (zh) * 2022-09-05 2023-09-05 荣耀终端有限公司 一种芯片、芯片封装结构、芯片封装方法及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
US7906835B2 (en) * 2007-08-13 2011-03-15 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
FR2967328B1 (fr) * 2010-11-10 2012-12-21 Sierra Wireless Inc Circuit electronique comprenant une face de report sur laquelle sont agences des plots de contact
US8804364B2 (en) * 2011-06-26 2014-08-12 Mediatek Inc. Footprint on PCB for leadframe-based packages
CN203590596U (zh) * 2013-11-19 2014-05-07 佛山市顺德区顺达电脑厂有限公司 一种焊盘结构
CN103943598B (zh) * 2014-03-31 2016-08-17 山东华芯半导体有限公司 一种通用预封装基板结构、封装结构及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法
CN115023024A (zh) * 2021-09-26 2022-09-06 荣耀终端有限公司 电路板及电子设备
CN115023024B (zh) * 2021-09-26 2023-10-20 荣耀终端有限公司 电路板及电子设备

Also Published As

Publication number Publication date
WO2021179504A1 (zh) 2021-09-16
EP4096371A4 (en) 2023-10-18
EP4096371A1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
CN212064501U (zh) 电路板结构和电子设备
CN203456452U (zh) 集成电路封装件
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
US20040256643A1 (en) Pakage structure with a heat spreader and manufacturing method thereof
KR20000076871A (ko) 반도체장치
US7911019B2 (en) Reflowable camera module with improved reliability of solder connections
JP4311774B2 (ja) 電子部品パッケージおよびプリント配線板
TWI436712B (zh) 印刷電路板以及印刷電路板組合結構
JP2010278133A (ja) 回路基板
CN101114623B (zh) 封装模块及电子装置
CN101883472A (zh) 表面贴片电容的pcb封装及其方法、印刷电路板和设备
JP2007005452A (ja) 半導体装置
JP2009004447A (ja) プリント回路板、電子機器、および半導体パッケージ
CN115623813A (zh) 一种显示面板、显示装置及封装方法
JP2004289156A (ja) リセスボンド半導体パッケージ基板
JPH08288658A (ja) Ｂｇａパッケージ搭載用印刷配線基板
CN114038869B (zh) 显示面板、显示背板及其制作方法
CN210575938U (zh) 一种用于lga封装的基板结构
US20220013484A1 (en) Chip, circuit board and electronic device
CN110648992B (zh) 基板、芯片、电路板和超算设备
CN211320083U (zh) 芯片封装结构
JPH07335680A (ja) 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
CN220400584U (zh) 芯片封装基板、芯片封装结构和芯片模组
CN219513089U (zh) 芯片封装
CN115497901B (zh) 改善凸点开裂失效的高密度封装装置和方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant