CN211320083U - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN211320083U CN211320083U CN202020041639.5U CN202020041639U CN211320083U CN 211320083 U CN211320083 U CN 211320083U CN 202020041639 U CN202020041639 U CN 202020041639U CN 211320083 U CN211320083 U CN 211320083U
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit board
- opening
- package structure
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型涉及一种芯片封装结构,所述芯片封装结构包括:电路板;补强板,所述补强板固定于所述电路板上,且所述补强板具有第一开口,所述第一开口暴露出所述电路板的部分表面;芯片组件,位于所述补强板的第一开口内,所述芯片组件包括芯片,所述芯片具有相对的第一表面和第二表面,所述芯片的第二表面固定于所述电路板上,且与所述电路板之间形成有电连接,所述补强板的顶部表面高于所述芯片组件的顶部表面。所述芯片封装结构的厚度较小。
Description
技术领域
本实用新型涉及传感技术领域,尤其涉及一种芯片封装结构。
背景技术
随着移动支付等应用的发展,终端产品的智能化程度不断提高,智能手机等移动终端内部的集成度越来越高,对移动终端中芯片模组体积的要求也越来越严格。在保证芯片模组功能的同时,终端系统需要更薄的芯片模组来应对终端内部越来越狭小的设计空间。
传统的板上芯片(COB,Chip on Board)封装方式或晶圆级芯片封装(WLCSP,WaferLevel Chip Scale Package)方式,对于成品的厚度要求不高。其中,COB封装的工序是先将裸芯片黏到完工的基板上,再经打线(Wire Bonding)完成线路电性连接,再点上胶水保护芯片和线路;还可以包括其他标准插脚或贴片元件的工序。WLCSP封装,则是先在整片晶圆上进行封装和测试,然后切割成一个个裸芯片(Die),Die和电路板之间通过表面贴装(SMT)或ACF导电膜进行电连接,再点上底部填充胶保护芯片和线路。
请参考图1a,为采用COB封装形成的芯片封装结构示意图。
CIS芯片13通过粘合剂12与玻璃盖板11进行封装;芯片13通过金线14和电路板16进行电连接,芯片13通过DAF胶15和电路板16进行粘合,电路板16底部通过粘合剂17和补强钢片18进行固定,在电路板16的上面四周放置支撑件10,通过粘合剂19与电路板16粘合;在整体结构上,封装结构由玻璃盖板11,芯片13,电路板16和补强钢片18进行堆叠,厚度较大。
请参考图1b,为采用WLCSP封装形成芯片封装结构示意图。
玻璃盖板21和芯片23通过粘合剂22胶合在一起,芯片23下面设置有焊盘,通过凸块或者焊垫的形式制作,通过焊料44将焊盘与电路板25连接,补强钢片27放置于电路板25下面,支撑件29放置在电路板25上部,通过粘合剂28固定。在结构上,芯片23、电路板25和补强钢片27进行堆叠,增加了厚度,并且使用补强钢片27和支撑件29这两种物料,增加物料数量。
上述现有的封装结构,无论是COB的芯片封装结构,还是WLCSP的芯片封装结构,在厚度上均取决于芯片、焊料、PCB板和相应机械补强部件的叠加总厚度。目前,上述封装结构总体的模组厚度都会大于0.5mm,无法满足内部空间日益紧张的手机智能终端的需求。而目前,而传统的COB封装方式或WLCSP封装方式很难进一步降低整体模组的厚度,需要对现有的COB封装方式或WLCSP封装方式进行改进。
实用新型内容
本实用新型所要解决的技术问题是,提供一种芯片封装结构,降低芯片封装结构的厚度。
为了解决上述问题,本实用新型提供了一种芯片封装结构,包括:电路板;补强板,所述补强板固定于所述电路板上,且所述补强板具有第一开口,所述第一开口暴露出所述电路板的部分表面;芯片组件,位于所述补强板的第一开口内,所述芯片组件包括芯片,所述芯片具有相对的第一表面和第二表面,所述芯片的第二表面固定于所述电路板上,且与所述电路板之间形成有电连接,所述补强板的顶部表面高于所述芯片组件的顶部表面。
可选的,所述芯片组件还包括:盖板,所述盖板覆盖至少部分所述芯片的第一表面。
可选的,所述芯片为光学传感芯片,所述芯片的第一表面内形成有光传感单元阵列;所述盖板为玻璃。
可选的,所述芯片的第二表面与所述电路板之间通过粘结层固定,所述芯片的第一表面上形成有连接结构,所述连接结构与所述电路板之间通过引线形成电连接。
可选的,所述芯片的第二表面内形成有再布线层,以及连接所述再布线层的焊接凸点;所述芯片通过所述焊接凸点固定于所述电路板表面,并且与所述电路板之间形成电连接。
可选的,所述芯片的第二表面包括凸起区域和位于所述凸起区域外围的形成有电连接结构的连接区域,所述凸起区域顶部高于所述连接区域;所述电路板内具有贯穿所述电路板的第二开口,所述连接区域固定于所述第二开口外侧的电路板表面,与所述电路板之间形成电连接,且使得所述凸起区域悬空于所述第二开口内。
可选的,所述电路板为柔性电路板。
可选的,所述补强板为环形钢板。
本实用新型的封装结构的主体是芯片组件与电路板的堆叠,采用具有开口的补强板设置于芯片组件周围,基本不占用封装结构的厚度;并且所述补强板既用于支撑电路板又可以作为封装结构进行安装时的支撑件,无需额外再设置支撑件,从而可以节省物料,减少物料堆叠采用的黏胶层厚度,最终简化了封装结构,进一步降低封装结构厚度。
进一步的,对于芯片表面具有凸起区域的芯片结构,所述封装结构的电路板也可以具有开口,对应于芯片表面的凸起区域,使得凸起区域设置于所述电路板的开口内,以及补强板设置于芯片组件的周围,使得所述电路板以及补强板均不占用封装结构的堆叠厚度,进一步降低封装结构的总厚度。
附图说明
图1a为现有技术中采用COB封装形成的芯片封装结构示意图;
图1b为现有技术中采用WLCSP封装形成芯片封装结构示意图;
图2a为本实用新型一具体实施方式的采用COB封装形成的芯片封装结构示意图;
图2b为本实用新型一具体实施方式的采用WLCSP封装形成的芯片封装结构示意图;
图3a至图3b为本实用新型一具体实施方式的芯片封装结构的结构示意图;
图4a至图4b为本实用新型一具体实施方式的芯片封装结构的结构示意图;
图5为本实用新型一具体实施方式的芯片封装结构的结构示意图。
具体实施方式
如背景技术中所述,现有技术的芯片封装结构的厚度至少包括芯片、电路板以及机械补强结构的叠加总厚度。
为了能够降低封装结构的总厚度,一种方法是在电路板上形成开口,将芯片设置于所述开口内。
请参考图2a,为一种采用COB封装形成的芯片封装结构示意图。
CIS芯片103通过粘合剂102与玻璃盖板101进行封装;芯片13通过DAF胶105和补强钢板108进行粘合,电路板106中间掏空,分布在芯片103的四周,不占用芯片模组的厚度空间,补强钢片108放置于电路板106下面,芯片103通过金线104和电路板106进行电连接,在电路板106的上面四周放置支撑件100,通过粘合剂109与电路板106粘合;在整体结构上,封装结构由玻璃盖板101,芯片103和补强钢片108进行堆叠,省去了电路板106的厚度,但是还是需要实用补强钢板108和支撑件100两种物料。
请参考图2b,为采用WLCSP封装形成芯片封装结构示意图。
玻璃盖板201和芯片203通过粘合剂202胶合在一起,芯片203下面设置有焊盘206,通过ACF键合技术或者焊料(solder)2061将焊盘206与电路板209连接,电路板209中间掏空,焊盘206位于芯片203下部四周。电路板209的厚度,焊盘206的厚度,焊料2061的厚度之和与芯片203四周斜切的厚度一致,将芯片203架空;补强钢片211放置电路板209下方,通过粘合剂210固定;支撑件207放置在电路板209上部,通过粘合剂208固定。在结构上,玻璃盖板201,芯片203和补强钢片211进行堆叠,使用补强钢片211和支撑件207这两种物料,增加物料数量。
上述具体实施方式,通过将电路板掏空,使得芯片封装结构的总厚度下降,但是整个芯片封装结构还是包括芯片、电路板以及机械补强结构至少三种物料。
本申请提出了一种新的封装结构及其形成方法,进一步简化了封装结构,降低了封装结构的总厚度。
下面结合附图对本实用新型提供的封装结构及其形成方法的具体实施方式做详细说明。
请参考图3a和图3b,为本实用新型一具体实施方式的芯片封装结构的示意图。其中,图3a为沿图3b中割线A-A’的剖面示意图,图3b为俯视示意图。
所述芯片封装结构包括:电路板310、补强板320以及芯片组件330。
所述电路板310为柔性电路板(FPCB),厚度较低,以降低封装结构的整体厚度。所述电路板310内形成有电路,用于与所述芯片组件330之间进行电信号的传输。
所述补强板320,固定于所述电路板310上,且所述补强板320具有第一开口321,所述第一开口321暴露出所述电路板310的部分表面。所述补强板320底部表面通过粘结层322固定于所述电路板310表面。所述粘结层322可以为树脂、塑胶等聚合物粘胶层。
由于电路板310为柔性电路板,机械强度不够,容易发生形变。所述补强板320具有较高的机械强度,固定于所述电路板310表面,能够对所述电路板310起到机支撑作用,以防止所述电路板310发生形变,确保所述电路板310与所述芯片组件330之间的结合可靠性。所述补强板320采用高强度材料,例如钢板,具有较高的机械强度,并且不易损坏。在其他具体实施方式中,所述补强板320还可以采用其他高强度材料,例如FR-4(环氧玻璃布层压板)或PI(聚酰亚胺)等。
所述芯片组件330包括芯片331,所述芯片331具有相对的第一表面3311和第二表面3312,所述芯片331的第二表面3312固定于所述电路板310上,且与所述电路板310之间形成有电连接,所述补强板320的顶部表面高于所述芯片组件330的顶部表面。
所述芯片331的第二表面3312通过粘结层3313固定于所述电路板310表面。所述粘结层322可以为DAF(Die Attach Film)胶层或其他聚合物粘胶层。所述芯片331第一表面3311上的连接结构通过引线3314与电路板310内的电路之间形成电连接。所述引线3314与所述电路板310之间的连接处位于所述补强板230与所述芯片331之间。
所述芯片组件331还包括盖板332,所述盖板332覆盖至少部分所述第一表面3311,所述盖板332用于保护所述芯片331以及防水等。
该具体实施方式中,所述芯片331为光学传感芯片,所述芯片331的第一表面3311内形成有光传感单元阵列,以及围绕所述光传感单元阵列设置的焊垫等连接结构;所述盖板331为透明盖板,该具体实施方式中,所述盖板331为玻璃或有机玻璃。所述盖板331覆盖所述芯片331第一表面3311内的光传感单元阵列,暴露出所述芯片331的第一表面3311边缘的连接结构。
在其他具体实施方式中,所述芯片331还可以为其他类型的芯片,例如压力传感芯片、红外传感芯片等。本领域技术人员可以根据所述芯片331的具体类型,选择合适的盖板332的材料,对所述芯片331进行保护。在其他具体实施方式中,所述芯片组件330也可以仅包括所述芯片331,无需通过盖板对芯片331进行保护。
该具体实施方式中,所述补强板320顶部高于所述芯片组件330的顶部,即高于所述盖板332的顶部。当所述封装结构贴装于电子设备上时,所述补强板320顶部表面作为贴装表面,可以在所述芯片组件330与贴装表面之间留有固定的空气间隙,方便直接进行测试。
该具体实施方式中,所述补强板320为闭合的环形,环形包围区域为第一开口321为矩形,在其他具体实施方式中,所述第一开口321还可以为圆形、多边形等其他图形,在此不作限定。
所述补强板320顶部与所述盖板332顶部的高度差可以为100μm~300μm,可以根据实际需求进行调整。
所述芯片组件330位于所述补强板320的第一开口321内,所述补强板320既能够用于支撑所述电路板310的强度,还可以作为封装结构安装至电子设备时的支撑件。
上述具体实施方式的芯片封装结构的主体是芯片组件330与电路板310的堆叠,封装结构的厚度主要由电路板310以及芯片组件330以及堆叠采用的粘结层决定,补强板320设置于芯片330的周围,基本不占用封装结构的厚度;并且,补强板320同时可以作为芯片封装结构的支撑件,无需额外再设置支撑件,从而可以节省物料,进一步减少物料堆叠采用的黏胶层厚度,最终简化了封装结构,进一步降低封装结构厚度。
本实用新型的具体实施方式还提供一种上述封装结构的形成方法。
请参考图3a,所述封装结构的形成方法包括:
步骤1:提供电路板310。
所述电路板310为柔性电路板(FPCB),厚度较低,以降低封装结构的整体厚度。所述电路板310内形成有电路,用于与所述芯片组件330之间进行电信号的传输。
步骤2:提供芯片组件330,所述芯片组件332包括芯片331,所述芯片331具有相对的第一表面3311和第二表面3312。
所述芯片组件330还可以包括:盖板332,所述盖板332覆盖至少部分所述芯片331的第一表面3311。所述盖板332用于保护所述芯片331以及防水等。该具体实施方式中,所述芯片331为光学传感芯片,所述芯片331的第一表面3311内形成有光传感单元阵列;相应的,所述盖板332为透明材料,例如玻璃、有机玻璃等。
在其他具体实施方式中,所述芯片331还可以为其他类型的芯片,例如压力传感芯片、红外传感芯片等。本领域技术人员可以根据所述芯片331的具体类型,选择合适的盖板332的材料,对所述芯片331进行保护。在其他具体实施方式中,所述芯片组件330也可以仅包括所述芯片331,无需通过盖板对芯片331进行保护。
步骤3:将所述芯片331的第二表面3312朝向所述电路板310,固定于所述电路板310表面,且与所述电路板310之间形成电连接。
将所述芯片331的第二表面3312与所述电路板310之间通过粘结层3313固定,所述粘结层322可以为DAF(Die Attach Film)胶层或其他聚合物粘胶层。所述芯片331的第一表面3311上形成有连接结构,采用引线键合工艺将所述连接结构与所述电路板310之间通过一线3314形成电连接。所述引线3314与所述电路板310之间的连接处位于所述补强板230与所述芯片331之间。
步骤4:在所述电路板310上固定补强板320,所述补强板320具有第一开口321,所述芯片组件330位于所述第一开口321内,并且所述补强板320的顶部表面高于所述芯片组件330的顶部表面。
所述补强板320,固定于所述电路板310上,且所述补强板320具有第一开口321,所述第一开口321暴露出所述电路板310的部分表面。所述补强板320底部表面通过粘结层322固定于所述电路板310表面。所述粘结层322可以为树脂、塑胶等聚合物粘胶层。所述补强板320采用高强度材料,例如钢板,具有较高的机械强度,并且不易损坏。在其他具体实施方式中,所述补强板320还可以采用其他高强度材料,例如FR-4(环氧玻璃布层压板)或PI(聚酰亚胺)等。
所述芯片组件330位于所述补强板320的第一开口321内,所述补强板320既能够用于支撑所述电路板310的强度,还可以作为封装结构安装至电子设备时的支撑件。
该具体实施方式中,将芯片组件330与相应尺寸的电路板310进行粘贴,每个电路板310表面固定一个具有开口的补强板320。
在其他具体实施方式中,所述电路板还可以具有多个重复的电路板单元,每个电路板单元对应一个芯片封装结构;同时将多个芯片组件以及补强板粘贴固定于所述电路板表面后,对所述电路板进行分割,形成若干如图3a、3b所示的芯片封装结构。
完成上述芯片封装结构之后,还可以在所述封装结构表面进行贴膜,例如在所述补强板的上表面进行贴膜,以对封装结构提供保护。
请参考图4a和图4b,为本实用新型另一具体实施方式的芯片封装结构的结构示意图;其中,图4a为沿图4b中割线B-B’的剖面示意图,图4b为俯视示意图。
该具体实施方式中,所述芯片封装结构包括:电路板410、补强板420以及芯片组件430。
所述芯片组件430包括芯片431,所述芯片431具有相对的第一表面4311和第二表面4312,所述芯片431的第二表面4312固定于所述电路板410上,且与所述电路板410之间形成有电连接,所述补强板420的顶部表面高于所述芯片组件430的顶部表面。所述芯片431为采用晶圆级芯片封装(WLCSP)方式形成的裸芯片,具体的,通过在形成有若干裸芯片的晶圆背面进行再布线等方式,形成连接芯片内部功能区域的电路之后,进行测试然后再进行切割获得所述裸芯片。
所述芯片组件430还包括盖板432,所述芯片431的第一表面4311通过粘结层4321与盖板432固定,所述盖板432覆盖整个所述第一表面4311。
所述芯片431的第二表面4312内形成有再布线层4312,以及连接所述再布线层4313的焊接凸点4314;所述芯片431通过所述焊接凸点4314固定于所述电路板410表面,并且与所述电路板410之间形成电连接。所述焊接凸点4314可以连接于所述再布线层4313上的焊盘上,所述焊盘可以通过凸块(bumping)或焊垫(pad)的形式制作与连接线表面。该具体实施方式中,所述焊接凸点4314为焊球,通过回流焊工艺与所述电路板410固定,并形成电连接。在其他具体实施方式中,所述芯片431的第二表面4312也可以通过ACF键合技术与所述电路板410固定并形成电连接。
该具体实施方式中,所述芯片431的第二表面具有凸起区域和围绕所述凸起区域位于所述芯片431边缘的凹陷区域,所述焊接凸点4314形成于所述凸起区域上。
由于所述芯片431与所述电路板410之间垂直互连,无需在芯片431外侧的电路板410表面形成连接区域,因此,可以减少所述补强板420与所述芯片组件430之间的距离,减小所述第一开口431的尺寸,从而缩小所述封装结构的面积。
所述补强板420通过粘结层422固定于所述电路板422表面,所述芯片组件430位于所述补强板420的第一开口421内,所述补强板410设置于芯片组件430的周围,基本不占用封装结构的厚度,所述封装结构的总厚度由芯片组件430以及电路板410的堆叠厚度决定。所述补强板420既能够用于支撑所述电路板410的强度,还可以作为封装结构安装至电子设备时的支撑件,可以节省物料,减少物料堆叠采用的黏胶层厚度,最终简化了封装结构,进一步降低封装结构厚度。
本实用新型的具体实施方式还提供一种图4a所示的封装结构的形成方法。
请参考图4a,所述封装结构的形成方法包括:提供电路板410;提供芯片组件430,所述芯片组件430包括芯片431,所述芯片431具有相对的第一表面4311和第二表面4312;将所述芯片431的第二表面朝向所述电路板410,固定于所述电路板410表面,且与所述电路板410之间形成电连接;在所述电路板410上固定补强板420,所述补强板420具有第一开口421,所述芯片组件430位于所述第一开口421内,并且所述补强板420的顶部表面高于所述芯片组件430的顶部表面。
该具体实施方式中,通过倒装工艺,将所述芯片431的第二表面固定于所述电路板410的表面。具体的,将所述芯片431通过形成与第二表面4312所述焊接凸点4314固定于所述电路板410表面,并且与所述电路板410之间形成电连接。也可以通过ACF键合技术,将所述芯片431与所述电路板410固定并形成电连接。
请参考图5,为本实用新型另一具体实施方式的封装结构的结构示意图。
所述芯片封装结构包括:电路板510、补强板520以及芯片组件530。
所述芯片组件530包括芯片531,所述芯片531具有相对的第一表面和第二表面,所述芯片531的第二表面固定于所述电路板510上,且与所述电路板510之间形成有电连接,所述补强板520的顶部表面高于所述芯片组件530的顶部表面。所述芯片531为采用晶圆级芯片封装(WLCSP)方式形成的裸芯片,具体的,通过在形成有若干裸芯片的晶圆背面进行再布线等方式,形成连接芯片内部功能区域的电路之后,进行测试然后再进行切割获得所述裸芯片。
所述芯片组件530还包括盖板532,所述芯片531的第一表面通过粘结层5321与盖板532固定,所述盖板532覆盖所述芯片531的整个第一表面。
所述芯片531的第二表面包括凸起区域5311和位于所述凸起区域5311外围的形成有电连接结构5315的连接区域5312,所述凸起区域5311顶部高于所述连接区域5312,所述电路板510内具有贯穿所述电路板510的第二开口511,将所述连接区域5312固定于所述第二开口511外侧的电路板510表面,与所述电路板510之间形成电连接,使得所述凸起区域5311悬空于所述第二开口511内。
所述芯片531的第二表面内形成有再布线层5314,以及连接所述再布线层5314的焊盘5315,所述再布线层5314至少位于所述凸起区域5311内,所述焊盘5315位于所述连接区域5312。所述连接区域5312上的焊盘5315通过焊料5316焊接固定于所述电路板510表面,与所述电路板510之间构成电连接。所述焊料5315与所述电路板510的高度与所述凸起区域5311与所述连接区域5312之间堆叠高度差相同,或略大于所述高度差,尽可能减少所述凸起区域5311的表面与所述电路板510的背面之间的距离。通过将所述芯片531的凸起区域置于所述电路板510的第二开口511内,可以进一步降低所述芯片封装结构的堆叠厚度,使得所述芯片封装结构的厚度基本与芯片组件530的厚度相当。所述焊盘5315可以通过凸块(bumping)或焊垫(pad)的形式制作于再布线5314表面。所述焊料5316可以为焊球或者其他材料形式。
所述补强板520通过粘结层522固定于所述电路板510表面,所述芯片组件530位于所述补强板520的第一开口521内,使得所述补强板520不占用封装结构的堆叠厚度。
上述具体实施方式中,除了采用环形的补强板之外,还采用具有第二开口的电路板,使得芯片组件的芯片凸起区域设置于所述第二开口内,从而进一步降低封装结构的堆叠厚度。
本实用新型的具体实施方式还提供一种上述封装结构的形成方法。
请参考图5,所述封装结构的形成方法包括:提供电路板510,所述电路板510具有第二开口511;提供芯片组件530,所述芯片组件530包括芯片531,所述芯片531具有相对的第一表面和第二表面;将所述芯片531的第二表面朝向所述电路板510,固定于所述电路板510表面,且与所述电路板510之间形成电连接;在所述电路板510上固定补强板520,所述补强板520具有第一开口521,所述芯片组件530位于所述第一开口521内,并且所述补强板520的顶部表面高于所述芯片组件530的顶部表面。
所述芯片531的第二表面包括凸起区域5311和位于所述凸起区域5311外围的形成有电连接结构5315的连接区域5312,所述凸起区域5311顶部高于所述连接区域5312,所述电路板510内具有贯穿所述电路板510的第二开口511,将所述连接区域5312固定于所述第二开口511外侧的电路板510表面,与所述电路板510之间形成电连接,使得所述凸起区域5311悬空于所述第二开口511内。
所述芯片531的第二表面内形成有再布线层5314,以及连接所述再布线层5314的焊盘5315,所述再布线层5314至少位于所述凸起区域5311内,所述焊盘5315位于所述连接区域5312。将所述连接区域5312上的焊盘5315通过焊料5316焊接固定于所述电路板510表面,与所述电路板510之间构成电连接。所述焊料5315与所述电路板510的高度与所述凸起区域5311与所述连接区域5312之间堆叠高度差相同,或略大于所述高度差,尽可能减少所述凸起区域5311的表面与所述电路板510的背面之间的距离。
所述芯片组件530还包括盖板532,所述芯片531的第一表面通过粘结层5321与盖板532固定,所述盖板532覆盖所述芯片531的整个第一表面。
将所述补强板520通过粘结层522固定于所述电路板510表面,使得所述芯片组件530位于所述补强板520的第一开口521内,使得所述补强板520不占用封装结构的堆叠厚度。
上述封装结构的形成方法,采用分别具有开口的电路板和补强板,使得所述电路板和补强板均不占用封装结构的堆叠厚度,从而在减少物料的基础上,进一步降低封装结构的厚度。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (8)
1.一种芯片封装结构,其特征在于,包括:
电路板;
补强板,所述补强板固定于所述电路板上,且所述补强板具有第一开口,所述第一开口暴露出所述电路板的部分表面;
芯片组件,位于所述补强板的第一开口内,所述芯片组件包括芯片,所述芯片具有相对的第一表面和第二表面,所述芯片的第二表面固定于所述电路板上,且与所述电路板之间形成有电连接,所述补强板的顶部表面高于所述芯片组件的顶部表面。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片组件还包括:盖板,所述盖板覆盖至少部分所述芯片的第一表面。
3.根据权利要求2所述的芯片封装结构,其特征在于,所述芯片为光学传感芯片,所述芯片的第一表面内形成有光传感单元阵列;所述盖板为玻璃。
4.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片的第二表面与所述电路板之间通过粘结层固定,所述芯片的第一表面上形成有连接结构,所述连接结构与所述电路板之间通过引线形成电连接。
5.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片的第二表面内形成有再布线层,以及连接所述再布线层的焊接凸点;所述芯片通过所述焊接凸点固定于所述电路板表面,并且与所述电路板之间形成电连接。
6.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片的第二表面包括凸起区域和位于所述凸起区域外围的形成有电连接结构的连接区域,所述凸起区域顶部高于所述连接区域;所述电路板内具有贯穿所述电路板的第二开口,所述连接区域固定于所述第二开口外侧的电路板表面,与所述电路板之间形成电连接,且使得所述凸起区域悬空于所述第二开口内。
7.根据权利要求1所述的芯片封装结构,其特征在于,所述电路板为柔性电路板。
8.根据权利要求1所述的芯片封装结构,其特征在于,所述补强板为环形钢板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020041639.5U CN211320083U (zh) | 2020-01-09 | 2020-01-09 | 芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020041639.5U CN211320083U (zh) | 2020-01-09 | 2020-01-09 | 芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211320083U true CN211320083U (zh) | 2020-08-21 |
Family
ID=72056877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020041639.5U Active CN211320083U (zh) | 2020-01-09 | 2020-01-09 | 芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211320083U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112938888A (zh) * | 2021-02-01 | 2021-06-11 | 南京理工大学 | 具有应力调节的mems传感器芯片封装结构与方法 |
-
2020
- 2020-01-09 CN CN202020041639.5U patent/CN211320083U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112938888A (zh) * | 2021-02-01 | 2021-06-11 | 南京理工大学 | 具有应力调节的mems传感器芯片封装结构与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008533B2 (en) | Semiconductor package | |
US6882020B2 (en) | Camera module | |
US5172303A (en) | Electronic component assembly | |
JP4503677B2 (ja) | 上側および下側の基板表面を露出させた半導体パッケージ | |
US7916212B2 (en) | Image sensor package and camera module utilizing the same | |
JP5346578B2 (ja) | 半導体アセンブリおよびその作製方法 | |
US7763963B2 (en) | Stacked package semiconductor module having packages stacked in a cavity in the module substrate | |
US6274930B1 (en) | Multi-chip module with stacked dice | |
US9190401B2 (en) | Stacked semiconductor packages | |
KR100546411B1 (ko) | 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법 | |
CN111081656A (zh) | 芯片封装结构及其形成方法 | |
KR20010090379A (ko) | 반도체패키지 | |
US20060016973A1 (en) | Multi-chip image sensor package module | |
JP2008535273A (ja) | 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ | |
CN103094291B (zh) | 一种具有双层基板的影像感测器封装结构 | |
CN114823651B (zh) | 一种带有滤波器的射频系统模块封装结构及方法 | |
CN209746551U (zh) | 生物特征识别模组及电子设备 | |
CN211320083U (zh) | 芯片封装结构 | |
US8809984B2 (en) | Substrate connection type module structure | |
CN206163474U (zh) | 图像传感器模组 | |
CN210092062U (zh) | 芯片模组和电子设备 | |
EP4246578A1 (en) | Packaging module, and electronic apparatus | |
CN211507610U (zh) | 芯片模组 | |
US20140035080A1 (en) | Wafer Level Camera Module Structure | |
KR100542673B1 (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |