KR20010090379A - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR20010090379A
KR20010090379A KR1020000015305A KR20000015305A KR20010090379A KR 20010090379 A KR20010090379 A KR 20010090379A KR 1020000015305 A KR1020000015305 A KR 1020000015305A KR 20000015305 A KR20000015305 A KR 20000015305A KR 20010090379 A KR20010090379 A KR 20010090379A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
package
conductive
lead
Prior art date
Application number
KR1020000015305A
Other languages
English (en)
Other versions
KR100559664B1 (ko
Inventor
서성민
정영석
백종식
구재훈
이재학
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000015305A priority Critical patent/KR100559664B1/ko
Priority to JP2000380927A priority patent/JP2001284523A/ja
Priority to SG200101838A priority patent/SG89386A1/en
Priority to US09/816,599 priority patent/US6759737B2/en
Publication of KR20010090379A publication Critical patent/KR20010090379A/ko
Application granted granted Critical
Publication of KR100559664B1 publication Critical patent/KR100559664B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 다수의 반도체칩을 적층한 상태로 리드프레임에 탑재함으로써, 고기능화를 구현하고, 방열성능을 향상시키기 위해, 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 상기 제1반도체칩의 상면에 더 큰 크기로 위치되며, 하면에 다수의 입출력패드가 형성된 제2반도체칩과; 상기 제1반도체칩의 외주연과 제2반도체칩의 하면 영역에 형성된 다수의 리드와; 상기 제1반도체칩의 입출력패드와 상기 제2반도체칩의 특정 입출력패드를 상호 접속시키고, 또한 상기 제2반도체칩의 다른 입출력패드와 상기 리드를 상호 접속시키는 다수의 도전성 접속수단과; 상기 제1반도체칩, 제2반도체칩, 도전성 접속수단 및 리드를 봉지재로 봉지하되, 상기 리드의 하면은 외부로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지{Semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 다수의 반도체칩을 적층한 상태로 리드프레임에 탑재함으로써, 고기능화를 구현하고, 방열성능을 향상시킬 수 있는 적층형 반도체패키지(Stacked Semiconductor Package)에 관한 것이다.
통상 적층형 반도체패키지는 리드프레임이나 회로기판 등에 다수의 반도체칩을 수직방향으로 적층한 후, 상기 적층된 반도체칩끼리 또는 반도체칩과 리드프레임 및 회로기판을 도전성와이어로 본딩한 것을 말한다. 이러한 적층형 반도체패키지는 하나의 패키지몸체 내측에 다수의 반도체칩을 탑재함으로써 전기적으로 고기능화되고, 또한 마더보드에서의 실장밀도를 높일 수 있기 때문에 최근 대략으로 제조되고 있다.
이러한 종래의 적층형 반도체패키지를 도1에 도시하였다.
도시된 바와 같이 통상 수지층(2')을 중심으로 그 상면에는 본드핑거(4')를 포함하는 회로패턴이 형성되어 있고, 하면에는 볼랜드(6')를 포함하는 회로패턴이 형성되어 있으며, 상기 상,하면의 회로패턴은 도전성비아홀(8')로 상호 연결된 회로기판(10')이 구비되어 있다. 상기 회로기판(10')의 상면 중앙부에는 접착제로제1반도체칩(12')이 접착되어 있고, 상기 제1반도체칩(12')의 상면에는 접착제로 또다른 제2반도체칩(14')이 접착되어 있다.
상기 제1반도체칩(12') 및 제2반도체칩(14')의 입출력패드는 모두 도전성와이어(16')에 의해 회로기판의 본드핑거(4')에 접속되어 있으며, 상기 회로기판(10')의 하면에 형성된 볼랜드(6')에는 다수의 도전성볼(18')이 융착되어 있다.
상기 회로기판(10')의 상면에 위치된 제1반도체칩(12'), 제2반도체칩(14') 및 도전성와이어(16') 등은 모두 봉지재로 봉지되어 소정의 패키지몸체(20')를 형성하고 있다.
도면중 미설명 부호 7'는 회로패턴을 외부환경으로부터 보호하기 위해 그 표면에 코팅된 커버코트이다.
그러나 이러한 종래의 반도체패키지는 고가의 회로기판을 이용함으로써 전체적으로 반도체패키지의 원가가 높아지는 문제점이 있다.
또한, 비교적 두꺼운 회로기판 상면에 다시 반도체칩을 적층함은 물론, 와이어 본딩에 의한 와이어 루프 하이트가 커짐으로써 결국 반도체패키지의 두께가 두꺼워지는 단점이 있다.
또한, 반도체칩의 하면은 회로기판이, 반도체칩의 상면 및 측면은 패키지몸체가 덮고 있음으로써 상기 적층된 반도체칩으로부터 발생하는 열이 외부로 적절히 방출되지 않는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 다수의 반도체칩을 플립칩 기술 등을 이용하여 상호 적층하고 또한 이를 리드프레임에 탑재함은 물론 반도체칩과 리드의 접속도 플립칩 기술을 이용함으로써 전기적인 고기능화를 구현하는 동시에, 방열성능을 향상시킬 수 있는 반도체패키지를 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명의 제1실시예에 의한 반도체패키지를 도시한 단면도이다.
도3a 및 도3b는 본 발명의 제2실시예에 의한 반도체패키지를 도시한 단면도이다.
도4a 및 도4b는 본 발명의 제3실시예에 의한 반도체패키지를 도시한 단면도이다.
도5a 및 도5b는 본 발명의 제4실시예에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
101~108; 본 발명에 의한 반도체패키지
2; 제1반도체칩 4; 제2반도체칩
6; 도전성 접속수단 8; 도전성와이어
10; 칩탑재판 10a; 칩탑재판의 부분에칭부
12; 리드 12a; 리드의 부분에칭부
14; 랜드 15; 절연층
16; 접착제 18; 패키지몸체
20; 도전성볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 상기 제1반도체칩의 상면에 더 큰 크기로 위치되며, 하면에 다수의 입출력패드가 형성된 제2반도체칩과; 상기 제1반도체칩의 외주연과 제2반도체칩의 하면 영역에 형성된 다수의 리드와; 상기 제1반도체칩의 입출력패드와 상기 제2반도체칩의 특정 입출력패드를 상호 접속시키고, 또한 상기 제2반도체칩의 다른 입출력패드와 상기 리드를 상호 접속시키는 다수의 도전성 접속수단과; 상기 제1반도체칩, 제2반도체칩, 도전성 접속수단 및 리드를 봉지재로 봉지하되, 상기 리드의 하면은 외부로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 것을 특징으로 한다.
상기 제1반도체칩의 하면과 제2반도체칩의 상면중 적어도 한 면 또는 양면은 패키지몸체 외측으로 노출될 수 있다.
상기 도전성 접속수단은 솔더볼, 골드볼 또는 이방성도전필름중 선택된 어느 하나일 수 있다.
상기 도전성 접속수단으로서 솔더볼 또는 골드볼이 이용되었을 경우, 상기 제2반도체칩의 입출력패드와 리드를 접속시키는 영역의 외주연에는 일정두께의 절연층이 형성될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 상기 제1반도체칩의 상면에 더 작은 위치로 위치되며, 상기 제1반도체칩을 향하여 다수의 입출력패드가 형성된 제2반도체칩과; 상기 제1반도체칩의 하면에 접착제에 의해 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 리드와; 상기 제1반도체칩의 특정 입출력패드와 상기 리드를 상호 접속시키는 다수의 도전성와이어와; 상기 제1반도체칩의 다른 입출력패드와 상기 제2반도체칩의 입출력패드를 상호 접속시키는 다수의 도전성 접속수단과; 상기 제1반도체칩, 제2반도체칩, 칩탑재판, 리드, 도전성와이어 및 도전성 접속수단을 봉지재로 봉지하되, 상기 칩탑재판 및 리드의 하면은 외부로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 제2반도체칩은 상면이 패키지몸체 외측으로 노출될 수 있다.
또한, 상기 제1반도체칩은 리드 상면까지 연장되고, 하면은 접착제로 리드 상면에 접착될 수 있다.
한편, 상기 목적 달성을 위한 두종류의 반도체패키지에서 상기 리드는 칩탑재판을 향하는 단부 하면에 일정 깊이의 부분에칭부가 형성되어 패키지몸체 내측에 결합되어 있고, 상기 부분에칭부의 외주연에는 랜드가 형성되어 패키지몸체 외측으로 노출될 수 있다.
더불어, 상기 목적 달성을 위한 두종류의 반도체패키지에서 상기 리드는 하면에 적어도 하나 이상의 부분에칭부가 형성되어 패키지몸체에 결합되어 있고, 상기 부분에칭부의 외주연에는 랜드가 형성되어 패키지몸체 외측으로 노출되어 있되, 상기 랜드는 패키지몸체의 하면에 행과 열을 이루며 어레이될 수 있다.
상기 랜드에는 도전성볼이 융착될 수도 있다.
상기 패키지몸체 하면으로 노출된 제1반도체칩의 하면에는 도전성페이스트가 더 융착될 수 있다.
상기 칩탑재판의 하면에도 도전성페이스트가 더 융착될 수 있다.
또한, 상기 두번째 반도체패키지에서도 상기 도전성 접속수단은 솔더볼, 골드볼 또는 이방성도전필름중 선택된 어느 하나일 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 고가의 회로기판 대신 저가의 리드프레임을 이용함으로써 전체적인 반도체패키지의 원가가 작아지는 장점이 있다.
또한, 일정거리 이격된 리드 사이에 반도체칩을 위치시킴으로써 그 두께를 박형화할 수 있는 장점도 있다.
더불어, 종래와 같은 도전성와이어 대신 도전성 접속수단을 이용함으로써 그 반도체패키지의 두께를 더욱 박형화할 수도 있다.
또한, 적층된 두 반도체칩의 상,하면을 패키지몸체 외측으로 노출시키거나 또는 반도체칩의 상면 및 그 저면의 칩탑재판 저면을 패키지몸체 외측으로 노출시킴으로써 전체적인 방열성능을 향상시킬 수 있게 된다.
또한, 반도체칩과 리드를 도전성 접속수단 특히 골드볼이나 솔더볼을 이용하여 접속할 때에는 상기 골드볼 또는 솔더볼과 접속되는 리드 표면의 외주연에 일정두께의 절연층이 코팅되어 있음으로써 상기 골드볼 또는 솔더볼의 융착이 용이하게 수행되는 장점도 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명의 제1실시예에 의한 반도체패키지(101,102)를 도시한 단면도이다.
상면에 다수의 입출력패드(도시되지 않음)가 형성된 제1반도체칩(2)이 위치되어 있다. 상기 제1반도체칩(2)의 상면에는 그 제1반도체칩(2)을 향하여 역시 다수의 입출력패드(도시되지 않음)가 형성된 제2반도체칩(4)이 위치되어 있다. 여기서, 상기 제2반도체칩(4)은 제1반도체칩(2)의 크기보다 크게 형성되어 있다.
상기 제1반도체칩(2)의 외주연에는 일정거리 이격되어 다수의 리드(12)가 위치되어 있다.
이와 같이 적층된 반도체칩 특히 제1반도체칩(2)이 리드(12) 사이에 위치됨으로써 반도체패키지(101,102)의 두께가 현저히 박형화된다.
상기 리드(12)는 도2a에서와 같이 제1반도체칩(2)을 향하는 단부 하면에 일정깊이의 부분에칭부(12a)가 형성되고, 그 외주연에는 랜드(14)가 형성되어 있다.
또한 도2b에서와 같이 리드(12) 하면에 부분에칭부(12a)가 형성되어 있고,상기 부분에칭부(12a) 외주연으로는 다수의 랜드(14)가 형성되어 있되, 저면에서 보았을 때 행과 열을 이루며 어레이된 형태를 할 수 있다.
한편, 상기 제1반도체칩(2)의 입출력패드와 상기 제2반도체칩(4)의 특정 입출력패드는 도전성 접속수단(6)에 의해 상호 접속되어 있다.
또한 상기 제2반도체칩(4)의 다른 입출력패드는 플립칩 기술을 이용하여 상기 리드(12) 상면과 도전성 접속수단(6)으로 접속되어 있다.
여기서, 상기 도전성 접속수단(6)은 골드볼 또는 솔더볼을 이용할 수 있다. 또한 상기 골드볼 또는 솔더볼 대신에 이방성전도필름(ACF; Anisotropic Conductive Film)을 이용할 수도 있다.
상기 이방성 전도 필름이란, 일반적인 접착 필름과 도전용금속알갱이가 혼합된 것으로 상기 접착 필름의 두께는 약 50μm 정도이고 도전용금속알갱이의 지름은 약 5μm 정도이다. 또한 상기 도전용금속알갱이의 표면은 얇은 폴리머(Polymer)로 코팅되어 있으며, 이러한 이방성 전도 필름의 소정의 영역에 열 또는 압력을 가하게 되면 그 부분의 도전용금속알갱이를 감싸고 있는 폴리머가 녹게되어 도전성을 갖게 되고 그외의 부분은 확실한 절연성을 유지하는 특성을 가지고 있기 때문에 상호 접속될 부분의 위치 맞춤이 용이한 장점이 있다. 즉, 상기 도전성 접속수단으로서 골드볼 또는 솔더볼을 이용할 경우에는, 반도체칩 또는 리드의 특정 영역에 그 볼을 융착시킨 후, 상호 위치를 맞춘 상태에서 다시 리플로(Reflow) 과정을 거쳐야 하지만, 상기 도전성 접속수단으로 이방성 전도필름을 이용할 경우에는 반도체칩 또는 리드의 접속될 부분에 비교적 넓은 범위로 그 이방성 전도필름을 부착한 후,단순히 상호 위치를 맞춘 상태에서 소정의 가압력만을 제공하면 특정 부분이 도전 가능하게 된다. 예를 들면, 상기 제2반도체칩(14)과 리드(12) 사이에 넓은 범위로 이방성 전도필름을 위치시키고, 상기 제2반도체칩(14) 또는 리드(12)를 서로 밀착시켜주면, 상기 제2반도체칩(14)의 입출력패드가 상기 이방성 전도필름의 특정영역에 압력을 제공하게 됨으로써, 상기 제2반도체칩의 입출력패드와 리드는 도전 가능하게 된다.(도면에서는 상기 도전성 접속수단으로서 골드볼 또는 솔더볼이 이용된 도면이 도시되어 있으나, 본 발명의 모든 실시예에서 상기 도전성 접속수단은 이방성 전도필름으로 대체될 수 있다)
따라서, 종래에는 와이어 본딩을 위한 와이어 루프 하이트(Wire Loop Height)가 필요했으나 본 발명은 그러한 제한이 없기 때문이 반도체패키지(101,102)의 두께가 더욱 박형화된다.
또한, 상기 리드(12)의 상면에는 상기 도전성 접속수단(6)으로서 골드볼 또는 솔더볼이 이용되었을 경우, 그 접속되는 리드(12)의 표면 외주연에 일정 두께의 절연층(15)이 미리 코팅되어 있다. 따라서, 상기 절연층(15)은 도전성 접속수단(6)으로서 골드볼 또는 솔더볼이 융착되는 공정중, 그 골드볼 또는 솔더볼이 절연층(15) 외측으로 흘러넘치지 않토록 함으로써 골드볼 또는 솔더볼간의 쇼트나 반도체칩과 리드(12) 사이의 접속 불량 등을 방지하게 된다.
여기서, 상기 절연층(15)은 다양한 물질들이 사용될 수 있으며, 솔더마스크(Solder Mask), 커버코트(Cover Coat) 또는 폴리이미드(Polyimide) 등을 사용함이 바람직하다.
계속해서 상기 제1반도체칩(2), 제2반도체칩(4), 도전성 접속수단(6) 및 리드(12)를 봉지재로 봉지하되, 상기 리드(12)의 하면인 랜드(14)는 외부로 노출되도록 봉지하여 패키지몸체(18)가 형성되어 있다. 여기서, 상기 패키지몸체(18) 내측으로는 리드(12)에 형성된 부분 에칭부가 결합됨으로써 결국 상기 리드(12)는 패키지몸체(18)에서 수평 또는 수직 방향으로 이탈되지 않고 견고하게 고정된다.
이러한 반도체패키지(101,102)는 상기 패키지몸체(18) 하면으로 노출된 랜드(14)에 솔더를 개재하여 마더보드에 실장할 수 있다. 또한 도2b에 도시된 바와 같이 패키지몸체(18) 외측으로 노출된 랜드(14)에 솔더볼과 같은 도전성볼(20)을 융착하여 마더보드에 실장할 수도 있다.
도3a 및 도3b는 본 발명의 제2실시예에 의한 반도체패키지(103,104)를 도시한 단면도이다. 여기서, 상기 제2실시예는 제1실시예와 유사하므로, 그 차이점만을 설명한다.
도시된 바와 같이 패키지몸체(18) 하면으로는 제1반도체칩(2)의 하면이 노출되어 있고, 패키지몸체(18) 상면으로는 제2반도체칩(4)의 상면이 노출되어 있다. 따라서, 제1반도체칩(2)의 열은 그 하면을 통해 직접 공기중으로 방출가능하고, 또한 제2반도체칩(4)의 열은 그 상면 및 리드(12)를 통해 외부 공기중으로 방출가능하게 된다. 결국 반도체칩의 열방출 경로가 증가함으로써 그 방열성능이 대폭 향상되는 효과가 있다.
더우기 도3b에 도시된 반도체패키지(104)에서는 패키지몸체(18) 외측으로 노출된 제1반도체칩(2)의 하면에 도전성 페이스트(도시되지 않음) 예를 들면 솔더 페이스트를 형성하여 차후 마더보드에 접속가능하게 할 수 있다. 즉, 상기 제1반도체칩(2)의 하면에 도전성볼(2)의 두께와 유사한 두께로 도전성 페이스트를 형성함으로써, 차후 반도체패키지(104)의 실장 공정중에 상기 도전성 페이스트가 마더보드에도 접속됨으로써 결국 제1반도체칩(2)의 열을 마더보드쪽으로 용이하게 방출시킬 수 있게 된다.
도4a 및 도4b는 본 발명의 제3실시예에 의한 반도체패키지(105,106)를 도시한 단면도이다.
상면에 다수의 입출력패드(도시되지 않음)가 형성된 제1반도체칩(2)이 구비되어 있다. 상기 제1반도체칩(2)의 상면에는 하면을 향하여 다수의 입출력패드가 형성된 제2반도체칩(4)이 위치되어 있다.
상기 제1반도체칩(2)의 하면에는 접착제(16)에 의해 칩탑재판(10)이 접착되어 있다. 상기 칩탑재판(10)은 하면 둘레에 부분에칭부(10a)가 형성되어 있다.
상기 칩탑재판(10)과 동일평면이며 그 외주연에는 일정거리 이격되어 다수의 리드(12)가 형성되어 있다. 상기 리드(12) 역시 도4a에 도시된 바와 같이 상기 칩탑재판(10)을 향하는 단부 하면에 부분에칭부(12a)가 형성되어 있고, 상기 부분에칭부(12a) 외측으로는 랜드(14)가 형성되어 있다. 또한 도4b에 도시된 바와 같이 상기 리드(12) 하면에 부분에칭부(12a)가 형성되고, 그 외측으로는 랜드(14)가 형성되어 있되, 저면에서 보았을 때 상기 랜드(14)는 다수의 행과 열을 가지며 어레이되어 형성될 수도 있다.
한편, 상기 제1반도체칩(2)은 상기 리드(12) 상면까지 연장되고 그 하면은접착제(16)에 의해 상기 리드(12) 상면에 접착될 수 있다. 즉, 상기 제1반도체칩(2)은 제2반도체칩(4)의 크기보다 크게 형성될 수 있다. 또한, 상기 리드(12) 상면에 접착제(16)를 개재하여 제1반도체칩(2)을 접착시킴으로써 와이어 본딩 공정동안 상기 제1반도체칩(2)이 어느 한쪽으로 틸트(Tilt)되지 않토록 할 수 있다.
상기 제1반도체칩(2)의 특정 입출력패드(이것은 상기 제2반도체칩(4)과 중첩되지 않는 위치에 형성되어야 함)는 골드와이어나 알루미늄와이어와 같은 도전성와이어(8)에 의해 상기 리드(12) 상면에 본딩되어 있다.
여기서, 상기 리드(12) 상면에는 도전성와이어(8)와의 본딩력을 향상시키기 위해 금(Au), 은(Ag) 및 팔라디움(Pd) 등이 도금될 수 있다.
한편, 상기 제1반도체칩(2)의 다른 입출력패드(이는 제2반도체칩(4)의 입출력패드 형성 위치와 대응되는 위치에 형성되어야 함)는 상기 제2반도체칩(4)의 입출력패드와 도전성 접속수단(6)에 의해 상호 접속되어 있다.
여기서, 상기 도전성 접속수단(6)은 전술한 바와 같이 골드볼, 솔더볼 또는 이방성전도필름중 선택된 어느 하나를 이용할 수 있다.
상기 제1반도체칩(2), 제2반도체칩(4), 칩탑재판(10), 리드(12), 도전성와이어(8) 및 도전성 접속수단(6)은 봉지재로 봉지되어 있되, 상기 칩탑재판(10) 및 리드(12)의 하면은 외부로 노출되어 패키지몸체(18)를 형성하고 있다. 따라서, 상기 제1반도체칩(2), 제2반도체칩(4)의 열은 상기 칩탑재판(10)을 통해 외부로 방출됨으로써 방열성능이 향상된다.
상기와 같은 반도체패키지(105,106) 특히, 도4a에 도시된 반도체패키지(105)는 랜드(14)에 솔더를 개재하여 마더보드에 직접 실장할 수 있게 된다. 또한 도4b에 도시된 반도체패키지(106)는 랜드(14)에 미리 솔더볼과 같은 도전성볼(20)을 융착함으로써 마더보드에 실장할 수도 있다. 더불어, 상기 도4b에 도시된 반도체패키지(106)의 칩탑재판(10) 하면에는 상기 도전성볼(20)의 두께와 유사한 두께를 갖는 도전성페이스트를 더 형성할 수도 있다. 상기 도전성페이스트는 전술한 바와 같이 차후 마더보드에 접속되어 칩탑재판(10)의 열을 마더보드쪽으로 전달하는 역할을 한다.
도5a 및 도5b는 본 발명의 제4실시예에 의한 반도체패키지(107,108)를 도시한 단면도이다. 여기서, 상기 제4실시예는 상기 제3실시예와 유사하므로 여기서는 그 차이점만을 설명하기로 한다.
도시된 바와 같이 패키지몸체(18)의 상면으로는 제2반도체칩(4)의 상면이 직접 공기중으로 노출되어 있다. 따라서, 제2반도체칩(4) 및 제1반도체칩(2)의 열은 칩탑재판(10) 및 상기 제2반도체칩(4)의 상면을 통해 외부로 방출됨으로써 그 방열성능이 향상된다.
한편, 상기 반도체패키지(107,108)에서도 도전성 접속수단으로서 골드볼, 솔더볼 또는 이방성 전도필름중 어느 하나를 이용할 수 있고, 또한 도5b에 도시된 반도체패키지(108)에서는 칩탑재판(10) 하면에 도전성페이스트를 더 형성할 수도 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지는 고가의 회로기판 대신 저가의 리드프레임을 이용함으로써 전체적인 반도체패키지의 원가가 작아지는 효과가 있다.
또한, 일정거리 이격된 리드 사이에 반도체칩을 위치시킴으로써 그 두께를 박형화할 수 있는 효과가 있다.
더불어, 종래와 같은 도전성와이어 대신 도전성 접속수단을 이용함으로써 그 반도체패키지의 두께를 더욱 박형화할 수도 있는 효과가 있다.
또한, 적층된 두 반도체칩의 상,하면을 패키지몸체 외측으로 노출시키거나 또는 반도체칩의 상면 및 그 저면의 칩탑재판 저면을 패키지몸체 외측으로 노출시킴으로써 전체적인 방열성능을 향상시킬 수 있는 효과가 있다.
더우기, 상기 패키지몸체 외측으로 노출된 반도체칩 또는 칩탑재판 하면에 도전성페이스트를 형성하고, 이 도전성페이스트를 차후 마더보드에 접속시킴으로써 그 방열 성능을 더욱 향상시킬 수 있는 효과가 있다.
또한, 반도체칩과 리드를 도전성 접속수단으로 접속할 때에는 상기 도전성 접속수단(골드볼 또는 솔더볼에 한함)과 접속되는 리드 표면의 외주연에 일정두께의 절연층이 코팅되어 있음으로써 상기 도전성 접속수단의 융착이 용이하게 수행되는 효과도 있다.

Claims (14)

  1. 상면에 다수의 입출력패드가 형성된 제1반도체칩과;
    상기 제1반도체칩의 상면에 더 큰 크기로 위치되며, 하면에 다수의 입출력패드가 형성된 제2반도체칩과;
    상기 제1반도체칩의 외주연과 제2반도체칩의 하면 영역에 형성된 다수의 리드와;
    상기 제1반도체칩의 입출력패드와 상기 제2반도체칩의 특정 입출력패드를 상호 접속시키고, 또한 상기 제2반도체칩의 다른 입출력패드와 상기 리드를 상호 접속시키는 다수의 도전성 접속수단과;
    상기 제1반도체칩, 제2반도체칩, 도전성 접속수단 및 리드를 봉지재로 봉지하되, 상기 리드의 하면은 외부로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 제1반도체칩의 하면과 제2반도체칩의 상면중 적어도 한 면 또는 양면은 패키지몸체 외측으로 노출된 것을 특징으로 하는 반도체패키지.
  3. 제1항에 있어서, 상기 도전성 접속수단은 솔더볼, 골드볼 또는 이방성도전필름중 선택된 어느 하나인 것을 특징으로 하는 반도체패키지.
  4. 제3항에 있어서, 상기 도전성 접속수단으로서 솔더볼 또는 골드볼이 이용되었을 경우, 상기 제2반도체칩의 입출력패드와 리드를 접속시키는 영역의 외주연에는 일정두께의 절연층이 형성된 것을 특징으로 하는 반도체패키지.
  5. 상면에 다수의 입출력패드가 형성된 제1반도체칩과;
    상기 제1반도체칩의 상면에 더 작은 위치로 위치되며, 상기 제1반도체칩을 향하여 다수의 입출력패드가 형성된 제2반도체칩과;
    상기 제1반도체칩의 하면에 접착제에 의해 접착된 칩탑재판과;
    상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 리드와;
    상기 제1반도체칩의 특정 입출력패드와 상기 리드를 상호 접속시키는 다수의 도전성와이어와;
    상기 제1반도체칩의 다른 입출력패드와 상기 제2반도체칩의 입출력패드를 상호 접속시키는 다수의 도전성 접속수단과;
    상기 제1반도체칩, 제2반도체칩, 칩탑재판, 리드, 도전성와이어 및 도전성 접속수단을 봉지재로 봉지하되, 상기 칩탑재판 및 리드의 하면은 외부로 노출되도록 형성된 패키지몸체를 포함하여 이루어진 반도체패키지.
  6. 제5항에 있어서, 상기 제2반도체칩은 상면이 패키지몸체 외측으로 노출된 것을 특징으로 하는 반도체패키지.
  7. 제5항에 있어서, 상기 제1반도체칩은 리드 상면까지 연장되고, 하면은 접착제로 리드 상면에 접착된 것을 특징으로 하는 반도체패키지.
  8. 제1항 또는 제5항중 어느 한 항에 있어서, 상기 리드는 칩탑재판을 향하는 단부 하면에 일정 깊이의 부분에칭부가 형성되어 패키지몸체 내측에 결합되어 있고, 상기 부분에칭부의 외주연에는 랜드가 형성되어 패키지몸체 외측으로 노출된 것을 특징으로 하는 반도체패키지.
  9. 제1항 또는 제5항중 어느 한항에 있어서, 상기 리드는 하면에 적어도 하나 이상의 부분에칭부가 형성되어 패키지몸체에 결합되어 있고, 상기 부분에칭부의 외주연에는 랜드가 형성되어 패키지몸체 외측으로 노출되어 있되, 상기 랜드는 패키지몸체의 하면에 행과 열을 이루며 어레이되어 있는 것을 특징으로 하는 반도체패키지.
  10. 제8항에 있어서, 상기 랜드에는 도전성볼이 융착된 것을 특징으로 하는 반도체패키지.
  11. 제9항에 있어서, 상기 랜드에는 도전성볼이 융착된 것을 특징으로 하는 반도체패키지.
  12. 제2항에 있어서, 상기 패키지몸체 하면으로 노출된 제1반도체칩의 하면에는 도전성페이스트가 더 융착되어 차후 마더보드에 실장 가능하게 된 것을 특징으로 하는 반도체패키지.
  13. 제5항에 있어서, 상기 칩탑재판의 하면에는 도전성페이스트가 더 융착되어 차후 마더보드에 실장 가능하게 된 것을 특징으로 하는 반도체패키지.
  14. 제5항에 있어서, 상기 도전성 접속수단은 솔더볼, 골드볼 또는 이방성도전필름중 선택된 어느 하나인 것을 특징으로 하는 반도체패키지.
KR1020000015305A 2000-03-25 2000-03-25 반도체패키지 KR100559664B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000015305A KR100559664B1 (ko) 2000-03-25 2000-03-25 반도체패키지
JP2000380927A JP2001284523A (ja) 2000-03-25 2000-12-14 半導体パッケージ
SG200101838A SG89386A1 (en) 2000-03-25 2001-03-23 Semiconductor package including stacked chips
US09/816,599 US6759737B2 (en) 2000-03-25 2001-03-23 Semiconductor package including stacked chips with aligned input/output pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000015305A KR100559664B1 (ko) 2000-03-25 2000-03-25 반도체패키지

Publications (2)

Publication Number Publication Date
KR20010090379A true KR20010090379A (ko) 2001-10-18
KR100559664B1 KR100559664B1 (ko) 2006-03-10

Family

ID=19658544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000015305A KR100559664B1 (ko) 2000-03-25 2000-03-25 반도체패키지

Country Status (4)

Country Link
US (1) US6759737B2 (ko)
JP (1) JP2001284523A (ko)
KR (1) KR100559664B1 (ko)
SG (1) SG89386A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576889B1 (ko) * 2000-12-29 2006-05-03 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110354A1 (en) * 1997-01-09 2002-08-15 Osamu Ikeda Image recording and editing apparatus, and method for capturing and editing an image
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
GB0128351D0 (en) 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
WO2003049184A1 (en) * 2001-12-07 2003-06-12 Fujitsu Limited Semiconductor device and method for manufacturing the same
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
JP2003318360A (ja) 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
TW558810B (en) * 2002-07-05 2003-10-21 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and fabrication method thereof
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
DE10235771A1 (de) * 2002-08-05 2004-02-26 Texas Instruments Deutschland Gmbh Gekapselter Chip und Verfahren zu seiner Herstellung
JP3736516B2 (ja) 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
JP3938067B2 (ja) * 2003-02-18 2007-06-27 株式会社日立製作所 電子回路装置
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
US20070031996A1 (en) * 2003-04-26 2007-02-08 Chopin Sheila F Packaged integrated circuit having a heat spreader and method therefor
TWI225299B (en) * 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US6894376B1 (en) 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
TWI233674B (en) * 2003-07-29 2005-06-01 Advanced Semiconductor Eng Multi-chip semiconductor package and manufacturing method thereof
JP2007509485A (ja) * 2003-08-14 2007-04-12 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体デバイス・パッケージおよびその製造方法
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
EP1720794A2 (en) * 2004-03-01 2006-11-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050266611A1 (en) * 2004-06-01 2005-12-01 Jack Tu Flip chip packaging method and flip chip assembly thereof
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
US7411279B2 (en) * 2004-06-30 2008-08-12 Endwave Corporation Component interconnect with substrate shielding
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
WO2006044804A2 (en) * 2004-10-18 2006-04-27 Chippac, Inc. Multi chip leadframe package
US8067823B2 (en) 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US7645640B2 (en) * 2004-11-15 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with leadframe substrate
US7446396B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuit leadframe package system
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7298026B2 (en) * 2005-05-09 2007-11-20 Stats Chippac Ltd. Large die package and method for the fabrication thereof
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
SG131789A1 (en) * 2005-10-14 2007-05-28 St Microelectronics Asia Semiconductor package with position member and method of manufacturing the same
US7385282B2 (en) * 2005-10-19 2008-06-10 Chipmos Technologies Inc. Stacked-type chip package structure
US7429785B2 (en) 2005-10-19 2008-09-30 Littelfuse, Inc. Stacked integrated circuit chip assembly
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
JP2007251391A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体装置及びその製造方法
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7622333B2 (en) * 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7645638B2 (en) * 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7687892B2 (en) * 2006-08-08 2010-03-30 Stats Chippac, Ltd. Quad flat package
KR101096441B1 (ko) 2006-08-31 2011-12-20 주식회사 하이닉스반도체 박형 패키지 및 이를 이용한 멀티 패키지
US8642383B2 (en) * 2006-09-28 2014-02-04 Stats Chippac Ltd. Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires
US7759783B2 (en) * 2006-12-07 2010-07-20 Stats Chippac Ltd. Integrated circuit package system employing thin profile techniques
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
US8237292B2 (en) * 2007-03-01 2012-08-07 Nec Corporation Semiconductor device and method for manufacturing the same
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
JP4705070B2 (ja) * 2007-05-01 2011-06-22 セイコーインスツル株式会社 半導体装置、その製造方法、及び、表示装置の製造方法、
US20080308933A1 (en) * 2007-06-14 2008-12-18 Lionel Chien Hui Tay Integrated circuit package system with different connection structures
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
US8816482B2 (en) * 2007-12-11 2014-08-26 United Test And Assembly Center Ltd. Flip-chip leadframe semiconductor package
JP5172590B2 (ja) * 2008-10-14 2013-03-27 新光電気工業株式会社 積層配線基板の樹脂封止方法及び樹脂封止装置
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
US7691674B1 (en) * 2009-06-20 2010-04-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked device and method of manufacturing thereof
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US8093695B2 (en) * 2009-09-04 2012-01-10 International Rectifier Corporation Direct contact leadless flip chip package for high current devices
US8729693B2 (en) * 2009-09-23 2014-05-20 Stats Chippac Ltd. Integrated circuit packaging system with a leaded package and method of manufacture thereof
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9034692B2 (en) 2011-03-21 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a flip chip and method of manufacture thereof
US20120241926A1 (en) * 2011-03-23 2012-09-27 Zigmund Ramirez Camacho Integrated circuit packaging system with leveling standoff and method of manufacture thereof
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
CN102891123B (zh) * 2011-07-22 2018-01-05 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
MY169839A (en) * 2011-12-29 2019-05-16 Semiconductor Components Ind Llc Chip-on-lead package and method of forming
TWI490988B (zh) * 2012-03-21 2015-07-01 Chipmos Technologies Inc 半導體封裝結構
US9287249B2 (en) * 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR102084542B1 (ko) * 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지
KR101494371B1 (ko) 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
TWI595608B (zh) * 2013-12-23 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103762214B (zh) * 2014-01-24 2016-08-17 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
US20150255411A1 (en) * 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations
JP6411806B2 (ja) * 2014-07-28 2018-10-24 日本電波工業株式会社 圧電デバイス
TWI566339B (zh) * 2014-11-11 2017-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101647592B1 (ko) 2015-04-02 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20170033058A1 (en) * 2015-07-31 2017-02-02 Everspin Technologies, Inc. Structures and methods for semiconductor packaging
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
CN108307581A (zh) * 2017-01-12 2018-07-20 奥特斯奥地利科技与系统技术有限公司 具有嵌入式部件承载件的电子设备
TW201937673A (zh) * 2018-03-01 2019-09-16 鈺橋半導體股份有限公司 具有散熱特性之三維可堆疊式半導體組體
US11776903B2 (en) 2020-08-25 2023-10-03 Shinko Electric Industries Co., Ltd. Semiconductor apparatus and method of making the same

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2132190A1 (de) 1971-06-29 1973-01-18 Zako Rohrverbindungen Gmbh & C Verfahren und vorrichtung zum doppelboerdeln von rohren
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS6080232A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装用カ−ド
WO1985002060A1 (fr) 1983-10-24 1985-05-09 Sintra-Alcatel, S.A. Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US4812896A (en) 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH0199248A (ja) 1987-10-13 1989-04-18 Mitsubishi Electric Corp 半導体装置
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US5277972B1 (en) 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
DE68922812T2 (de) 1988-09-29 1995-12-07 Tomoegawa Paper Mfg Co Ltd Klebebänder.
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5463253A (en) 1990-03-15 1995-10-31 Fujitsu Limited Semiconductor device having a plurality of chips
ATE186795T1 (de) 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
WO1992003035A1 (en) 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5298685A (en) 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5221642A (en) 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
JP2658661B2 (ja) 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5200809A (en) 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
US5332864A (en) 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5214845A (en) 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5639990A (en) 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5608267A (en) 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5406124A (en) 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
JPH06209071A (ja) * 1993-01-12 1994-07-26 Sharp Corp 樹脂封止半導体装置およびその製造方法
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5327008A (en) 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
WO1994026083A1 (en) 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
EP0713609B1 (en) 1993-08-13 2003-05-07 Irvine Sensors Corporation Stack of ic chips as substitute for single ic chip
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5336931A (en) 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US5641997A (en) 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5521429A (en) 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR970010676B1 (ko) 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
KR0145768B1 (ko) 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5650663A (en) 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP3123638B2 (ja) 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5646831A (en) 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5760465A (en) 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5977613A (en) 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3169062B2 (ja) 1996-07-11 2001-05-21 日産化学工業株式会社 液晶セル用配向処理剤
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5736432A (en) * 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
TW351008B (en) * 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
JP3538290B2 (ja) 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
JP3286196B2 (ja) * 1997-02-27 2002-05-27 ローム株式会社 複数のｉｃチップを備えた密封型半導体装置の構造
KR100467946B1 (ko) 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US5977630A (en) 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576889B1 (ko) * 2000-12-29 2006-05-03 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US6759737B2 (en) 2004-07-06
KR100559664B1 (ko) 2006-03-10
JP2001284523A (ja) 2001-10-12
SG89386A1 (en) 2002-06-18
US20030001252A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100559664B1 (ko) 반도체패키지
KR100583494B1 (ko) 반도체패키지
US6982488B2 (en) Semiconductor package and method for fabricating the same
KR100260997B1 (ko) 반도체패키지
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP2011101044A (ja) スタックパッケージ及びその製造方法
WO2006065378A2 (en) Flip chip and wire bond semiconductor package
JP3826253B2 (ja) チップスタックパッケージ
KR20020015214A (ko) 반도체패키지
KR100549311B1 (ko) 반도체패키지
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100610916B1 (ko) 반도체패키지
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR20020022267A (ko) 반도체패키지
KR100542672B1 (ko) 반도체패키지
KR100501878B1 (ko) 반도체패키지
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
KR100370851B1 (ko) 반도체패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR20030056400A (ko) 칩크기 패키지 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 15