JP2000232198A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JP2000232198A
JP2000232198A JP11031405A JP3140599A JP2000232198A JP 2000232198 A JP2000232198 A JP 2000232198A JP 11031405 A JP11031405 A JP 11031405A JP 3140599 A JP3140599 A JP 3140599A JP 2000232198 A JP2000232198 A JP 2000232198A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11031405A
Other languages
English (en)
Inventor
Kazuhiko Suzuki
和彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11031405A priority Critical patent/JP2000232198A/ja
Publication of JP2000232198A publication Critical patent/JP2000232198A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 半導体チップの端子部と基板の回路パターン
との接続距離を短くするとともに、半導体チップから生
ずる熱を効率よく外部に放散する。 【解決手段】 半導体集積回路装置１０は、基板１２の
下面２６に第１の半導体チップ１６が開口１４を覆って
フェースダウンボンディングによって搭載してある。第
１の半導体集積回路装置１６の周囲には、複数の半田ボ
ール２０がマトリックス状に設けてある。基板１２の上
面２７には、開口１４を覆って第２の半導体チップ２が
フェースダウンボンディングにより搭載してある。開口
１４および各半導体チップ１６、２２と基板１２との間
には、高い熱伝導性を有する封止樹脂２８が充填してあ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に係り、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
などのエリアアレイ型パッケージに好適な半導体集積回
路装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、電子機器の小型化、高性能化に伴
って、半導体パッケージ（半導体集積回路装置）の小型
化、多端子化が著しく、外部端子となるボール状の半田
を基板の面にマトリックス状に配置したＢＧＡ型の半導
体集積回路装置が広く用いられるようになっている。ま
た、近年、電子機器の一層の高機能化に伴って、１つの
基板に２つの半導体集積回路（半導体チップ）を搭載す
ることが要請されてきている。
【０００３】しかし、２つの半導体チップを並べて配置
したのでは、小型化の要請を満足させることができな
い。このため、２つの半導体チップを基板の上に重ねて
配置し、２つの半導体チップの端子部を基板の一側面に
設けた回路パターンに接続することが提案されている。
【０００４】
【発明が解決しようとする課題】ところが、２つの半導
体チップを基板の一側面に重ねて配置した場合、上側の
半導体チップの端子部を基板に形成した回路パターンに
ワイヤボンディングをすると、配線距離が長くなってワ
イヤのインダクタンスやキャパシタンスが増大するばか
りでなく、高速な信号伝達の障害となることが懸念され
る。また、例えば液晶表示装置用の液晶駆動回路のよう
な発熱量の大きな半導体チップを搭載した場合、半導体
チップから生ずる熱を効率よく外部に放散させることが
要請される。
【０００５】本発明は、前記従来技術の欠点を解消する
ためになされたもので、半導体チップの端子部と基板の
回路パターンとの接続距離を短くするとともに、半導体
チップから生ずる熱を効率よく外部に放散することがで
きるようにすることを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明に係る半導体集積回路装置は、チッ
プ搭載領域に開口が設けてあるとともに、両側面に回路
パターンが形成してある基板と、前記開口を覆って前記
基板の一側面に搭載され、端子部を一側面の前記回路パ
ターンに電気的に接続した第１の半導体チップと、この
第１の半導体チップの対向位置に配置され、端子部を前
記基板の他側面の前記回路パターンに電気的に接続した
第２の半導体チップと、を有することを特徴とする。
【０００７】このように構成した本発明は、基板の一側
に第１の半導体チップが配置され、基板の他側に第２の
半導体チップが配置されるとともに、第１の半導体チッ
プの端子部が基板の一側に形成した回路パターンに接続
され、第２の半導体チップの端子部が基板他側の回路パ
ターンに接続されているために、接続距離を短くするこ
とができてインダクタンスやキャパシタンスの影響を小
さくすることができ、信号の高速伝達が可能となる。し
かも、一方の半導体チップ（例えば、第１の半導体チッ
プ）が液晶駆動回路のように発熱量が大きい場合、この
半導体チップから生じた熱の一部が開口を介して他方の
半導体チップに伝導され、他方の半導体チップが放熱部
材として役割をなすために放熱効果を高めることがで
き、効率よく熱を外部に放散することができる。
【０００８】請求項２の発明は、請求項１に記載の発明
において、前記第１の半導体チップは、フリップチップ
であることを特徴とする。フリップチップ型の半導体チ
ップは、フェースダウンボンディングによって端子部
（パッド）を直接基板の回路パターンに接合する構造で
あるため、ワイヤを使用することによるインダクタンス
やキャパシタンスの発生をなくすことができ、またより
速い信号の伝達が可能となる。しかも、第１の半導体チ
ップを基板の端子（半田ボール）が形成してある面の側
に配置したとしても、ワイヤによる接続でないために半
導体チップ部の高さを端子の高さより容易に低くするこ
とができ、マザーボードなどへの実装を容易、確実に行
なうことができる。
【０００９】請求項３の発明は、請求項１または２の発
明において 前記第２の半導体チップは、前記基板の他
側面において開口を覆って搭載されたフリップチップで
あることを特徴とする。このように第２の半導体チップ
もフリップチップとすることにより、よりインダクタン
スやキャパシタンスの影響をなくすことができる。
【００１０】請求項４の発明は、請求項１または２の発
明において、前記第２の半導体チップは、寸法が前記開
口より小さいことを特徴とする。この発明によれば、第
２の半導体チップを開口内に配置することができ、より
厚みのある半導体チップを使用できて半導体チップの使
用の自由度が増すばかりでなく、全体の厚さを薄くする
ことが可能となる。この場合、第２の半導体チップは、
絶縁材を介して前記第１の半導体チップに固着すると、
第１の半導体チップを第２の半導体チップのダイパッド
代わりに使用することができ、第２の半導体チップのワ
イヤボンディングを安定して行なうことができる。
【００１１】請求項６の発明は、請求項２ないし５のい
ずれかの発明において、前記第１の半導体チップは、非
能動面が露出していることを特徴とする。このように構
成することにより、第１の半導体チップから生ずる熱を
効率よく大気中に放散することができる。
【００１２】そして、請求項７に係る半導体集積回路装
置の製造方法は、チップ搭載領域に形成した開口を覆っ
て基板の一側面に第１の半導体チップを配置してフェー
スダウンボンディングし、前記基板の一側面に設けた回
路パターンと前記第１の半導体チップの端子部とを電気
的に接続する工程と、前記開口を覆って前記基板の他側
面に第２の半導体チップを配置してフェースダウンボン
ディングし、前記基板の他側面に形成した回路パターン
と前記第２の半導体チップの端子部とを電気的に接続す
る工程と、前記第１の半導体チップと前記第２の半導体
チップとを前記基板に搭載する工程を任意の順序で行な
ったのち、前記開口内に樹脂を充填する工程と、を有す
ることを特徴とする。これにより、基板の両側の面にフ
リップチップを搭載した半導体集積回路装置を得ること
ができる。
【００１３】また、請求項８に係る半導体集積回路装置
の製造方法は、チップ搭載領域に形成した開口を覆って
基板の一側面に第１の半導体チップを配置してフェース
ダインボンディングし、前記基板の一側面に設けた回路
パターンと前記第１の半導体チップの端子部とを電気的
に接続する工程と、前記開口内に第２の半導体チップを
配置するとともに、絶縁材を介して第２の半導体チップ
を前記第１の半導体チップに固着する工程と、ワイヤを
介して前記第２の半導体チップの端子部を前記基板の他
面側に形成した回路パターンに電気的に接続する工程
と、前記第２の半導体チップと前記ワイヤとを覆って樹
脂を塗布して封止する工程と、を有することを特徴とす
る。これにより、ワイヤボンディング型の第２の半導体
チップを開口内に配置した半導体集積回路装置を得るこ
とができる。
【００１４】
【発明の実施の形態】本発明に係る半導体集積回路装置
およびその製造方法の好ましい実施の形態を、添付図面
に従って詳細に説明する。
【００１５】図１は、本発明の第１実施の形態に係る半
導体集積回路装置の断面図である。図１において、半導
体集積回路装置１０は、セラミックまたはエポキシ樹脂
とガラス繊維とを積層したものやフィルム状のポリイミ
ド樹脂などの絶縁材料からなる基板１２を有しており、
基板１２のチップ搭載領域となる中央部に開口１４が形
成してある。そして、基板１２の一側面となる図１の下
面２６と、他側面となる上面２７とのそれぞれには、銅
箔などによって形成した図示しない回路パターンが設け
てある。
【００１６】基板１２の下面２６には、開口１４を覆っ
て第１の半導体チップ（半導体集積回路）１６が配設し
てある。第１の半導体チップ１６は、フリップチップ型
の例えば液晶駆動回路などの比較的発熱量の大きな半導
体集積回路からなっており、半導体チップ１６のパッド
（電極部）１８がフェースダウンボンディングによって
基板１２の下面２６に設けた回路パターンに電気的に接
続してある。また、基板１２の下面２６には、外部電極
となる複数の半田ボール２０が第１の半導体チップ１６
の周囲にマトリックス状に設けてある。そして、基板１
２に搭載した第１の半導体チップ１６の高さｈは、半田
ボール２０の高さＨより所定の値（この実施の形態にお
いては０．１５ｍｍ）だけ低くなるようにしてある。
【００１７】これは、半導体集積回路装置１０をリフロ
ー炉などを用いてマザーボード（図示せず）などに実装
した場合、半田ボール２０の高さが実装後に０．１ｍｍ
程度低くなることによる。したがって、直径が０．３ｍ
ｍの半田ボール２０を使用した場合、フェースダウンボ
ンディング後の第１の半導体チップ１６の高さは、最大
で０.１５ｍｍとなるように設定してあり、直径が０．
５ｍｍの半田ボール２０を使用した場合、第１の半導体
チップ１６の高さが０.３５ｍｍ以下となるように設定
してある。
【００１８】基板１２の上面２７には、第１の半導体チ
ップ１６の対向位置となる開口１４を覆った位置に第２
の半導体チップ２２が搭載してある。この第２の半導体
チップ２２は、第１の半導体チップ１６より寸法が小さ
くなっていて、発熱量の小さな例えばメモリ回路であっ
て、フェースダウンボンディングによりバンプ２４が基
板１２の上面２７に形成した回路パターンに接続してあ
る。そして、開口１４内および第１の半導体チップ１６
と第２の半導体チップ２２とのバンプ１８、２４が封止
樹脂２８によって覆われている。この封止樹脂２８は、
熱伝導性に優れ、かつ絶縁性の樹脂から構成してある。
ただし、非能動面となる第１の半導体チップ１６の下面
と第２の半導体チップ２２の上面とは、樹脂に覆われて
おらず、露出した状態となっていて、大気中に効率よく
熱を放散できるようにしてある。
【００１９】このように形成した第１実施の形態に係る
半導体集積回路装置１０は、第１の半導体チップ１６を
基板１２の下面２６に搭載してバンプ１８を基板下面２
６の回路パターンに接続するとともに、第２の半導体チ
ップ２２を基板１２の上面２７に搭載してバンプ２４を
基板上面２７の回路パターンに接続したことにより、長
いワイヤによる接続を必要とせず、インダクタンスやキ
ャパシタンスの増大を防ぐことができ、信号の高速処理
が可能となる。しかも、半導体チップ１６、２２は、フ
リップチップであって接続用のワイヤを必要としないた
めに、上記の効果をより高めることができる。
【００２０】また、第１の半導体チップ１６が液晶駆動
回路のように発熱量が大きなものであったとしても、非
能動面が露出しているために放熱が良好に行われ、第１
の半導体チップ１６の高速動作を可能にする。さらに、
開口１４に充填された封止樹脂２８は、高熱伝導性の樹
脂であるため、第１の半導体チップ１６からの熱が封止
樹脂２８を介して発熱量の小さな第２の半導体チップ２
２に伝導し、第２の半導体チップ２２が放熱部材の役割
をなすことにより、一層放熱効果を高めることができ
る。
【００２１】なお、前記実施の形態においては、第１の
半導体チップ１６と第２の半導体チップ２２との大きさ
が異なっている場合について説明したが、第１の半導体
チップ１６と第２の半導体チップ２２とは同じ大きさで
あってよい。
【００２２】図２は、第２実施形態に係る半導体集積回
路装置の断面図である。この第２実施形態の半導体集積
回路装置３０は、寸法の大きな第１の半導体チップ１６
が基板１２の半田ボール２０を設けていない側の面（上
面２７）に搭載され、寸法の小さな第２の半導体チップ
２２が基板１２の半田ボール２０を設けた面に搭載して
ある。他は、図１に示した第１実施の形態と同様であっ
て、フェースダウンボンディング後における第２の半導
体チップ２２の高さが半田ボール２０の高さより所定値
だけ低くなるように設定してあることも同様である。こ
の第２実施形態に係る半導体集積回路装置３０も第１実
施形態と同様の効果を得ることができる。
【００２３】図３は、第１実施形態に係る半導体集積回
路装置１０の製造方法の要部を示す工程図である。ま
ず、図３のステップ３５に示したように、開口１４を形
成した基板１２の半田ボール２０を設ける側の面に開口
１４を覆って第１の半導体チップ１６を配置し、フェー
スダウンボンディングによって第１の半導体チップ１６
を基板１２に搭載する。次に、第１の半導体チップ１６
を搭載したときと同様にして、基板１２の反対側の面に
開口１４を覆って第２の半導体チップ２２をフェースダ
ウンボンディングにより搭載する（ステップ３６）。
【００２４】その後、ステップ３７に示したように、開
口１４および基板１２と各半導体チップ１６、２２との
間に封止樹脂２８を充填して樹脂封止をする。この際、
最初に第１の半導体チップ１６（または第２の半導体チ
ップ２２）の周囲から封止樹脂２８を少量注入し、これ
を硬化または仮硬化させて半導体チップ１６（または半
導体チップ２２）と基板１２との間の間隙を塞いだの
ち、反対側の半導体チップ２２（または半導体チップ１
６）側から開口１４内および半導体チップ２２（または
半導体チップ１６）と基板１２との間に封止樹脂２８を
充填するようにすると、封止樹脂２８が半導体チップ１
６（または半導体チップ２２）の周囲に必要以上に流れ
出るのを防ぐことができる。
【００２５】さらに、ステップ３８に示したように、第
２の半導体チップ２２の上面に製品名やロゴなどを印刷
し、さたに第１の半導体チップ１６の周囲に半田ボール
２０を搭載して半導体集積回路装置１０を完成させる
（ステップ３９）。第２実施形態に係る半導体集積回路
装置３０も同様にして製造することができる。
【００２６】なお、基板１２に半田ボール２０を設けず
に端子部がバンプの状態で出荷する場合は、ステップ３
９の工程を省略することができる。また、前記実施形態
においては、第１の半導体チップ１６を搭載したのちに
第２の半導体チップ２２を搭載する場合について説明し
たが、第２の半導体チップ２２を先に搭載してもよい。
さらに、第１の半導体チップ１６（１つ目の半導体チッ
プ）を搭載したのち、第１の半導体チップ１６と基板１
２との間が塞がるように封止樹脂２８を薄く塗布してこ
れを硬化または仮硬化させ、その後、第２の半導体チッ
プ２２（２つ目の半導体チップ）を基板１２に搭載する
ようにしてもよい。
【００２７】図４は、第３実施形態に係る半導体集積回
路装置の断面図である。図４において、半導体集積回路
装置４０は、半田ボール２０を設けた基板１２の下面２
６に、第１の半導体チップ１６が開口１４を覆ってフェ
ースダウンボンディングにより搭載してある。そして、
第１の半導体チップ１６の能動面である図４の上面に
は、開口１４に挿入された第２の半導体チップ４４が絶
縁材となる樹脂膜４２を介して固着してある。樹脂膜４
２は、第１の半導体チップ１６と基板１２との間隙を埋
めるように形成され、開口１４内における上面が基板１
２の下面２６の位置とほぼ等しくなっている。
【００２８】第２の半導体チップ４４は、ワイヤボンデ
ィング型のチップであって、能動面を上にして第１の半
導体チップ１６に固着してある。また、第２の半導体チ
ップ４４は、能動面に形成された図示しない端子部が金
などからなる金属細線（ワイヤ）４６を介して基板１２
の上面２７に設けた回路パターンに接続してある。そし
て、第２の半導体チップ４４の上面と金属細線４６は、
封止樹脂４８によって覆ってある。なお、封止樹脂４８
は、樹脂膜４２を形成している樹脂と同じ樹脂であって
よい。
【００２９】このように形成した第３実施の形態に係る
半導体集積回路装置４０は、第１の半導体チップ１６が
基板１２の下面にフェースダウンボンディングによって
搭載され、第２の半導体チップ４４の能動面が基板１２
の上面２７側となっていて、端子部がワイヤ４６により
基板１２の上面２７側の回路パターンに接続してあるた
め、ワイヤ４６による接続距離を短くすることができ、
ワイヤ４６によるインダクタンス、キャパシタンスの影
響を小さくすることができる。しかも、第２の半導体チ
ップ４４は、開口１４に挿入されているため、基板１２
に対する相対的な高さが低くなり、ワイヤ４６の長さが
より短くできるとともに、使用できるチップの自由度が
増したり、半導体集積回路装置４０を薄くすることがで
きる。なお、樹脂膜４２および封止樹脂４８は、高熱伝
導性のものを使用することが望ましい。
【００３０】図５は、第４の実施形態に係る半導体集積
回路装置の断面図である。この実施形態の半導体集積回
路装置５０は、第１の半導体チップ１６が基板１２の上
面２７にフェースボンディングによって搭載してある。
そして、第２の半導体チップ４４は、基板１２の下側か
ら開口１４内に挿入され、第１の半導体チップ１６の下
面（能動面）に樹脂膜４２を介して固着してあって、端
子部が基板１２の下面２６に形成した回路パターンにワ
イヤボンディングしてある。他は、図４の第３実施形態
と同様である。この第４実施の形態に係る半導体集積回
路装置５０においても第３実施形態と同様の効果を得る
ことができる。
【００３１】図６は、第３実施形態の半導体集積回路装
置４０を製造する方法の要部の工程図である。まず、図
６のステップ６０に示したように、基板１２の半田ボー
ル２０を形成する側の面に、フェースダウンボンディン
グにより開口１４を覆って第１の半導体チップ１６を搭
載する。次に、基板１２の開口１４を介して第１の半導
体チップ１６の能動面に樹脂を滴下し、これを硬化させ
て樹脂膜４２を形成する（ステップ６１）。
【００３２】その後、接着剤を用いて第２の半導体チッ
プ４４の非能動面を開口１４内の樹脂膜４２に固着す
る、いわゆるダイアタッチを行なう（ステップ６２）。
次に、ボンディングツールを用いて第２の半導体チップ
４４の端子部と基板１２の上面２７の回路パターンとを
ワイヤボンディングし、金属細線４６によって電気的に
接続する（ステップ６３）。さらに、第２の半導体チッ
プ４４および開口１４周囲の基板１２の上面２７に封止
樹脂４８を塗布して第２の半導体チップ４４を樹脂封止
する（ステップ６４）。そして、封止樹脂４８を硬化さ
せたならば、ステップ６５に示したように、封止樹脂４
８の上面に製品名等を印刷し、さらに第１の半導体チッ
プ１６の周囲に半田ボール２０を搭載して半導体集積回
路装置４０を完成させる（ステップ６６）。第４実施形
態の半導体集積回路装置５０も同様にして製造すること
ができる。なお、半田ボール２０を搭載しない場合に
は、ステップ６６を省略する。
【００３３】
【発明の効果】以上に説明したように、本発明によれ
ば、基板の一側に第１の半導体チップが配置され、基板
の他側に第２の半導体チップが配置されるとともに、第
１の半導体チップの端子部が基板の一側に形成した回路
パターンに接続され、第２の半導体チップの端子部が基
板他側の回路パターンに接続されているために、接続距
離を短くすることができてインダクタンスやキャパシタ
ンスの増大を防ぐことができ、信号の高速伝達が可能と
なる。しかも、一方の半導体チップ（例えば、第１の半
導体チップ）が液晶駆動回路のように発熱量が大きい場
合、この半導体チップから生じた熱の一部が開口を介し
て他方の半導体チップに伝導され、他方の半導体チップ
が放熱部材として役割をなすために放熱効果を高めるこ
とができ、効率よく熱を外部に放散することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体集積回路装
置の断面図である。
【図２】本発明の第２実施形態に係る半導体集積回路装
置の断面図である。
【図３】第１実施の形態に係る半導体集積回路装置の製
造方法の要部を示す工程図である。
【図４】本発明の第３実施形態に係る半導体集積回路装
置の断面図である。
【図５】本発明の第４実施形態に係る半導体集積回路装
置の断面図である。
【図６】第３実施の形態に係る半導体集積回路装置の製
造方法の要部を示す工程図である。
【符号の説明】
１０、３０ 半導体集積回路装置 １２ 基板 １４ 開口 １６ 第１の半導体チップ １８、２４ 端子部（パッド） ２０ 半田ボール ２２、４４ 第２の半導体チップ ２８、４８ 封止樹脂 ４０、５０ 半導体集積回路装置 ４２ 絶縁材（樹脂膜） ４６ ワイヤ（金属細線）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 チップ搭載領域に開口が設けてあるとと
    もに、両側面に回路パターンが形成してある基板と、 前記開口を覆って前記基板の一側面に搭載され、端子部
    を一側面の前記回路パターンに電気的に接続した第１の
    半導体チップと、 この第１の半導体チップの対向位置に配置され、端子部
    を前記基板の他側面の前記回路パターンに電気的に接続
    した第２の半導体チップと、 を有することを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記第１の半導体チップは、フリップチ
    ップであることを特徴とする請求項１に記載の半導体集
    積回路装置。
  3. 【請求項３】 前記第２の半導体チップは、前記基板の
    他側面において開口を覆って搭載されたフリップチップ
    であることを特徴とする請求項１または２に記載の半導
    体集積回路装置。
  4. 【請求項４】 前記第２の半導体チップは、寸法が前記
    開口より小さいことを特徴とする請求項１または２に記
    載の半導体集積回路装置。
  5. 【請求項５】 前記第２の半導体チップは、絶縁材を介
    して前記第１の半導体チップに固着してあることを特徴
    とする請求項４に記載の半導体集積回路装置。
  6. 【請求項６】 前記第１の半導体チップは、非能動面が
    露出していることを特徴とする請求項２ないし５のいず
    れかに記載の半導体集積回路装置。
  7. 【請求項７】 チップ搭載領域に形成した開口を覆って
    基板の一側面に第１の半導体チップを配置してフェース
    ダインボンディングし、前記基板の一側面に設けた回路
    パターンと前記第１の半導体チップの端子部とを電気的
    に接続する工程と、 前記開口を覆って前記基板の他側面に第２の半導体チッ
    プを配置してフェースダウンボンディングし、前記基板
    の他側面に形成した回路パターンと前記第２の半導体チ
    ップの端子部とを電気的に接続する工程と、 前記第１の半導体チップと前記第２の半導体チップとを
    前記基板に搭載する工程を任意の順序で行なったのち、
    前記開口内に樹脂を充填する工程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
  8. 【請求項８】 チップ搭載領域に形成した開口を覆って
    基板の一側面に第１の半導体チップを配置してフェース
    ダインボンディングし、前記基板の一側面に設けた回路
    パターンと前記第１の半導体チップの端子部とを電気的
    に接続する工程と、 前記開口内に第２の半導体チップを配置するとともに、
    絶縁材を介して第２の半導体チップを前記第１の半導体
    チップに固着する工程と、 ワイヤを介して前記第２の半導体チップの端子部を前記
    基板の他面側に形成した回路パターンに電気的に接続す
    る工程と、 前記第２の半導体チップと前記ワイヤとを覆って樹脂を
    塗布して封止する工程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
JP11031405A 1999-02-09 1999-02-09 半導体集積回路装置およびその製造方法 Withdrawn JP2000232198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11031405A JP2000232198A (ja) 1999-02-09 1999-02-09 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11031405A JP2000232198A (ja) 1999-02-09 1999-02-09 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000232198A true JP2000232198A (ja) 2000-08-22

Family

ID=12330358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11031405A Withdrawn JP2000232198A (ja) 1999-02-09 1999-02-09 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000232198A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
FR2813436A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Structure d'encapsulation d'une base et d'une pastille connectees par pastilles a bosses
US7122400B2 (en) * 2003-09-17 2006-10-17 Infineon Technologies Ag Method of fabricating an interconnection for chip sandwich arrangements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
FR2813436A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Structure d'encapsulation d'une base et d'une pastille connectees par pastilles a bosses
US7122400B2 (en) * 2003-09-17 2006-10-17 Infineon Technologies Ag Method of fabricating an interconnection for chip sandwich arrangements

Similar Documents

Publication Publication Date Title
US6787917B2 (en) Apparatus for package reduction in stacked chip and board assemblies
JP3798620B2 (ja) 半導体装置の製造方法
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7579690B2 (en) Semiconductor package structure
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
JP2002170918A (ja) 半導体装置及びその製造方法
KR20040080912A (ko) 반도체장치
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US20040171193A1 (en) Semiconductor device and its manufacturing method
JP2004179442A (ja) マルチチップモジュール
JPH0855875A (ja) 半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
US20040061239A1 (en) Window-type ball grid array semiconductor package
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
US20060231960A1 (en) Non-cavity semiconductor packages
KR100444168B1 (ko) 반도체패키지
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
KR100230919B1 (ko) 반도체 패키지
KR100230920B1 (ko) 반도체 패키지
KR100425766B1 (ko) 반도체 패키지 및 그 제조 방법
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지
KR101185854B1 (ko) 반도체 패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509