KR100230920B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100230920B1
KR100230920B1 KR1019960046656A KR19960046656A KR100230920B1 KR 100230920 B1 KR100230920 B1 KR 100230920B1 KR 1019960046656 A KR1019960046656 A KR 1019960046656A KR 19960046656 A KR19960046656 A KR 19960046656A KR 100230920 B1 KR100230920 B1 KR 100230920B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
input
semiconductor
semiconductor package
lead
Prior art date
Application number
KR1019960046656A
Other languages
English (en)
Other versions
KR19980027757A (ko
Inventor
이선구
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019960046656A priority Critical patent/KR100230920B1/ko
Priority to US08/942,784 priority patent/US5986334A/en
Priority to JP9289089A priority patent/JP3066579B2/ja
Publication of KR19980027757A publication Critical patent/KR19980027757A/ko
Application granted granted Critical
Publication of KR100230920B1 publication Critical patent/KR100230920B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 범프가 용착된 반도체 칩과, 상기 반도체 칩이 안착되는 중앙부에는 공간부가 형성되고 그 외측으로는 경사면이 형성된 열전도성 몸체와, 상기 열전도성 몸체의 정사면에 걸쳐 접착된 절연층과, 상기 절연층상에 접착되고 그 반도체 칩의 입/출력 패드 상에 용착된 범프에 연결 수단에 의해 연결된 리드와, 상기 반도체 칩, 리드의 일부 등을 감싸는 봉지제로 이루어져 상기 봉지제의 외주변의 외부로 노출된 리드의 표면이 입/출력 수단으로 된 것을 특징으로 하여, 반도체 패키지의 부피는 감소시키면서 대형크기의 반도체 칩을 실장하여 메인 보드내에 실장 밀도를 극대화시키고 또한 반도체 칩 상의 입/출력 패드 위치를 임의로 할 수 있음으로써 반도체 칩 설계시 큰 잇점을 갖도록 한 반도체 패키지.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 열전도성 몸체 및 열전도성 플레이트를 이용하여 반도체칩의 열을 외부 공기중으로 뿐만 아니라 메인보드쪽으로도 용이하게 방출하고, 또한 반도체칩을 플립칩 방식으로 쉽게 리드에 연결시킬 수 있으며, 반도체 패키지의 부피를 감소시키고, 반도체 칩 상의 입/출력 패드 위치를 임의로 할 수 있음으로서 반도체 칩 설계시 큰 잇점을 갖도록 한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 직접 회로, 또는 하이브리드 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로 부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화 시키기 위해 리드 프레임 등을 이용해 메인 보드로의 신호 인출 단자를 형성 하고 봉지제등을 이용하여 봉지한 것을 말한다.
반도체 패키지의 역사는 반도체 칩의 발전 역사와 그 맥을 같이 한다.
1940년대의 최최의 트랜지스터(TR; Transistor)로 부터 출발하여 1960년대의 직접회로(IC; Integrated Circuits)를 경우하여 현재의 고밀도직접회로(VLSI; Very Large Intergrated Circuits)에 이르기까지 그 반도체 칩을 봉지하는 패키징 기술도 함께 발전한 것이다.
이러한 반도체 칩의 발전 역사와 함께 반도체 칩을 봉지하는 패키징 기술은 초창기에는 반도체 칩을 세라믹(Ceramic)이나 금속 재질의 캔(Can)응 이용한 허메틱 패키징(Hermetic Packaging)이 주로 사용되었으나, 상기와 같이 점차 반도체 칩이 고성능화 되고 반도체 칩에 대한 수요가 증가함에 따라 기존의 허메틱 패키징 방법으로는 이러한 요구에 부응할 수 없기 때문에 리드 프레임과 봉지제의 한 종류인 EMC(Epoxy Molding Compound)를 이용한 플라스틱 패키징이 나타나게 되었다.
여기서 리드 프레임이란 반도체 칩의 입/출력 패드와 메인 보드에 형성된 전기 회로를 연결 시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 재료를 말한다.
또한 상기 EMC는 열경화성 에폭시 수지의 한 종류로서 세라믹과 비교해서는 열안정성이나 신뢰성 면에서는 열등하지만, 가격이 저렴하고 생산성이 월등히 높기 때문에 오늘날 반도체를 봉지하는 봉지제로서 가장 많이 이용되고 있는 물질 중의 하나이다.
도1a 및 1b는 종래의 일반적인 리드 프레임 및 이를 이용한 반도체 패키지를 도시한 평면도 및 부분 절단 단면도이다.
이밖에도 DIP(Dual Inline Package), SIP(Single Inline Package), SOP(Small Outline Package), TQFP(Thin Quad Flat Package) 등등 수 많은 반도체 패키지의 형태가 있지만 상기 반도체 패키지들의 형태는 모두 유사하게 구성되어 있으며, 이들의 차이는 반도체 패키지에 있어서 그 리드 프레임의 절곡된 형태에 따른 구분이므로 상기 QFP형 반도체 패키지를 중심으로 설명한다.
도1a에 도시된 바와 같이, 종래의 리드 프레임(100')은 반도체 칩이 탑재되는 반도체 칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 다수개의 타이 바(110')와, 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에 의해 연결되는 다수의 내부 리드(130')와, 상기 내부 리드(130')로 부터 연장되어 절곡되는 외부 리드(120')와, 상기 내부 리드(130')와 외부 리드(120')을 경계 짓는 댐바(150')로 구성된다.
상기한 리드 프레임(100')을 이용한 종래의 반도체 패키지(200')는 도1b에 도시된 바와 같이, 각종 전기전자의 회로 소자 및 배선이 적층되고 다수의 입/출력 패드(240')가 그 표면에 형성된 반도체 칩(120')과, 상기 반도체 칩(210')이 접착제에 의해 부착 고정된 반도체칩 탑재판(140'), 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 타이 바(110')와, 상기 반도체 칩(210')의 입/출력 단자인 입/출력 패드(240')로 부터 전도성 와이어(230')에 의하여 연결되는 다수의 내부 리드(130')와, 상기 반도체칩(210'), 전도성 와이어(230'), 내부 리드(130')를 감싸는 봉지제(220')와, 상기 내부 리드(130')로 부터 연장되어 봉지(220')의 외측면에 네 방향으로 나와 위치하여 외부 연결 단자(핀) 구실을 하는 다수의 외부 리드(120')로 구성되어 있다. 여기서 반도체 칩 탑재판(140')의 저면에는 반도체 칩(210')으로 부터의 열을 외부로 용이하게 방출하기 위한 열전도성 몸체(250')를 더 부착하여 실시할 수도 있다.
그러나 이와 같은 종래의 반도체 패키지(200')는 반도체 칩 탑재판(140')의 크기가 반도체 칩(210')의 크기보다 훨씬 더 큰 영역을 점유하고 있으며, 반도체 칩(210') 주변의 내부 리드(130')들이 상기 반도체 칩 탑재판(140')과 일정한 거리를 두고 제작되거나 또는 각각의 개별 내,외부 리드(130',120')들이 서로 일정 간격으로 유지되어 있기 때문에, 대형 크기의 반도체 칩(210')의 탑제를 위한 공간의 확보가 어려운 구조로 되어 있고, 반도체 칩(210')을 감싸는 봉지제(220')의 량이 반도체 칩(210')의 크기에 비해 상대적으로 많아 열방출이 불량하고 또한 상기 반도체 패키지(200')의 외부 리드(120')들은 반도체 패키지(200')의 좌우 측면 두 방향 또는 전후좌우 측면의 네 방향으로 완전히 돌출되어 형성되어 있기 때문에 이러한 반도체 패키지(200')들을 메인 보드 상에 실장할 경우 상기 반도체 패키지 들이 메인 보드내에 형성되는 전기적 패턴의 설계 여유도를 감소 시키는 문제점이 있다.
즉 반도체 칩(210') 자체의 크기보다 그 반도체 칩(210')을 감싸는 봉지제(220')의 크기와 밖으로 돌출된 외부 리드(120')의 크기가 훨씬 크게 형성 됨으로써 메인 보드에 실장시 그 실장 공간을 많이 차지하게 된다는 것이다.
또한 상기 반도체 칩(200') 상에 형성되는 입/출력 패드의 위치가 내부 리드와의 와이어 본딩을 용이하게 하기 위해 반도체 칩의 4각 주변부에만 형성됨으로써 반도체 칩의 회로 및 배선의 설계 등에 많은 제약을 가져오는 문제점도 있는 것이다.
따라서 종래의 반도체 패키지로는 현재의 반도체 제품에 대한 여러 가지 요구 즉, 휴대용 전화기, 노트북 컴퓨터, 페이저(Pager) 등의 각종 전자 제품에 요구되는 반도체 칩의 직접 용량은 대형화되지만 최종 반도체 패키지의 크기는 소형, 경량화 요구가 가속되는 상황에 대응할 수 없는 것이다.
따라서 본 발명품의 목적은 상기와 같은 종래의 문제점를 해결하기 위한 것으로서, 열전도성 몸체 및 열전도성 플레이트를 이용하여 반도체칩의 열을 외부 공기중으로 뿐만 아니라 메일보드쪽으로도 용이하게 방출하고, 또한 반도체칩을 플립칩 방식으로 쉽게 리드에 연결시킬 수 있는 반도체 패키지를 제공하는데 있다.
본 발명의 다른 목적은 반도체패키지의 부피는 감소시키면서 대형 크기의 반도체칩을 실장하여 메인 보드내의 실장 밀도를 극대화 시키고, 또한 반도체칩 상의 입/출력 패드 위치를 임의로 할 수 있음으로써 반도체 칩 설계시 큰 잇점을 갖도록 한 반도체 패키지를 제공하는데 있다.
제1a 및 1b도는 종래의 일반적인 리드 프레임 및 이를 이용한 반도체 패키지를 도시한 평면도 및 부분 절개 사시도이다.
제2도는 본 발명의 제1실시예인 반도체 패키지를 나타낸 단면도이다.
제3a도는 본 발명의 제1실시예인 DIP형 반도체 패키지를 나타낸 평면도이다.
제3b도는 본 발명의 제1실시예인 QFP형 반도체 패키지를 나타낸 평면도이다.
제4도는 본 발명의 제1실시예인 반도체 패키지는 메인 보드에 실장한 것을 나타낸 단면도이다.
제5도는 본 발명의 제2실시예인 반도체 패키지를 나타낸 단면도이다.
제6도는 본 발명의 제2실시예인 반도체 패키지를 메인 보드에 실장한 것을 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 칩 110 : 입/출력 패드
130 : 범프 140 : 이방성 전도 필름
150 : 절연층 200 : 리드
400 : 열전도성 몸체 410 : 공간부
420 : 경사면 450 : 열전도성 플레이트
500 : 봉지제 600 : 메인보드
상기의 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 제1실시예는, 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 범프가 융착된 반도체 칩과, 상기 반도체 칩이 안착되는 중앙부에는 공간부가 형성되고 그 외측으로는 경사면이 형성된 열전도성 몸체와, 상기 열전도성 몸체의 공간부와 그 경사면에 걸쳐 접착된 절연층과, 상기 절연층 상에 접착되고 그 반도체 칩의 입/출력 패드 상에 용착된 펌프에 연결 수단에 의해 연결된 리드와, 상기 반도체 칩, 리드의 일부 등을 봉지하는 봉지제로 이루어져 상기 봉지제의 외주변 열전도성 몸체상의 절연층에 접착되어 외부로 노출된 리드의 표면이 입/출력 수단으로 된 것을 그 특징으로 한다.
상기 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 제2실시예는, 제1실시예에 의한 반도체 패키지의 반도체 칩 상면에 메인 보드에 실장시 메인 보드 쪽으로도 직접 반도체 칩의 열이 방출될 수 있도록 절연층으로 열전도성이 매우 우수한 열전도성 플레이트가 접착된 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한 반도체 패키지를 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 본 발명의 가장 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도2는 본 발명에 제1실시예인 반도체 패키지를 나타낸 단면도이다.
반도체 칩(100)에는 그 하면에 다수의 입/출력 패드(110)가 형성되고 상기 입/출력 패드(110)에는 범프(130; 일반적으로 골드 또는 솔더를 이용하여 형성한 볼 형태의 것을 말한다.)가 융착되어 있다.
상기 입/출력 패드(100)의 위치는 반도체 칩 설계자의 편의에 의해 임의의 의치에 형성되는 것이 가능하며, 또한 범프(130)의 융착은 일반적으로 주지된 바와 같이, 열 압착 본딩(Thermocompression Bonding), 초음과 본딩(Ultrasonic Bonding)솔더 본딩(Solder Bonding) 등을 이용하여 실시할 수 있는 것이다.
상기와 같은 반도체 칩(100)이 안착되는 열전도성 몸체(400)에는 그 반도체 칩(100)의 크기 보다 조금 더 크게 열전도성 몸체(400)의 가운데를 중심으로 해서 공간부(410)가 형성되어 있고, 외측으로는 경사면(420)이 형성된 후 다시 평평한 면을 갖도록 형성되어 있다.
이러한 열전도성 몸체(400)는 반도체 칩(100)에서 발생되는 열을 외부의 공기가 다른 매체로 신속히 방출시키기 위한 것이며, 열전도성 몸체(400)의 재질은 보통 열전도성의 뛰어난 구리합금제(Copper Alloys) 또는 알루미늄을 이용할 수가 있다.
또한 상기 열전도성 몸체(400) 재질의 특성으로 인해 다음에 부착되는 절연층(150)의 접착성도 뛰어난 잇점이 있다.
상기 열전도성 몸체(400)의 공간부(410)와 그 경사면(420) 그리고 그 경사면(420) 외측의 평평한 면에 걸쳐서는 접착성과 전기적 절연성이 뛰어난 절연층(150)이 접착되어 있으며, 상기 절연층(150)상에는 다양한 길이의 리드(200)가 접착되어 있다.
상기 리드(200)의 길이는 반도체 칩(100)의 입/출력 패드(110)가 임의의 위치에 있기 때문에 그 입/출력 패드(110)가 어디에 위치하는가에 달려 있다.
한편 상기 공간부(410)내에 위치 하는 리드(200) 표면에는 반도체 칩(100)의 입/출력 패드(110)에 미리 본딩된 범프(130)가 전기적으로 접착되어 있다.
상기 리드(200)와 범프(130)를 접착시키는 방법은 일반적으로 많이 알려진 플립 칩 기술을 이용한다.
일반적으로 상기 플립 칩 기술은 반도체 칩(100)의 범프(130)들과 리드(200)의 위치들을 정확히 정렬시킨 후 퍼니스(난로)에 넣어 일정 온도까지 증가시켜 범프(130)를 리드(200)에 리플로 시키는 방법을 이용할 수도 있고, 최근에 많이 사용되는 이방성 전도 필름(140; ACF, Anisotropic Conductive Film)을 이용한 접착 방법을 이용할 수도 있다.
여기서 이방성 전도 필름(140)이란, 일반적으로 접착 필름과 전도용금속알갱이가 혼합된 것으로 상기 접착 필름의 두께는 약 50μm 정도이고 전도용금속알갱이의 지름은 약 5μm 정도 이다.
또한 상기 전도용금속알갱이의 표면은 얇은 폴리머(polymer)로 코팅되어 있으며, 이러한 이방성 전도 필름(140)의 소정의 영역에 열 또는 압력을 가하게 되면 그 부분의 전도용금속알갱이를 감싸고 있는 폴리머가 녹게되어 전도성을 갖게 되고 그 외의 부분은 확실한 절연성을 유지하는 특성을 가지고 있기 때문에 상호 접착될 물체의 위치 조절이 용이하다.
따라서 이러한 이방성 전도 필름(140)은 현재 TAB(Tape Automated Bonding)의 OLB(Outer Lead Bonding)용이나 COG(Chip On Glass)용으로 상업화되어 널리 사용 중에 있는 물질이다.
이와 같은 특징의 이방성 전도 필름(140)을 상기 반도체 칩(100)의 입/출력 패드(110)와 리드(200)의 접착에 이용하는 경우에는 먼저 상기 리드(200) 또는 반도체 칩(100)의 범프(130)에 그 이방성 전도 필름(140)을 정착시킨 후 리드(200)와 범프(130)의 위치를 정렬시킨 다음 그대로 반도체 칩(100)과 리드(200)간의 열 압착을 가하게 되면 반도체 칩(100)의 범프(130)와 리드(200)가 전기적으로 접착하게 되는 것이다.
한편 상기 반도체 칩(100), 경사면(420)의 리드(200) 부분까지는 봉지제(500)로 봉지 되에 있는데 상기 봉지제(500)는 일반적인 몰드 체이스에서 사용되며 열 경화성 수지인 EMC가 이용될수도 있고, 또한 액체 형태로 직접 상기 반도체 칩(100)등의 상면에서 주사하여 굳히는 액상 봉지제(500)가 이용될수도 있다.
또한 상기 열전도성 몸체(400)상의 절연층(150)에 접착되고 봉지제(500)의 외부로 노출되어 입/출력 수단으로 사용될 리드(200)의 표면은 메인 보드(600)내의 실장 밀도를 극대화 시키기 위해 열전도성 몸체(400)의 최외측단 이상으로 돌출 되지 않는 형태를 취하고 있으며, 상기 봉지제(500)의 외부로 노출된 리드(200)의 표면에는 메인 보드(600)에 실장시 그 실장을 용이하게 하기 위해 솔더 플레이팅이 되어있다.
도3은 본 발명의 제1실시예인 DIP(Dual Inline Package)형 반도체 패키지를 나타낸 평면도로서 열전도성 몸체(400)의 크기와 거의 비슷한 대형 크기의 반도체 칩(100)이 열전도성 몸체(400)의 공간부(410)에 접착되어 있으며, 상기 반도체 칩(100)의 임의의 위치에 입/출력 패드(110)가 형성되었기 때문에 상기 입/출력 패드(110)를 전기적으로 연결하기 위해 리드(200)의 길이도 다양하게 형성되어 있고, 열도성 몸체(400)의 최외측단에 노출된 리드(200)의 표면이 메인 보드(600)에 접속되는 영역이다.
여기서 상기 리드(200)는 열전도성 몸체(400)의 두변으로만 형성되어 있으나 도3b에 도시한 것처럼 QFP(Quad Flat Package)형 반도체 패키지처럼 네변에 형성하는 것도 가능하다.
또한 상기 도3a에서 점선으로 처리한 부분은 실제로 반도체 칩(100)의 저면에 형성되어 있기 때문에 보이지 않는 반면 가상하여 도시한 것이다.
도4는 본 발명의 제1실시예인 반도체 패키지를 메인 보드(600)에 실장한 것을 나타낸 단면도로서 전술한 바와 같이 봉지제(500)의 외부로 노출되고 열전도성 몸체(400)의 최외측단에 위치한 리드(200)의 표면이 메인 보드(600) 상에 전기적으로 접속되어 있다. 따라서, 메인 보드(600)에서 상기 반도체 패키지의 크기에 비해 그 차지하는 영역이 최소화되어 실장 밀도를 극대화시키며 또한 열전도성 몸체(400)가 공기 중에 그대로 노출되어 반도체 칩(100)에서 발생되는 열을 공기 중에 용이하게 방출시켜 반도체 칩(100)의 성능을 최대로 유지하는데 기여한다.
도5는 본 발명의 제2실시예인 반도체 패키지를 나타낸 단면도로서, 제1실시예에 의한 반도체 패키지 반도체 칩(100) 상면에 그 반도체 패키지를 메인 보드(600)에 실장시 메인 보드(600) 쪽으로도 직접 반도체 칩(600)의 열을 방출할 수 있도록 절연층(150)으로 열전도성이 우수한 열전도성 플레이트(410)를 접착시켰다.
상기 열전도성 플레이트(410)의 두께는 그 반도체 패키지의 입/출력 수단이 되는 리드(200)가 메인 보드(600)에 접착시 방해가 되지 않을 정도의 높이로 하고, 또한 그 열전도성 플레이드(410)의 표면에는 솔더 플레이팅을 해서 메일 보드(600)와의 접착성을 좋게 하고 열의 방출을 더욱 용이하게 할 수 있다.
도6은 상기 제2실시예에 의한 반도체 패키지가 메인 보드(600)에 실장된 상태를 도시한 단면도로서 반도체 페키지 리드(200)들이 메인 보드(600)에 미리 설계된 전기 회로 영역에 실장되고, 또한 열전도성 플레이드(410)는 솔더 플레이팅으로 메인 보드(600)에 직접 접착 됨으로써 반도체 칩(100)의 열이 메인 보드(600)쪽으로 직접 방출되어 반도체 칩(600)의 방열 효과를 극대화 할 수 있다.
본 발명은 비록 이상에서와 같은실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남이 없이 여러 가지의 변형과 수정이 이루어질 수 있을 것이다.
따라서 본 발명에 의한 반도체 패키지는, 열전도성 몸체내에 반도체칩이 안착되어, 그 반도체집 상면에는 방열판이 접착됨으로써 열이 외부 공기중 및 메인보드로 모두 방출됨으로써 그 방열성이 증대되는 효과가 있을 것이며, 또한 범프 및 이방성 전도 필름을 이용하여 반도체칩을 리드상에 쉽게 연결할 수 있는 효과가 있다.
또한 본 발명은 반도체칩의 크기에 비해 몸체의 크기가 그렇게 크지 않음으로써 부피는 감소시키고, 대형 크기의 반도체칩을 실장할 수 있음으로써 메인 보드내의 실장 밀도를 극대화시키고, 또한 반도체 칩 상의 입/출력 패드 위치를 임으로 할 수 있음으로써 반도체 칩 설계시 큰 잇점을 갖는다.

Claims (3)

  1. 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 범프가 융착된 반도체 칩과; 상기 반도체 칩이 안착되는 중앙부에는 평평한 공간부가 형성되고 그 외측으로는 상향의 경사면이 형성된 열전도성몸체와; 상기 공간부 및 경사면의 형태로 절곡되고 절연층이 개재되어 접착된 동시에, 상기 반도체 칩의 범프와 상호 연결되어 상기 반도체 칩의 전기적 신호가 도통 가능하게 된 다수의 리드와; 상기 열전도성 몸체의 경사면 내측으로 봉지되어 반도체칩 및 리드를 외부환경으로부터 보호하되, 상기 열전도성 몸체의 내측 둘레 주변에 위치된 리드는 외부로 노출시켜 메인보드에 실장되는 입/출력 수단이 되도록 한 봉지제를 포함하여 이루어진 반도체 패키지.
  2. 제1항에 있어서, 상기 반도체 칩의 입/출력패드가 형성된 면의 반대면에는 열전도성 플레이트가 접착되어 있되, 상기 봉지제 외부로 누출되어 차후 메인 보드와 접촉함으로써, 반도체 칩의 열이 메인 보드쪽으로도 방출되도록 한 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 반도체 칩의 입/출력패드와 리드는 이방성 전도 필름으로 연결된 것을 특징으로 하는 반도체 패키지.
KR1019960046656A 1996-10-04 1996-10-18 반도체 패키지 KR100230920B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960046656A KR100230920B1 (ko) 1996-10-18 1996-10-18 반도체 패키지
US08/942,784 US5986334A (en) 1996-10-04 1997-10-02 Semiconductor package having light, thin, simple and compact structure
JP9289089A JP3066579B2 (ja) 1996-10-04 1997-10-06 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046656A KR100230920B1 (ko) 1996-10-18 1996-10-18 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980027757A KR19980027757A (ko) 1998-07-15
KR100230920B1 true KR100230920B1 (ko) 1999-11-15

Family

ID=19477915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046656A KR100230920B1 (ko) 1996-10-04 1996-10-18 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100230920B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275580A (ja) * 1992-03-25 1993-10-22 Nec Corp 半導体装置
JPH06104309A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275580A (ja) * 1992-03-25 1993-10-22 Nec Corp 半導体装置
JPH06104309A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
KR19980027757A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
US6621160B2 (en) Semiconductor device and mounting board
US6731015B2 (en) Super low profile package with stacked dies
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6838768B2 (en) Module assembly for stacked BGA packages
US6104089A (en) Stacked leads-over chip multi-chip module
JP3066579B2 (ja) 半導体パッケージ
US7291924B2 (en) Flip chip stacked package
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2000077575A (ja) 熱的及び電気的に増強された半導体パッケージ
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
KR100230920B1 (ko) 반도체 패키지
KR100230919B1 (ko) 반도체 패키지
KR100444168B1 (ko) 반도체패키지
KR100212392B1 (ko) 반도체 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100260994B1 (ko) 원 사이드 몰딩 초박형 반도체 패키지
KR100381836B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JPH10189819A (ja) 半導体装置及びその製造方法
KR19980083260A (ko) 반도체 패키지의 구조 및 제조 방법
KR19990001459A (ko) 칩 스케일 패키지
KR20080048857A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee