KR19980083260A - 반도체 패키지의 구조 및 제조 방법 - Google Patents

반도체 패키지의 구조 및 제조 방법 Download PDF

Info

Publication number
KR19980083260A
KR19980083260A KR1019970018507A KR19970018507A KR19980083260A KR 19980083260 A KR19980083260 A KR 19980083260A KR 1019970018507 A KR1019970018507 A KR 1019970018507A KR 19970018507 A KR19970018507 A KR 19970018507A KR 19980083260 A KR19980083260 A KR 19980083260A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
array
semiconductor package
body portion
Prior art date
Application number
KR1019970018507A
Other languages
English (en)
Inventor
이선구
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019970018507A priority Critical patent/KR19980083260A/ko
Publication of KR19980083260A publication Critical patent/KR19980083260A/ko

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 구조 및 제조 방법에 관한 것으로, 전자 회로 소자가 집적되어 있는 반도체 칩과, 상기 반도체 칩의 상단부 표면에 접착제로 접착된 몸체부와, 상기 반도체 칩 쪽의 몸체부 표면에 그 반도체 칩을 중심으로 해서 방사상으로 접착되어 있으며 하단부를 향해 다수의 돌출부가 형성된 어레이형 리드 프레임과, 상기 어레이형 리드 프레임의 일단과 반도체 칩의 입/출력 패드를 연결한 전도성 와이어와, 상기 반도체 칩, 전도성 와이어, 그 전도성 와이어에 연결된 어레이형 리드 프레임을 봉합한 봉지재로 이루어 짐으로서, 고용량의 반도체 칩을 수용하여 입/출력 수단의 수를 극대화하고 또한 구조를 단순화하여 제조 가격을 낮춤으로서 결과적으로 부가가치를 향상시킬 수 있는 반도체 패키지의 구조 및 제조 방법.

Description

반도체 패키지의 구조 및 제조 방법
본 발명은 반도체 패키지의 구조 및 제조 방법에 관한 것으로, 보다 상세하게 설명하면 고용량의 반도체 칩을 수용하여 입/출력 수단의 수를 극대화하고 또한 구조를 단순화하여 제조 가격을 낮춤으로서 결과적으로 제품의 부가가치를 향상시킬 수 있는 반도체 패키지의 구조 및 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 전자 회로 등이 집적된 반도체 칩을 외부의 각종 환경으로부터 보호하고 또한 상기 반도체 칩에 형성된 미세한 입/출력 패드를 비교적 크기가 큰 리드 프레임 등에 전도성 와이어로 연결함으로서 그 반도체 칩의 전기적 신호를 메인 보드 등에 용이하게 전달할 수 있도록 한 장치를 말한다. 이러한 반도체 패키지는 크게 표면 실장형과 삽입형으로 분류할 수 있으며 최근에는 용이한 메인 보드에의 실장 및 많은 수의 입/출력 수단을 확보할 수 있는 표면 실장형 반도체 패키지가 주류를 이루고 있다. 이러한 표면 실장형 반도체 패키지로서 최근 대표적인 것들이 QFP(Quad Flat Package), BGA(Ball Grid Array) 및 어레이형 리드 프레임(이하 리드 프레임이라 칭함)을 이용한 반도체 패키지 등이 있다.
도 1A 및 도 1B는 리드 프레임을 이용한 반도체 패키지를 도시한 단면도 및 저면도로서 이를 참조하여 종래의 구조 및 제조 방법을 설명하면 다음과 같다.
우선 각종 전자 회로 등이 집적되어 형성되어 있고 표면에는 다수의 입/출력 패드(도시되지 않음)가 형성된 반도체 칩(1)과, 상기 반도체 칩(1)을 지지 및 고정하고 또한 반도체 칩(1)으로부터 발생되는 열을 외부로 용이하게 방출하기 위해 접착제 등으로 반도체 칩(1)의 일면에 접착되어 있는 몸체부(2)와, 상기 반도체 칩(1)의 주변 몸체부(2) 표면에 접착제(5)로 접착된 다수의 리드 프레임과(4), 상기 반도체 칩(1)의 입/출력 패드와 리드 프레임(4)을 전기적으로 접속시키기 위해 서로 연결한 전도성 와이어(3)와, 상기 입/출력 수단인 리드 프레임(4)의 일부, 즉 몸체부(2)의 주변에 접착된 리드 프레임(4)을 제외한 반도체 칩(1), 전도성 와이어(3)등을 외부의 환경으로부터 보호하기 위해 그 표면을 봉합한 봉지재(6)로 이루어져 있다. 여기서 상기 반도체 칩(1)이 접착된 몸체부(2)에는 그 단면의 형태가 사다리꼴인 요부(2a, 凹部)가 형성되어 있고 그곳에 반도체 칩(1)이 접착되어 있다. 또한 상기 사다리꼴 경사부(2b)에 리드 프레임(4)이 적절하게 접착제(5)로 접착될 수 있도록 리드 프레임(4)에도 경사부(4a)가 형성되어 있다.
한편 도 1B에 도시된 바와 같이 메인 보드(도시되지 않음)로의 입/출력 수단인 리드 프레임(4)은 몸체부(2)의 4변에 일부가 노출되어 메인 보드에 실장될 수 있도록 되어 있고 그 표면에는 메인 보드와의 융착을 용이하게 하기 위해 솔더 플레이팅(도면에 도시되지 않음)이 형성되어 있다.
이러한 구조의 반도체 패키지를 제조하는 방법을 간단히 설명하면 열방출을 위한 몸체부(2)에 식각 용액이나 스탬핑 기술을 이용하여 중앙부에 소정의 경사부(2b)를 갖는 요부(2a)를 형성하고 그 곳에 반도체 칩(1)을 접착제로 접착한 다음 상기 요부(2a)의 경사부(2b) 및 그 요부(2a) 바깥의 표면에 접착제(5)를 붙인 뒤 리드 프레임(4)의 소정 위치에 상기 요부(2a)의 경사부(2b)와 같은 각도로 경사부(4a)를 형성하여 서로 접착시킨다. 또한 상기 반도체 칩(1)의 입/출력 패드와 상기 리드 프레임(4)의 일단을 전도성 와이어(3)로 본딩한 후에 상기 반도체 칩(1) 및 전도성 와이서(3)등을 외부의 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드 또는 액상 봉지재 등의 봉지재(6)를 이용하며 봉지하고 마지막으로 상기 몸체부(2)의 주변 즉, 봉지재(6)의 외측에 위치된 리드 프레임(4)을 입/출력 수단으로 사용하고 메인 보드에의 실장을 용이하게 실시하기 위해 상기 리드 프레임(4)의 표면에 솔더 플레이팅(도시되지 않음)을 실시하여 제조한다.
그러나 이러한 종래 반도체 패키지의 구조 및 제조 방법은 전술한 바와 같이 그 입/출력 수단이 몸체부의 4변에 접착제로 접착된 리드 프레임에 한정되어 있어, 최근 개발되고 있는 고용량의 반도체 칩을 수용하기에 부적절하다. 즉, 반도체 칩이 고용량화됨에 따라 그 표면에 형성되는 입/출력 패드의 개수도 증가하게 되었지만 몸체부의 4변에 위치되어 입/출력 수단의 역할을 하는 리드 프레임은 피치(리드와 리드간의 간격)의 한계로 인하여 상기 고용량화한 반도체 칩의 입/출력 패드를 모두 수용하지 못하는 것이다. 또한 상기 반도체 칩의 입/출력 패드를 모두 수용하기 위해 적절한 리드 피치를 유지하면서 리드 프레임을 형성하게 되면 반도체 패키지의 크기가 더욱 커짐으로서 메인 보드의 실장 밀도를 저하시키는 등의 부수적인 문제점들이 발생했던 것이다. 또한 제조 방법에 있어서, 상기 몸체부의 중앙부에 소정의 경사부를 갖는 요부를 형성하거나 또는 그 요부의 경사부에 부합되도록 리드 프레임의 소정 위치에도 경사부를 형성하는 별도의 과정이 더 필요하게 됨으로서 그 반도체 패키지의 가격을 상승시키는 요인이 되는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 고용량의 반도체 칩을 수용하여 입/출력 수단의 수를 극대화하고 또한 구조를 단순화하여 제조 가격을 낮춤으로서 결과적으로 부가가치를 향상시킬 수 있는 반도체 패키지의 구조 및 제조 방법을 제공하는데 있다.
도 1A 및 도 1B는 종래 반도체 패키지의 구조를 나타낸 단면도 및 저면도이다.
도 2A 및 도 2B는 본 발명의 제1실시예인 반도체 패키지의 구조를 도시한 단면도 및 봉지재 및 전도성 볼을 융착하기 전의 반도체 패키지 구조를 나타낸 저면도이다.
도 3은 본 발명의 제2실시예인 반도체 패키지의 구조를 나타낸 단면도이다.
도 4A 및 도 4B는 본 발명의 제3실시예인 반도체 패키지의 구조를 나타낸 단면도이다.
도 5A 내지 도 5G는 본 발명의 제4실시예로서 반도체 패키지의 제조 방법을 도시한 설명도이다.
*도면의 주요 부분에 대한 부호의 설명*
10:반도체 칩20:몸체부
30:어레이형 리드 프레임(Lead Frame Of The Array Type)
31:돌출부40:전도성 볼(Conductive Ball)
50:봉지재60:접착제
70:전도성 와이어(Conductive Wire)
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 구조는, 전자회로 소자가 집적되어 있는 반도체 칩과, 상기 반도체 칩의 한 표면에 접착제로 접착된 몸체부와, 상기 반도체 칩의 바깥 둘레에 위치되는 몸체부 표면에 접착제로 접착되어 있으며 다수의 돌출부가 형성되어 있는 어레이형 리드 프레임과, 상기 어레이형 리드 프레임의 일단과 반도체 칩을 연결한 전도성 와이어와, 상기 리드 프레임의 돌출부를 제외한 반도체 칩, 전도성 와이어 등을 봉합한 봉지재를 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 제조 방법은, 금속성 몸체부의 일 표면에 반도체 칩을 접착제로 접착시키는 단계와, 일면에 다수의 돌출부가 형성된 어레이형 리드 프레임을 상기 반도체 칩을 제외한 몸체부 표면에 접착제로 접착시키는 단계와, 상기 반도체 칩과 어레이형 리드 프레임의 일단을 전도성 와이어로 연결시키는 단계와, 상기 어레이형 리드 프레임의 돌출부를 제외한 반도체 칩, 전도성 와이어 등을 외부의 환경으로부터 보호하기 위해 봉지재로 봉지하는 단계와, 상기 몸체부의 바깥 둘레에 돌출된 어레이형 리드 프레임을 절단하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 가장 양호한 실시예인 반도체 패키지의 구조 및 제조 방법을 상세하게 설명하면 다음과 같다.
도 2A 및 도 2B는 본 발명의 제1실시예인 반도체 패키지의 구조를 도시한 단면도 및 봉지재로 봉지되지 않은 상태의 반도체 패키지의 구조를 나타낸 저면도이다.
도시된 바와 같이 본 발명에 의한 반도체 패키지의 구조는 각종 전자 회로 소자가 집적되어 있고 하단부 표면에는 다수의 입/출력 패드(도시되지 않음)가 형성된 반도체 칩(10)과, 상기 반도체 칩(10)의 상단부 표면에 접착제(도시되지 않음)로 사각 평판 모양의 몸체부(20)가 접착되어 있으며, 상기 반도체 칩(10) 쪽의 몸체부(20) 하단 표면에는 그 반도체 칩(10)을 중심으로 해서 방사상으로 어레이형 리드 프레임(30)이 접착제(60)로 접착되어 있다. 여기서 몸체부(20)는 열전도성이 우수한 금속류이면 모두 양호하며 특히 표면의 녹 발생을 방지하기 위해 니켈 및 크롬 등으로 도금 처리된 구리 평판이 바람직하다.
한편, 상기 어레이형 리드 프레임(30)은 방사상으로 형성된 다수의 리드(32)와 상기 리드(32)의 소정 위치에 다수의 돌출부(31)가 형성되어 있는데 이를 좀더 자세히 설명하면 도 2B에 도시된 바와 같이 몸체부에 접착된 반도체 칩(10)을 중심으로 그 주변에 방사상의 어레이형 리드 프레임(30)이 접착제(60)로 접착되어 있으며 상기 어레이형 리드 프레임(30)의 각 리드(32)에는 다수의 돌출부(31)가 형성되어 있다. 또한 상기 각 리드(32)를 일정한 형태로 유지시키기 위해 각 리드를 연결하는 댐바(33)가 형성되어 있기도 하다.
이러한 어레이형 리드 프레임(30)은 구리 또는 구리 합금제용 식각제로서 FeCl2와 HCl을 혼합해서 사용하는 식각(Etching) 또는 스탬핑(Stamping)을 통하여 형성한 것이며 특히, 상기 돌출부(31)를 형성하기 위해 식각을 실시할 때는 상기 어레이형 리드 프레임(30)의 돌출부(31)를 제외한 나머지의 어레이형 리드 프레임(30) 부분을 할프 에칭(Half Etching) 함으로서 돌출부(31)와 다른 부분과의 두께를 다르게 형성할 수 있는 것이다. 여기서 스탬핑이란 화학적으로 금속의 일부분을 녹여 내어 어레이형 리드 프레임을 제조하는 식각과는 다르게 금형으로서 찍어내어 어레이형 리드 프레임을 제조하는 방법을 뜻한다.
한편 상기 어레이형 리드 프레임(30)의 일단과 반도체 칩(10)의 입/출력 패드(도시되지 않음)는 전도성 와이어(70)로 연결되어 있는데 이 전도성 와이어(70)는 알루미늄 와이어(Al Wire)나 골드 와이어(Gold Wire) 모두 양호하다.
그리고 상기 반도체 칩(10), 전도성 와이어(70), 그 전도성 와이어(70)에 연결된 어레이형 리드 프레임(30)은 외부의 환경으로부터 보호하기 위해 봉지재(50)로 봉지되어 있으며, 여기서 상기 어레이형 리드 프레임(30)의 돌출부(31)는 봉지재(50)로 봉지되어 있지 않다. 또한 상기 봉지재(50) 에폭시 몰딩 컴파운드 또는 액상 봉지재 등 모두 양호하다.
한편, 상기 어레이형 리드 프레임(30)의 돌출부(31)에는 전도성 볼(40), 바람직하기로는 솔더 볼(Solder Ball)을 융착 해서 입/출력 수단으로 사용할 수 있고 또한 그 돌출부(31)에 전도성 볼을 융착하는 대신에 돌출부(31)의 표면에 솔더 플레이팅(도시되지 않음)을 실시하여 입/출력 수단으로 사용할 수도 있다. 여기서 도 2B는 봉지재(50)가 봉지되지 않았고 또한 전도성 볼(40)이 융착되지 않은 상태의 반도체 패키지를 도시한 것이다. 또한 상기 솔더 플레이팅이란 녹는점이 낮은 합금 즉, 납-주석 등으로 이루어진 솔더를 지칭하는 것으로, 상기 돌출부의 표면에 미리 얇게 막처럼 입혀 놓음으로서 차후에 메인 보드에의 용이한 실장 환경을 제공하기 위한 것이다.
도 3은 본 발명의 제2실시예인 반도체 패키지의 구조를 나타낸 단면도로서 도시된 바와 같이 반도체 칩(10)이 접착되는 몸체부(20)의 중앙부에 단면의 형태가 사각형인 요부(20a, 凹部)가 형성되어 있으며, 상기 몸체부(20)의 요부(20a) 바깥둘레에는 다수의 돌출부(31)를 갖는 어레이형 리드 프레임(30)이 접착제(60)로 몸체부 표면(20)에 접착되어 있다. 여기서도 제1실시예와 마찬가지로 어레이형 리드 프레임(30)의 돌출부(31) 표면에 솔더 플레이팅(도시되지 않음)을 실시하거나 또는 전도성 볼(40)을 융착하여 입/출력 수단으로 사용이 가능하다.
한편, 도 4A 및 도 4B는 본 발명의 제3실시예인 반도체 패키지의 구조를 나타낸 단면도로서, 몸체부(20)의 중앙부에 단면의 형태가 사다리꼴인 요부(20b)가 형성되어 있고 그곳에 반도체 칩(10)이 접착되어 있다. 또한 상기 요부(20b)의 경사부(20c)에 어레이형 리드 프레임(30)이 접착제(60)로 접착될 수 있도록 상기 어레이형 리드 프레임(30)에도 소정의 경사부(30a)가 형성되어 접착되어 있는 것이다.
그리고 상기 제1실시예에서는 반도체 칩(10)의 두께가 극히 얇을 경우에만 돌출부(31)의 솔더 플레이팅을 그대로 입/출력 수단으로 사용하고 그렇지 않을 경우에는 대부분 전도성 볼(40)을 융착해야 하지만 상기 제2실시예 및 제3실시예에서는 몸체부(20)에 소정의 요부 즉, 단면의 형태가 사각형이거나 사다리꼴의 요부를 형성하여 반도체 칩(10)을 접착시킴으로서 반도체 칩(10)이 어느 정도 두껍게 형성되어도 상기 돌출부(31)를 그대로 입/출력 수단으로 사용할 수 있는 장점이 있는 것이다. 또한 상기 제1, 2실시예에서는 어레이형 리드 프레임(30)에 경사부를 형성할 필요가 없어서 공정이 매우 단순해지며 제3실시예에서는 요부를 사다리꼴로 형성하여 종래와 같이 리드 프레임에 경사면을 형성하는 과정이 필요하게 된다.
이와 같이 구성된 본 발명에 의한 반도체 패키지의 제조 방법을 도 5A 내지 도 5G를 이용하여 설명하면 다음과 같다. 여기서 설명의 편의성 도면에는 사각 평판 모양의 금속성 몸체부를 이용한 반도체 패키지의 제조 과정만을 도시하였다.
먼저 사각 평판 모양의 몸체부(20), 또는 그 중앙부에 단면의 모양인 사각인 요부가 형성된 몸체부(20)(도시되지 않음) 또는 단면의 형상이 사다리꼴인 요부가 형성된 몸체부(20; 도시되지 않음)를 구비하고 그 중앙부에 반도체 칩(10)을 접착제(60)를 이용하여 접착시킨다.
그런 후에 식각 및 스탬핑 방법을 이용하여 표면에 다수의 돌출부(31)가 형성된 어레이형 리드 프레임(30)을 상기 반도체 칩(10)을 중심으로 해서 몸체부(20)에 접착제(60)를 이용하여 접착시킨다. 여기서 상기 몸체부(20) 단면의 형태가 중앙에 사다리꼴의 요부가 형성되어 있는 모양일 때는 상기 어레이형 리드 프레임(30)도 마찬가지로 소정 위치에 상기 사다리꼴 모양의 절곡된 부분을 형성하여 접착시킨다.
다음에는 상기 어레이형 리드 프레임(30)의 일단과 반도체 칩(10)의 입/출력 패드를 전도성 와이어(70)를 이용하여 본딩한다.
이어서 봉지재(50)를 이용하여 상기 반도체 칩(10), 전도성 와이어(70) 및 돌출부(31)의 표면을 제외한 영역을 봉지하게 된다.
그리고 상기 어레이형 리드 프레임(30)의 돌출부(31)에 솔더 플레이팅을 실시하여 그것을 메인 보드로의 입/출력 수단으로 사용하거나 또는 그 돌출부(31)에 소정의 전도성 볼(40)을 더 융착하여 메인 보드로의 입/출력 수단으로 사용할 수 있도록 한다.
또한 마지막으로 상기 몸체부(20)의 바깥 둘레에 돌출되어 있는 어레이형 리드 프레임(30) 부분을 컷팅 장비(C)를 이용하여 절단시킴으로서 반도체 패키지가 제조되는 것이다.
본 발명은 비록 이상에서와 같은 실시예들에 관련하여 기술되었지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남이 없는 여러 가지의 변형과 수정이 이루어질 수 있다.
따라서 본 발명에 의한 반도체 패키지의 구조 및 제조 방법은 몸체부의 일면에 반도체 칩을 중심으로 다수의 돌출부가 형성된 어레이형 리드 프레임을 이용함으로서 종래의 4변에만 형성되던 입/출력 수단보다 그 개수가 월등히 증가하였고 그럼으로써 고용량의 반도체 칩을 용이하게 수용할 수 있으며 또한 상기 몸체부에 접착되는 어레이형 리드 프레임에 종래와 같은 절곡 과정을 생략할 수도 있음으로서 제품의 생산 공정 단축 및 제조 단가의 저감 효과 등으로 인해 결과적으로 반도체 패키지의 고부가가치화가 실현될 수 있는 것이다.

Claims (9)

  1. 전자 회로 소자가 집적되어 있는 반도체 칩과; 상기 반도체 칩의 한 표면에 접착제로 접착된 몸체부와; 상기 반도체 칩의 바깥 둘레에 위치되는 몸체부 표면에 접착제로 접착되어 있으며, 다수의 돌출부가 형성되어 있는 어레이형 리드 프레임과; 상기 어레이형 리드 프레임의 일단과 반도체 칩을 연결한 전도성 와이어와; 상기 리드 프레임의 돌출부를 제외한 반도체 칩, 전도성 와이어 등을 봉합한 봉지재를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 구조.
  2. 청구항 1에 있어서, 상기 몸체부는 사각 평판모양으로 형성되어 있고 그 중앙부에 반도체 칩이 접착된 것을 특징으로 하는 반도체 패키지의 구조.
  3. 청구항 1에 있어서, 상기 몸체부는 그 중앙부에 요부(凹部)가 형성되어 있고 그 요부에 반도체 칩이 접착되어 있는 것을 특징으로 하는 반도체 패키지의 구조.
  4. 청구항 1에 있어서, 상기 어레이형 리드 프레임의 돌출부에는 솔더 플레이팅이 형성된 것을 특징으로 하는 반도체 패키지의 구조.
  5. 청구항 1에 있어서, 상기 어레이형 리드 프레임의 돌출부에는 전도성 볼이 융착된 것을 특징으로 하는 반도체 패키지의 구조.
  6. 반도체 패키지의 제조 방법에 있어서, 금속성 몸체부의 일 표면에 반도체 칩을 접착제로 접착시키는 단계와; 일면에 다수의 돌출부가 형성된 어레이형 리드 프레임을 상기 반도체 칩을 제외한 몸체부 표면에 접착제로 접착시키는 단계와; 상기 반도체 칩과 어레이형 리드 프레임의 일단을 전도성 와이어로 연결시키는 단계와; 상기 어레이형 리드 프레임의 돌출부를 제외한 반도체 칩, 전도성 와이어 등을 외부의 환경으로부터 보호하기 위해 봉지재로 봉지하는 단계와; 상기 몸체부의 바깥 둘레에 돌출된 어레이형 리드 프레임을 절단하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 청구항 6에 있어서, 상기 몸체부는 중앙부에 일정 크기의 요부(凹部)를 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 청구항 6에 있어서, 상기 어레이형 리드 프레임의 돌출부 표면에 솔더 플레이팅을 실시하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 청구항 6에 있어서, 상기 어레이형 리드 프레임의 돌출부 표면에 전도성 볼을 융착시키는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1019970018507A 1997-05-13 1997-05-13 반도체 패키지의 구조 및 제조 방법 KR19980083260A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018507A KR19980083260A (ko) 1997-05-13 1997-05-13 반도체 패키지의 구조 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018507A KR19980083260A (ko) 1997-05-13 1997-05-13 반도체 패키지의 구조 및 제조 방법

Publications (1)

Publication Number Publication Date
KR19980083260A true KR19980083260A (ko) 1998-12-05

Family

ID=65990434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018507A KR19980083260A (ko) 1997-05-13 1997-05-13 반도체 패키지의 구조 및 제조 방법

Country Status (1)

Country Link
KR (1) KR19980083260A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575859B1 (ko) * 1999-06-18 2006-05-03 주식회사 하이닉스반도체 볼 그리드 어레이 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575859B1 (ko) * 1999-06-18 2006-05-03 주식회사 하이닉스반도체 볼 그리드 어레이 패키지

Similar Documents

Publication Publication Date Title
KR0158868B1 (ko) 반도체장치
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5521429A (en) Surface-mount flat package semiconductor device
US7122401B2 (en) Area array type semiconductor package fabrication method
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US6080931A (en) Semiconductor package
US20030006055A1 (en) Semiconductor package for fixed surface mounting
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2002134674A (ja) 半導体装置およびその製造方法
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
KR100292033B1 (ko) 반도체칩패키지및그제조방법
US6051784A (en) Semiconductor package
JPH0964080A (ja) 半導体装置及びその製造方法
KR100422608B1 (ko) 적층칩패키지
KR19980083260A (ko) 반도체 패키지의 구조 및 제조 방법
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR100260994B1 (ko) 원 사이드 몰딩 초박형 반도체 패키지
KR0167440B1 (ko) 반도체장치
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100230920B1 (ko) 반도체 패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991021

Effective date: 20000729

Free format text: TRIAL NUMBER: 1999101003800; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991021

Effective date: 20000729