JPH0878605A - リードフレームおよびそれを用いた半導体集積回路装置 - Google Patents

リードフレームおよびそれを用いた半導体集積回路装置

Info

Publication number
JPH0878605A
JPH0878605A JP20840394A JP20840394A JPH0878605A JP H0878605 A JPH0878605 A JP H0878605A JP 20840394 A JP20840394 A JP 20840394A JP 20840394 A JP20840394 A JP 20840394A JP H0878605 A JPH0878605 A JP H0878605A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
pad portion
slit
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20840394A
Other languages
English (en)
Inventor
Kazuhiro Terada
和弘 寺田
Kunihiro Tsubosaki
邦宏 坪崎
Hiroshi Watanabe
宏 渡辺
Kazunari Suzuki
一成 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP20840394A priority Critical patent/JPH0878605A/ja
Priority to KR1019950027089A priority patent/KR960012449A/ko
Priority to CN95116994A priority patent/CN1123469A/zh
Publication of JPH0878605A publication Critical patent/JPH0878605A/ja
Priority to US08/841,329 priority patent/US5874773A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 ロジックＬＳＩの組み立てに好適なリードフ
レームを提供する。 【構成】 ダイパッド部２の中央にスリット９を設ける
と共に、ダイパッド部２の外周に上記スリット９を囲む
複数のスリット１０を設け、スリット９の外周側の端部
をスリット１０の中央側の端部よりも外側に延在させる
ことにより、ダイパッド部２上にいかなる外形寸法の半
導体チップを搭載した場合でも、半導体チップの裏面の
一部がモールド樹脂と直接接触するようにしたリードフ
レーム構造である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いた半導体集積回路装置に関し、特に、樹脂モ
ールド型ＬＳＩパッケージを有する半導体集積回路装置
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ゲートアレイ(Gate Array)、ＣＢＩＣ(C
ell-Based Integrated Circuit) などのＡＳＩＣ(Appli
cation Specific Integrated Circuit) やマイコン(Mic
ro Computer)に代表されるロジックＬＳＩの大規模化、
高速化、高機能化を促進するためには、ロジックＬＳＩ
を封止する樹脂モールド型ＬＳＩパッケージの改良（多
ピン化、低熱抵抗化、高信頼化など）が不可欠である。
【０００３】従来、ロジックＬＳＩを封止するＬＳＩパ
ッケージは、パッケージ本体の四辺にリードを設けたＱ
ＦＰ(Quad Flat Package) が最も広汎に使用されてお
り、すでに数百ピンのリードを持った超多ピンのＱＦＰ
が実用化されている。
【０００４】しかし、ＱＦＰはパッケージ本体をモール
ド樹脂で構成しているため、半導体チップの発熱量が大
きくなると、この熱を効率良くパッケージ本体の外部に
放散させることが困難になるという問題がある。
【０００５】ＱＦＰの熱抵抗を低減する対策として、パ
ッケージ本体の一部にヒートスプレッダ（金属板）を埋
め込む技術が提案されている（日経ＢＰ社発行「日経マ
イクロデバイス」１９９１年５月号．ｐ９４〜ｐ９９、
同「日経エレクトロニクス」１９９１年１月２１日号．
ｐ１３２〜ｐ１３６）。
【０００６】これは、半導体チップを搭載するリードフ
レームのダイパッド部（タブ）の裏面にヒートスプレッ
ダを接着して樹脂モールドを行い、このヒートスプレッ
ダをパッケージ本体の一部から露出させる技術である。
このようにすると、半導体チップで発生した熱は、ダイ
パッド部を通じてヒートスプレッダに伝達され、その表
面から外部に放散されるので、熱抵抗の小さなＱＦＰを
得ることができる。
【０００７】また、ＱＦＰは、半導体チップ、リードフ
レーム、モールド樹脂といった熱特性値（熱膨張係数、
熱伝導率など）の異なる幾つかの材料で構成されている
ので、この熱特性値の差に起因してパッケージ本体の内
部にストレスが生じ易い。特に、樹脂モールド型ＬＳＩ
パッケージの場合、ダイパッド部の下面とモールド樹脂
の界面の接着力が充分に得られないため、この界面に大
きなストレスが加わり易い。
【０００８】そのため、リードフレームに搭載する半導
体チップの外形寸法（従ってダイパッド部の外形寸法）
が大きくなると、温度サイクル試験、熱衝撃試験などの
試験工程や半田リフロー工程でパッケージに高熱が加わ
った際、ダイパッド部とモールド樹脂の界面に剥離が生
じ、そこに水分や不純物が侵入してパッケージクラック
や配線腐食を引き起こすという問題が生じる。
【０００９】上述した界面剥離を防止する対策として、
例えば特開平４−２２１６２号公報に記載されているよ
うに、リードフレームのダイパッド部に十字形などの形
をしたスリットを設ける技術が知られている。これは、
ダイパッド部にスリットを設けることによって半導体チ
ップの裏面の一部をモールド樹脂と直接接触させ、半導
体チップとモールド樹脂とを強固に密着させることで前
記の界面剥離を抑制する技術である。
【００１０】
【発明が解決しようとする課題】ＡＳＩＣやマイコンな
どに代表されるロジックＬＳＩの特徴は、メモリＬＳＩ
に比べてカスタム化の要求が高いことである。そのた
め、ロジックＬＳＩを封止するＬＳＩパッケージには、
前述したパッケージの熱抵抗を低減する技術やダイパッ
ド部の界面剥離を防止する技術に加えて、少量多品種
化、低価格化、ＱＴＡＴ(Quick Turn Around Time)化に
も対応できる技術が要求される。
【００１１】しかし、パッケージ本体の一部にヒートス
プレッダ（金属板）を埋め込む従来技術や、リードフレ
ームのダイパッド部にスリットを設ける従来技術は、ロ
ジックＬＳＩの少量多品種化、低価格化、ＱＴＡＴ化な
どの要求に充分対応することができないという問題があ
る。
【００１２】本発明の目的は、ロジックＬＳＩを封止す
るＬＳＩパッケージの熱抵抗を低減することのできる技
術を提供することにある。
【００１３】本発明の他の目的は、ロジックＬＳＩを封
止するＬＳＩパッケージの信頼性を向上させることので
きる技術を提供することにある。
【００１４】本発明の他の目的は、ロジックＬＳＩを封
止するＬＳＩパッケージの少量多品種化を促進すること
のできる技術を提供することにある。
【００１５】本発明の他の目的は、ロジックＬＳＩを封
止するＬＳＩパッケージの低価格化を促進することので
きる技術を提供することにある。
【００１６】本発明の他の目的は、ロジックＬＳＩを封
止するＬＳＩパッケージのＱＴＡＴ化を促進することの
できる技術を提供することにある。
【００１７】本発明の他の目的は、ロジックＬＳＩを封
止するＬＳＩパッケージの多ピン化を促進することので
きる技術を提供することにある。
【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００２０】本発明のリードフレームは、半導体チップ
を搭載するダイパッド部に、その中央から外周方向に延
在する第１のスリットと、その外周に沿って配置される
第２のスリットとを設け、前記第１のスリットの外周側
の端部を前記第２のスリットの中央側の端部よりも外周
側に位置させるものである。
【００２１】本発明のリードフレームは、ダイパッド部
の外周に沿って絶縁材を配置するものである。
【００２２】本発明の半導体集積回路装置は、前記リー
ドフレームのダイパッド部に搭載された半導体チップを
樹脂モールドしたパッケージ構造を有し、前記リードフ
レームのリードと前記半導体チップとをＴＡＢ方式で接
続するものである。
【００２３】本発明の半導体集積回路装置は、前記リー
ドフレームのダイパッド部に搭載された半導体チップを
樹脂モールドしたパッケージ構造を有し、前記リードフ
レームのリードと前記半導体チップとを、表面に絶縁層
を設けた被覆ワイヤで接続するものである。
【００２４】
【作用】上記した手段によれば、ダイパッド部に形成し
た第１のスリットの外周側の端部を第２のスリットの中
央側の端部よりも外周側に位置させることにより、この
ダイパッド部上にいかなる外形寸法の半導体チップを搭
載した場合でも、常に半導体チップの裏面の一部がモー
ルド樹脂と直接接触するので、半導体チップとモールド
樹脂とを強固に密着させることができる。また、半導体
チップの上方のモールド樹脂と下方のモールド樹脂とが
常に半導体チップの側面の一部で連結されるので、これ
らのモールド樹脂同士を強固に密着させることができ
る。
【００２５】上記した手段によれば、モールド時に半導
体チップの上方（または下方）を流れる樹脂がスリット
を通じて半導体チップの反対側に流入されるので、モー
ルド時の樹脂の流れを半導体チップの上下で均一にする
ことができる。
【００２６】上記した手段によれば、ダイパッド部上に
外形寸法の異なる各種の半導体チップを搭載することが
できるので、リードフレームを標準化することができ、
デバイスの品種毎にリードフレームを新たに設計する作
業が不要となる。
【００２７】上記した手段によれば、ダイパッド部の外
形寸法を半導体チップの外形寸法よりも大きくすること
により、半導体チップで発生した熱の一部がダイパッド
部を通じて速やかにパッケージ本体の内部全体に拡散
し、その表面から外部に放散されるので、パッケージの
熱抵抗を低減することができる。
【００２８】上記した手段によれば、ダイパッド部に搭
載された半導体チップとリードをＴＡＢ方式で接続する
ことにより、ワイヤの中途部がダイパッド部の端部に触
れて短絡不良を引き起こす不具合を確実に防止すること
ができる。また、ワイヤボンディング方式に比べてリー
ドの狭ピッチ化が容易なＴＡＢ方式を採用することによ
り、パッケージの多ピン化を促進することができる。
【００２９】上記した手段によれば、ダイパッド部の外
周に沿って絶縁材を配置することにより、リードフレー
ムのリードと半導体チップとをワイヤボンディング方式
で接続した場合でも、ワイヤの中途部がダイパッド部の
端部に触れて短絡不良を引き起こす不具合を確実に防止
することができる。
【００３０】上記した手段によれば、リードフレームの
リードと半導体チップとを被覆ワイヤで接続することに
より、ワイヤの中途部がダイパッド部の端部に触れて短
絡不良を引き起こしたり、ワイヤ同士が接触して短絡不
良を引き起こしたりする不具合を確実に防止することが
できる。
【００３１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００３２】（実施例１）図１は、本発明の一実施例で
あるＱＦＰの組み立てに用いるリードフレームの平面図
である。
【００３３】このリードフレーム１は、その中央に半導
体チップを搭載（ペレット付け）するための正方形のダ
イパッド部２を備えている。このダイパッド部２は、そ
の四隅に設けた４本の吊りリード３によってリードフレ
ーム１の他の部分と連結されている。
【００３４】上記ダイパッド部２の周囲には、その各辺
に沿って多数のリード４が配置されている。リード４の
略中間部には、モールド時の樹脂の溢出防止とリード４
の変形防止とを兼ねたダム５が設けられている。リード
４は、モールド後にパッケージ本体から露出する部分を
アウターリード部と称し、パッケージ本体の内側部分を
インナーリード部と称している。
【００３５】リード４のアウターリード部の周囲には、
リード４を支持する内枠６および外枠７が設けられてい
る。外枠７の一部には、リードフレーム１をモールド金
型に装着する際のガイドとなるガイド孔８が設けられて
いる。
【００３６】リードフレーム１を構成する上記ダイパッ
ド部２、吊りリード３、リード４、ダム５、内枠６およ
び外枠７は、例えば板厚１００〜１５０μｍ程度の４２
アロイ、銅などの導電材からなるフープ材をプレスまた
はエッチングにより加工して一体形成したものである。
リードフレーム１は、実際には上記した各部によって構
成される単位フレームを一方向に複数個連設した構成に
なっている。
【００３７】本実施例のリードフレーム１は、ダイパッ
ド部２の中央に十字形のスリット（第１のスリット）９
が設けてある。また、ダイパッド部２の外周には、上記
スリット９とは形状が異なる複数のスリット（第２のス
リット）１０がスリット９を囲むように放射状に配置さ
れている。
【００３８】図２に拡大して示すように、上記十字形の
スリット９の先端は、それに隣接して配置されたスリッ
ト１０の（ダイパッド部２の中央側の）端部よりも所定
の長さ（Δｘ）だけダイパッド部２の外周側に延在して
いる。すなわち、スリット９，１０は、スリット９の端
部とそれに隣接するスリット１０の（ダイパッド部２の
中央側の）端部が互いに交差するように配置されてい
る。
【００３９】図３〜図５は、上記のようなスリット９，
１０が形成されたダイパッド部２上に外形寸法の異なる
各種半導体チップ１１（１１ａ〜１１ｃ）を搭載した例
を示す平面図である。
【００４０】図３は、外形寸法の大きい半導体チップ１
１ａを搭載した例である。この例では、スリット９の全
体およびスリット１０の大部分が半導体チップ１１ａと
重なるので、半導体チップ１１ａを樹脂モールドしたと
き、その裏面の大部分がスリット９，１０を通じて樹脂
と直接接触する。
【００４１】また、この例では、ダイパッド部２を上方
から見たとき、半導体チップ１１ａの外周端（すなわ
ち、半導体チップ１１ａの側面）とスリット１０の外周
端との間に隙間が生じる。そのため、リードフレーム１
をモールド金型に装着してキャビティ内に樹脂を注入し
たとき、半導体チップ１１ａの上方を流れる樹脂は、こ
の隙間を通じて半導体チップ１１ａの下方に流入し、逆
に半導体チップ１１ａの下方を流れる樹脂は、この隙間
を通じて半導体チップ１１ａの上方に流入するので、半
導体チップ１１ａの上方のモールド樹脂と下方のモール
ド樹脂とが半導体チップ１１ａの側面の一部で連結され
る。
【００４２】図４は、上記半導体チップ１１ａよりも外
形寸法の小さい半導体チップ１１ｂを搭載した例であ
る。この例では、半導体チップ１１ｂの外周端がスリッ
ト１０よりも内側に位置しているため、半導体チップ１
１ｂを樹脂モールドしたとき、半導体チップ１１ｂの裏
面の一部が十字形のスリット９を通じて樹脂と直接接触
する。
【００４３】また、この例では、リードフレーム１をモ
ールド金型に装着してキャビティ内に樹脂を注入したと
き、半導体チップ１１ｂの上方（または下方）を流れる
樹脂がスリット１０、および半導体チップ１１ｂの外周
端とスリット９の端部との隙間を通じて半導体チップ１
１ｂの下方（または上方）に流入する。
【００４４】図５は、上記半導体チップ１１ｂよりもさ
らに外形寸法の小さい半導体チップ１１ｃを搭載した例
である。この例では、半導体チップ１１ｃを樹脂モール
ドしたとき、半導体チップ１１ｃの裏面の大部分が十字
形のスリット９を通じて樹脂と直接接触する。
【００４５】また、この例では、リードフレーム１をモ
ールド金型に装着してキャビティ内に樹脂を注入したと
き、半導体チップ１１ｃの上方（または下方）を流れる
樹脂がスリット１０、および半導体チップ１１ｃの外周
端とスリット９の端部との隙間を通じて半導体チップ１
１ｃの下方（または上方）に流入する。
【００４６】このように、本実施例のリードフレーム１
のダイパッド部２は、外形寸法の異なる各種の半導体チ
ップ１１（１１ａ〜１１ｃ）を搭載することができるよ
うに構成されている。また、ダイパッド部２上にいかな
る外形寸法の半導体チップ１１を搭載した場合でも、半
導体チップ１１の裏面の一部がモールド樹脂と直接接触
するように構成されている。さらに、モールド時に半導
体チップ１１の上方（または下方）を流れる樹脂がスリ
ット１０（またはさらにスリット９）を通じて反対側に
流入できるように構成されている。
【００４７】ただし、半導体チップ１１の上方（または
下方）を流れる樹脂がスリット１０（またはさらにスリ
ット９）を通じて反対側に流入するためには、少なくと
も半導体チップ１１の外周端とスリット１０の外周端と
の間に隙間が必要となる。すなわち、ダイパッド部２上
に搭載する半導体チップ１１の外形寸法は、最大のもの
でも、その外周端がスリット１０の外周端よりもダイパ
ッド部２の中央側に位置している必要がある。
【００４８】他方、ダイパッド部２に搭載する半導体チ
ップ１１の外形寸法に下限はない。しかし、ダイパッド
部２の外形寸法よりも極端に小さい半導体チップ１１を
搭載した場合は、ダイパッド部２の外周端から半導体チ
ップ１１までの距離が長くなり、半導体チップ１１とリ
ード４を電気的に接続する際の作業性が低下する。
【００４９】従って、特に限定はされないが、半導体チ
ップ１１は、最大寸法のものでもその一辺がダイパッド
部２の一辺より少なくとも２mm以上短いことが望まし
く、最小寸法のものでもその一辺の長さとダイパッド部
２の一辺の長さの差が２０mmを超えないことが望まし
い。
【００５０】次に、本実施例のリードフレーム１を用い
て製造されたＱＦＰについて説明する。図６はこのＱＦ
Ｐの平面図（パッケージ本体の上半分を取り除いて半導
体チップを露出させた状態を示す平面図）、図７は同じ
く断面図である。
【００５１】ＱＦＰのパッケージ本体１２は、トランス
ファ・モールド法より成形されたエポキシ系の合成樹脂
で構成されている。この樹脂には、パッケージ本体１２
の熱膨張係数をシリコンの熱膨張係数（4.２×１０-6／
℃）に近づけるためにシリカが混入してある。
【００５２】パッケージ本体１２の中央には、前記リー
ドフレーム１のダイパッド部２が配置され、その上には
ＡＳＩＣなどのロジックＬＳＩを形成した単結晶シリコ
ンの半導体チップ１１が搭載されている。ダイパッド部
２は一辺が２０mm程度の正方形、半導体チップ１１は一
辺が１０mm程度の正方形である。
【００５３】この例では、半導体チップ１１は、その外
周端が前述した十字形のスリット９の端部よりも僅かに
内側に位置している。そのため、半導体チップ１１の裏
面の一部は、図７に示すように、スリット９を通じて樹
脂と直接接触した状態になっている。
【００５４】本実施例のＱＦＰは、上記ダイパッド部２
に搭載された半導体チップ１１とリード４をＴＡＢ方式
によって電気的に接続している。すなわち、半導体チッ
プ１１とリード４の間にＴＡＢテープ１３を配置し、こ
のＴＡＢテープ１３の片面に形成したリード１４の一端
部を、半導体チップ１１の素子形成面（上面）の外周に
配置されたＡｕのバンプ電極１５に接合すると共に、リ
ード１４の他端部をリード４に接合している。
【００５５】上記ＴＡＢテープ１３は、ポリイミド、Ｂ
Ｔレジンなどの合成樹脂で構成されている。また、リー
ド１４は、このＴＡＢテープ１３の片面に貼り合わせた
厚さ３５μｍ程度のＣｕ箔をエッチングして形成したも
ので、その表面にはＡｕまたはＳｎのメッキが施されて
いる。リード１４は、半導体チップ１１のバンプ電極１
５に接合される一端部の幅が３０μｍ程度、リードフレ
ーム１のリード４に接合される他端部の幅が１００〜１
５０μｍ程度で構成されている。
【００５６】上記リード１４の他端部が接続されるリー
ド４のインナーリード部の表面には、ＡｕまたはＳｎの
メッキが施されている。リード４の他端部（アウターリ
ード部）はＱＦＰのパッケージ本体１２の４辺から外方
に延在し、ＱＦＰの外部端子を構成している。このアウ
ターリード部は、ガルウィング状に成形され、その表面
には半田メッキが施されている。
【００５７】上記ＱＦＰを組み立てるには、前述したリ
ードフレーム１とは別に、図８に示すような片面にリー
ド１４を形成したＴＡＢテープ１３を用意する。また、
半導体チップ１１のボンディングパッド上に、あらかじ
めＡｕのバンプ電極１５を形成しておく。そして、周知
のＴＡＢボンディング装置を使用してリード１４の一端
部と半導体チップ１１のバンプ電極１５とを一括接続す
る（図９）。
【００５８】次に、ＴＡＢテープ１３の不要な箇所を切
断、除去した後、図１０に示すように、上記半導体チッ
プ１１をリードフレーム１のダイパッド部２上に位置決
めし、周知のボンディング装置を使用してリード１４の
他端部とリード４のインナーリード部とを一括接続す
る。
【００５９】なお、本実施例のように、リード４と半導
体チップ１１をＴＡＢ方式で接続する場合は、必ずしも
半導体チップ１１をダイパッド部２に接合する必要はな
い。しかし、発熱量が大きい半導体チップ１１を搭載す
る場合は、上記ボンディング工程に先立ち、Ａｕペース
トなどを使用して半導体チップ１１をダイパッド部２に
接合する。これにより、半導体チップ１１で発生した熱
の一部はリード１４およびリード４を通じて外部に放散
され、他の一部は大面積のダイパッド部２を通じて速や
かにパッケージ本体２の内部全体に拡散し、その表面か
ら外部に放散されるので、ＱＦＰの熱抵抗を小さくする
ことができる。
【００６０】その後、上記リードフレーム１をモールド
金型に装着してパッケージ本体１２を成形した後、パッ
ケージ本体１２の外部に露出したリードフレーム１の不
要箇所を切断、除去し、最後にリード４のアウターリー
ド部をガルウィング状に成形することにより、ＱＦＰの
組み立てが完了する。
【００６１】以上のように構成された本実施例によれ
ば、次のような効果が得られる。
【００６２】(1) リードフレーム１のダイパッド部２の
中央に十字形のスリット９を設けると共に、ダイパッド
部２の外周に上記スリット９を囲む複数のスリット１０
を設け、スリット９の端部とそれに隣接するスリット１
０の端部を互いに交差させることにより、ダイパッド部
２上にいかなる外形寸法の半導体チップ１１を搭載した
場合でも、半導体チップ１１の裏面の一部がモールド樹
脂と直接接触するので、半導体チップ１１とモールド樹
脂とを強固に密着させることができる。
【００６３】これにより、ダイパッド部２とモールド樹
脂の界面剥離を抑え、パッケージクラックや配線腐食を
防止することができるので、信頼性の高いＱＦＰを得る
ことができる。
【００６４】また、いかなる外形寸法の半導体チップ１
１を搭載した場合でも、モールド時に半導体チップ１１
の上方（または下方）を流れる樹脂がスリット１０（ま
たはさらにスリット９）を通じて半導体チップ１１の反
対側に流入される。
【００６５】これにより、モールド時の樹脂の流れが半
導体チップ１１の上下で均一になるため、パッケージ本
体２の内部にストレスが生じ難くなり、信頼性の高いＱ
ＦＰを得ることができる。
【００６６】(2) 大面積のダイパッド部２上に半導体チ
ップ１１を搭載することにより、半導体チップ１１で発
生した熱の一部がダイパッド部２を通じて速やかにパッ
ケージ本体２の内部全体に拡散し、その表面から外部に
放散されるので、熱抵抗の小さなＱＦＰを得ることがで
きる。
【００６７】(3) ダイパッド部２上に外形寸法の異なる
各種の半導体チップ１１を搭載することができるので、
リードフレームを標準化することができ、デバイスの品
種毎にリードフレームを新たに設計する作業が不要とな
る。
【００６８】これにより、ロジックＬＳＩの低価格化、
少量多品種化、ＱＴＡＴ化を促進することができる。
【００６９】(4) 半導体チップ１１とリード４をワイヤ
ボンディング方式で接続した場合は、ダイパッド部２の
外形寸法に比べて半導体チップ１１の外形寸法が小さく
なる程、リード４と半導体チップ１１との距離が長くな
るので、ワイヤの中途部がダイパッド部２の端部に触れ
て短絡不良を引き起こし易くなる。
【００７０】これに対し、本実施例のように半導体チッ
プ１１とリード４をＴＡＢ方式で接続した場合は、上記
のようなワイヤの短絡不良が生じないので、ＱＦＰの信
頼性、製造歩留りを向上させることができる。
【００７１】また、ワイヤボンディング方式は、リード
４のインナーリード部の狭ピッチ化に限界があるのでＱ
ＦＰの多ピン化が制約される。しかし、ＴＡＢ方式は、
ワイヤボンディング方式に比べてインナーリード部の狭
ピッチ化が容易である。従って、ＴＡＢ方式を採用する
本実施例によれば、ＱＦＰの多ピン化を促進することが
できる。
【００７２】また、ワイヤボンディング方式は、半導体
チップ１１とリード４をワイヤで１本ずつ接続するた
め、半導体チップ１１とリード４の接続を一括ボンディ
ング方式で行うＴＡＢ方式に比べてボンディング工程に
長時間を要する。すなわち、ＴＡＢ方式を採用する本実
施例によれば、ＱＦＰのボンディング工程のスループッ
トを向上させることができる。
【００７３】（実施例２）前記実施例１は、半導体チッ
プ１１とリード４をＴＡＢ方式で接続した場合の例であ
るが、本実施例は、半導体チップ１１とリード４をワイ
ヤボンディング方式で接続する場合の例である。
【００７４】ワイヤボンディング方式を採用する場合
は、前述したように、ダイパッド部２に比べて外形寸法
の小さい半導体チップ１１を搭載したときに、ワイヤの
中途部がダイパッド部２の端部に触れて短絡不良を引き
起こし易くなるため、これを防止する対策が必要とな
る。
【００７５】図１１は、本実施例のリードフレーム１の
平面図である。このリードフレーム１のダイパッド部２
には、前述した十字形のスリット９および複数のスリッ
ト１０が配置されており、さらにスリット１０の外側に
は、ダイパッド部２の外周に沿って帯状の絶縁フィルム
１７が接合されている。この絶縁フィルム１７は、ポリ
イミドなどの合成樹脂フィルムで構成され、接着剤によ
ってダイパッド部２の表面に接着されている。
【００７６】図１２は、本実施例のリードフレーム１を
用いて製造されたＱＦＰの平面図（パッケージ本体の上
半分を取り除いて半導体チップを露出させた状態を示す
平面図）、図１３は同じく断面図である。
【００７７】パッケージ本体１２の中央には、前記リー
ドフレーム１のダイパッド部２が配置され、その上には
半導体チップ１１がＡｕペーストなどの接着剤によって
接合されている。また、半導体チップ１１とリード４
は、ワイヤ１６で電気的に接続されている。ダイパッド
部２は一辺が２０mm程度の正方形、半導体チップ１１は
一辺が１０mm程度の正方形である。ワイヤ１６は、直径
３０μｍ程度のＡｕ線で構成されている。本実施例のＱ
ＦＰは、ワイヤボンディング方式を採用する公知のＱＦ
Ｐと同じ方法で組み立てることができる。
【００７８】この例では、半導体チップ１１の外形寸法
がダイパッド部２の半分程度と小さいため、リード４か
ら半導体チップ１１までの距離が長くなり、ワイヤ１６
の中途部が垂れてダイパッド部２の端部に触れることが
ある。しかし、ダイパッド部２の端部に絶縁フィルム１
７が設けられているので、ワイヤ１６がダイパッド部２
に直接触れることはない。
【００７９】このように、本実施例によれば、ダイパッ
ド部２の外形寸法よりも遙かに小さい半導体チップ１１
を搭載した場合でも、ワイヤ１６とダイパッド部２の短
絡不良を確実に防止することができる。
【００８０】従って、本実施例によれば、ＴＡＢ方式に
比べて構成部品が少ないワイヤボンディング方式を採用
することにより、ＱＦＰの製造コストを低減することが
できる。
【００８１】（実施例３）図１４は、本実施例のＱＦＰ
の要部を示す断面図である。
【００８２】本実施例は、前記実施例２と同じく半導体
チップ１１とリード４をワイヤボンディング方式で接続
した例であるが、前記実施例２では、ダイパッド部２の
外周に絶縁フィルム１７を設けたの対し、本実施例で
は、被覆ワイヤ１８を使って半導体チップ１１とリード
４を接続している。
【００８３】被覆ワイヤ１８は、Ａｕ線の表面をエポキ
シ樹脂、ポリアセタール樹脂、ポリウレタン樹脂などの
絶縁層で被覆したもので、例えば特開平２−３０４９４
３号公報などに記載された方法で製造することができ
る。
【００８４】本実施例によれば、被覆ワイヤ１８の中途
部が垂れてダイパッド部２の端部に触れた場合でも、Ａ
ｕ線がダイパッド部２に直接触れることはないので、前
記実施例２と同様、Ａｕ線とダイパッド部２の短絡不良
を確実に防止することができる。
【００８５】また、被覆ワイヤ１８を使用する本実施例
によれば、隣接するＡｕ線同士が短絡する不良も確実に
防止することができるので、リード４のピッチを狭小化
してＱＦＰの多ピン化を促進することができる。
【００８６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００８７】パッケージはＱＦＰに限定されるものでは
なく、各種の樹脂モールド型ＬＳＩパッケージに適用す
ることができる。
【００８８】また、リードフレームのダイパッド部に設
けるスリットは、前記実施例で示した形状に限定される
ものではない。少なくともダイパッド部の中央に形成さ
れる第１のスリットの端部と、ダイパッド部の外周に形
成される第２のスリットの端部が互いに交差するもので
あれば、第１、第２のスリットの形状は任意に設計変更
することができる。
【００８９】このようなスリット形状の具体例の幾つか
を図１５〜図１７に示す。図１５は、十字形のスリット
９の外周に配置されたスリット１０の形状が実施例のも
のと異なっている例である。図１６は、十字形のスリッ
ト９を４分割した例である。図１７は、ダイパッド部２
の中央に形成されるスリット９の形状を円形にした例で
ある。いずれの場合も、スリット９の端部とそれに隣接
するスリット１０の端部が互いに交差するので、前記実
施例と同様の効果を奏することができる。
【００９０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００９１】(1) 本発明によれば、ダイパッド部上にい
かなる外形寸法の半導体チップを搭載した場合でも、半
導体チップの裏面の一部がモールド樹脂と直接接触する
ので、半導体チップとモールド樹脂とを強固に密着させ
ることができ、これにより、ダイパッド部とモールド樹
脂の界面剥離を抑え、パッケージクラックや配線腐食を
防止することができる。
【００９２】(2) 本発明によれば、ダイパッド部上にい
かなる外形寸法の半導体チップを搭載した場合でも、モ
ールド時に半導体チップの上方（または下方）を流れる
樹脂がスリットを通じて半導体チップの反対側に流入さ
れるので、モールド時の樹脂の流れが半導体チップの上
下で均一になり、パッケージ本体の内部のストレスを低
減することができる。
【００９３】(3) 本発明によれば、大面積のダイパッド
部上に半導体チップを搭載することにより、半導体チッ
プで発生した熱の一部がダイパッド部を通じて速やかに
パッケージ本体の内部全体に拡散し、その表面から外部
に放散されるので、熱抵抗の小さなＬＳＩパッケージを
得ることができる。
【００９４】(4) 本発明によれば、ダイパッド部上に外
形寸法の異なる各種の半導体チップを搭載することがで
きるので、リードフレームを標準化することができ、デ
バイスの品種毎にリードフレームを新たに設計する作業
が不要となることから、ロジックＬＳＩの低価格化、少
量多品種化、ＱＴＡＴ化を促進することができる。
【００９５】(5) 本発明によれば、ワイヤの中途部がダ
イパッド部の端部に触れて短絡不良を引き起こす不具合
を確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるリードフレームの平面
図である。
【図２】図１に示すリードフレームのダイパッド部を拡
大して示す平面図である。
【図３】本発明の一実施例であるリードフレームのダイ
パッド部上に大きい寸法の半導体チップを搭載した状態
を示す平面図である。
【図４】本発明の一実施例であるリードフレームのダイ
パッド部上に中程度の寸法の半導体チップを搭載した状
態を示す平面図である。
【図５】本発明の一実施例であるリードフレームのダイ
パッド部上に小さい寸法の半導体チップを搭載した状態
を示す平面図である。
【図６】本発明の一実施例であるＱＦＰの平面図であ
る。
【図７】本発明の一実施例であるＱＦＰの断面図であ
る。
【図８】本発明の一実施例であるＱＦＰの組み立てに使
用するＴＡＢテープの平面図である。
【図９】図８に示すＴＡＢテープに半導体チップをボン
ディングした状態を示す平面図である。
【図１０】本発明の一実施例であるリードフレームにＴ
ＡＢテープをボンディングした状態を示す平面図であ
る。
【図１１】本発明の他の実施例であるリードフレームの
平面図である。
【図１２】本発明の他の実施例であるＱＦＰの平面図で
ある。
【図１３】本発明の他の実施例であるＱＦＰの断面図で
ある。
【図１４】本発明の他の実施例であるＱＦＰの要部断面
図である。
【図１５】本発明の他の実施例であるリードフレームの
ダイパッド部を拡大して示す平面図である。
【図１６】本発明の他の実施例であるリードフレームの
ダイパッド部を拡大して示す平面図である。
【図１７】本発明の他の実施例であるリードフレームの
ダイパッド部を拡大して示す平面図である。
【符号の説明】
１ リードフレーム ２ ダイパッド部 ３ 吊りリード ４ リード ５ ダム ６ 内枠 ７ 外枠 ８ ガイド孔 ９ スリット（第１のスリット） １０ スリット（第２のスリット） １１ 半導体チップ １１ａ 半導体チップ １１ｂ 半導体チップ １１ｃ 半導体チップ １２ パッケージ本体 １３ ＴＡＢテープ １４ リード １５ バンプ電極 １６ ワイヤ １７ 絶縁フィルム １８ 被覆ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 宏 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するダイパッド部を
    備えたリードフレームであって、前記ダイパッド部は、
    その中央から外周方向に延在する第１のスリットと、そ
    の外周に沿って配置された第２のスリットとを備え、前
    記第１のスリットの外周側の端部は、前記第２のスリッ
    トの中央側の端部よりも前記ダイパッド部の外周側に位
    置していることを特徴とするリードフレーム。
  2. 【請求項２】 請求項１記載のリードフレームであっ
    て、前記ダイパッド部に形成された前記第１のスリット
    が十字形をなしていることを特徴とするリードフレー
    ム。
  3. 【請求項３】 請求項１または２記載のリードフレーム
    であって、前記ダイパッド部の外周に沿って絶縁材を配
    置したことを特徴とするリードフレーム。
  4. 【請求項４】 請求項１、２または３記載のリードフレ
    ームのダイパッド部に搭載された半導体チップを樹脂モ
    ールドしたＬＳＩパッケージを有することを特徴とする
    半導体集積回路装置。
  5. 【請求項５】 請求項４記載の半導体集積回路装置であ
    って、前記ダイパッド部の外形寸法は、前記ダイパッド
    部に搭載された前記半導体チップの外形寸法よりも大き
    いことを特徴とする半導体集積回路装置。
  6. 【請求項６】 請求項５記載の半導体集積回路装置であ
    って、前記ダイパッド部の一辺は、前記ダイパッド部に
    搭載された前記半導体チップの一辺より、少なくとも２
    mm以上長いことを特徴とする半導体集積回路装置。
  7. 【請求項７】 請求項４、５または６記載の半導体集積
    回路装置であって、前記半導体チップとリードをＴＡＢ
    方式で接続したことを特徴とする半導体集積回路装置。
  8. 【請求項８】 請求項４、５または６記載の半導体集積
    回路装置であって、前記半導体チップとリードを、表面
    に絶縁層を設けた被覆ワイヤで接続したことを特徴とす
    る半導体集積回路装置。
  9. 【請求項９】 請求項４、５、６、７または８記載の半
    導体集積回路装置であって、前記半導体チップにロジッ
    クＬＳＩが形成されていることを特徴とする半導体集積
    回路装置。
  10. 【請求項１０】 請求項４、５、６、７、８または９記
    載の半導体集積回路装置であって、前記ＬＳＩパッケー
    ジがＱＦＰであることを特徴とする半導体集積回路装
    置。
JP20840394A 1994-09-01 1994-09-01 リードフレームおよびそれを用いた半導体集積回路装置 Withdrawn JPH0878605A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20840394A JPH0878605A (ja) 1994-09-01 1994-09-01 リードフレームおよびそれを用いた半導体集積回路装置
KR1019950027089A KR960012449A (ko) 1994-09-01 1995-08-29 반도체장치
CN95116994A CN1123469A (zh) 1994-09-01 1995-08-31 半导体器件
US08/841,329 US5874773A (en) 1994-09-01 1997-04-30 Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20840394A JPH0878605A (ja) 1994-09-01 1994-09-01 リードフレームおよびそれを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0878605A true JPH0878605A (ja) 1996-03-22

Family

ID=16555676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20840394A Withdrawn JPH0878605A (ja) 1994-09-01 1994-09-01 リードフレームおよびそれを用いた半導体集積回路装置

Country Status (4)

Country Link
US (1) US5874773A (ja)
JP (1) JPH0878605A (ja)
KR (1) KR960012449A (ja)
CN (1) CN1123469A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283213A (ja) * 2008-07-18 2008-11-20 Panasonic Corp 半導体装置、及び半導体装置の製造方法
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
US7952177B2 (en) 2004-11-10 2011-05-31 Panasonic Corporation Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
TWI408789B (zh) * 2006-12-18 2013-09-11 Shiima Electronics Inc A lead frame, a method of manufacturing the same, and a semiconductor device carrying the lead frame
JP2015106609A (ja) * 2013-11-29 2015-06-08 サンケン電気株式会社 半導体装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
FR2764115B1 (fr) * 1997-06-02 2001-06-08 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
JPH11307713A (ja) * 1998-04-24 1999-11-05 Sony Corp 半導体装置用リードフレーム
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
SG91808A1 (en) * 1999-02-09 2002-10-15 Inst Of Microelectronics Lead frame for an integrated circuit chip (small window)
SG92624A1 (en) * 1999-02-09 2002-11-19 Inst Of Microelectronics Lead frame for an integrated circuit chip (integrated circuit peripheral support)
DE69932495D1 (de) * 1999-02-11 2006-09-07 St Microelectronics Srl Halbleiteranordnung mit verbesserten Verbindungen zwischen Chip und Leiter, und Herstellungsverfahren dafür
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6577019B1 (en) * 2000-01-21 2003-06-10 Micron Technology, Inc. Alignment and orientation features for a semiconductor package
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
KR100387088B1 (ko) * 2000-06-12 2003-06-11 이강희 주변온도에 따라 변색되는 합성수지 성형품 및 이의제조방법
US6853178B2 (en) * 2000-06-19 2005-02-08 Texas Instruments Incorporated Integrated circuit leadframes patterned for measuring the accurate amplitude of changing currents
TW488042B (en) * 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
CN100536121C (zh) * 2001-12-14 2009-09-02 株式会社瑞萨科技 半导体器件及其制造方法
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US20060192275A1 (en) * 2004-11-13 2006-08-31 Chippac. Inc Encapsulation method for semiconductor device having center pad
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US20070253179A1 (en) * 2006-04-27 2007-11-01 Briggs Randall D Method and apparatus for removing surface mount device from printed circuit board
KR100905786B1 (ko) * 2006-06-29 2009-07-02 주식회사 하이닉스반도체 반도체 소자 및 이를 갖는 반도체 패키지
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
TWI369774B (en) * 2007-05-15 2012-08-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor device having leads and method for fabricating the same
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
US9006871B2 (en) * 2010-05-12 2015-04-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
TWI481001B (zh) * 2011-09-09 2015-04-11 Dawning Leading Technology Inc 晶片封裝結構及其製造方法
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104465599B (zh) * 2014-12-19 2018-03-23 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装体
CN107833838B (zh) * 2017-11-22 2019-10-18 华进半导体封装先导技术研发中心有限公司 一种气密性器件的高可靠性封装结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS6254048A (ja) * 1985-09-02 1987-03-09 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JPH0815193B2 (ja) * 1986-08-12 1996-02-14 新光電気工業株式会社 半導体装置及びこれに用いるリードフレーム
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
IT1215538B (it) * 1987-06-03 1990-02-14 Sgs Microelettronica Spa Componente elettrico a circuito piazzola di supporto per chip per integrato.
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress
JPH0422162A (ja) * 1990-05-17 1992-01-27 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2848682B2 (ja) * 1990-06-01 1999-01-20 株式会社東芝 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
US5397915A (en) * 1991-02-12 1995-03-14 Matsushita Electronics Corporation Semiconductor element mounting die pad including a plurality of extending portions
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
JPH1076741A (ja) * 1996-09-03 1998-03-24 Hiroshi Midori 消印装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952177B2 (en) 2004-11-10 2011-05-31 Panasonic Corporation Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
TWI408789B (zh) * 2006-12-18 2013-09-11 Shiima Electronics Inc A lead frame, a method of manufacturing the same, and a semiconductor device carrying the lead frame
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2008283213A (ja) * 2008-07-18 2008-11-20 Panasonic Corp 半導体装置、及び半導体装置の製造方法
JP4695672B2 (ja) * 2008-07-18 2011-06-08 パナソニック株式会社 半導体装置
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US8492882B2 (en) 2009-03-31 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
JP2015106609A (ja) * 2013-11-29 2015-06-08 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
CN1123469A (zh) 1996-05-29
KR960012449A (ko) 1996-04-20
US5874773A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP5564392B2 (ja) 半導体装置
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6553657B2 (en) Semiconductor device
KR100596100B1 (ko) 반도체 장치의 제조 방법
JP2003243600A (ja) 半導体装置およびその製造方法
KR20060042872A (ko) 반도체장치의 실장 방법
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
TWI301652B (en) Semiconductor device and its manufacturing method
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003209214A (ja) リードフレーム
KR19980069737A (ko) 리이드프레임, 반도체장치 및 그 제조방법
JP2667901B2 (ja) 半導体装置の製造方法
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JP4153813B2 (ja) 半導体装置及びその製造方法
JPH02180061A (ja) リードフレームおよび半導体装置
KR19980083260A (ko) 반도체 패키지의 구조 및 제조 방법
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JP2002176131A (ja) 半導体装置の製造方法
JPH1187603A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106