JP3170182B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JP3170182B2
JP3170182B2 JP22862995A JP22862995A JP3170182B2 JP 3170182 B2 JP3170182 B2 JP 3170182B2 JP 22862995 A JP22862995 A JP 22862995A JP 22862995 A JP22862995 A JP 22862995A JP 3170182 B2 JP3170182 B2 JP 3170182B2
Authority
JP
Japan
Prior art keywords
resin
lead
die pad
lead frame
portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22862995A
Other languages
English (en)
Other versions
JPH0955455A (ja
Inventor
謙司 上原
章人 吉田
守彦 池水
信人 鈴谷
晃成 高野
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP22862995A priority Critical patent/JP3170182B2/ja
Publication of JPH0955455A publication Critical patent/JPH0955455A/ja
Application granted granted Critical
Publication of JP3170182B2 publication Critical patent/JP3170182B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、樹脂封止型半導体
装置に係り、特にこれに用いる樹脂流動性及び放熱性の
優れたリードフレーム及び樹脂封止型半導体装置の製造
方法に関するものである。

【0002】

【従来の技術】従来、ICやLSIなど多ピンもしくは
多端子を有する半導体装置において、半導体素子(チッ
プ)と外部リードとの間を電気的に接続する手段として
はワイヤボンディング法とワイヤレスボンディング法が
知られている。ワイヤボンディング法は、チップに形成
されたボンディングパッドなどの接続電極と外部リード
との間をアルミニウム、金などの金属細線により接続す
る方法である。接合手段としては熱圧着法、超音波ボン
ディング法及びその両方を併用する方法がある。一方、
ワイヤレスボンディング法は、チップ上の全接続電極を
特定のバンプや金属リードによって外部端子に1度に接
続する方法であり、テープキャリア方式、フリップチッ
プ方式、ビームリード方式などが知られている。図13
は、従来のワイヤボンディングにより形成された半導体
装置であり樹脂封止体により保護されている。このワイ
ヤボンディング法による樹脂封止型半導体装置は、半導
体素子(チップ)をリードフレームに搭載し、ボンディ
ングワイヤで両者を電気的に接続し、これらを樹脂封止
して構成されている。Fe−42Ni合金などからなる
金属製のリードフレーム3は、ダイパッド5、インナー
リード7及びアウターリード6とを一体に有する。

【0003】ダイパッド5上にシリコン半導体などのチ
ップ1は、ダイパッド5に導電性接着剤などで接着され
る。通常ダイパッド5のサイズは、チップサイズとほぼ
同じである。インナーリード7の先端は、チップ1と対
向しており、チップ1とインナーリード7とはボンディ
ングワイヤ4により接続される。ボンディングワイヤ4
はチップ1の主面に形成された電極パッドなどの接続電
極(図示せず)に接続される。チップ1、ボンディング
ワイヤ4、ダイパッド5及びインナーリード7は、エポ
キシ樹脂などの樹脂封止体2によって封止されている。
ところで、近年の半導体装置における高集積化及び高速
度化により、半導体チップ1の発熱量が増加しており、
発熱した半導体チップ1を効果的に発熱させることが求
められている。その1つの方法として、第1図の様にリ
ードフレームとテープキャリアを用い、リードフレーム
とチップとの電気的接続には、テープキャリア、即ち、
TAB(Tape Automated Bonding)式のTABテープを用
いた樹脂封止型半導体装置がある。この樹脂封止型半導
体装置は、ダイパッドをボンディングワイヤの代わりに
用いるTABテープとほぼ同じサイズにすることによっ
てTABテープを用いることによって広がる空間を有効
に利用するものである(特開平4−236434号公報
参照)。

【0004】図14の樹脂封止型半導体装置は、チップ
1と、チップ1を搭載したリードフレーム3と、チップ
1とリードフレーム3とを電気的に接続するTABテー
プ8と、これらを被覆する樹脂封止体2とから構成され
ている。Fe−42Ni合金などのリードフレーム3
は、ダイパッド5、インナーリード7及びアウターリー
ド6を一体に有する。TABテープ8は、インナリード
81、アウターリード82、これらインナーリード81
及びアウターリード82との間に一体的に形成された連
結リード83及びこれらリードを支持し連結リード83
に接合されている樹脂フィルムのリード支持部84とを
備えている。チップ1は、例えば、導電性などの接着剤
12でダイパッド5に接合されている。そして、インナ
リード81の先端はチップ1の主面に形成されたバンプ
電極11に接続されている。また、アウターリード82
は、リードフレーム3のインナーリード7の先端に接続
されている。さらに、チップ1、TABテープ8と、リ
ードフレーム3のインナーリード7及びリードフレーム
3のダイパッド5は、エポキシ樹脂などの樹脂封止体2
により樹脂封止されている。

【0005】また、リードフレーム3のダイパッド5
は、チップ1に当接しており、このダイパッド5は、チ
ップ1を越えてさらに拡大している。すなわち、ダイパ
ッド5は、樹脂封止体2の外縁から内側へ数mm程度入
った地点まで拡大しており、TABテープとほぼ同じ幅
を有している。リードフレーム3のインナーリード7及
びTABテープ8は略同一平面上に配置され、リードフ
レーム3のダイパッド5は、チップ1の厚さ分だけイン
ナーリード7より下方に位置している。したがって、チ
ップ1が収納されるTABテープ8とダイパッド5とに
囲まれた空間は、非常に狭い領域になっている。その結
果、この空間内に樹脂封止体を形成する流動樹脂が十分
注入されないことがあり、そのため樹脂封止体がその空
間内で変形することがある。図14において、チップ1
で発生した熱は、チップ1に接続された金属性ダイパッ
ド5によって放熱されることになる。この場合、ダイパ
ッド5を樹脂封止体2の外縁近傍まで延在させたので、
チップ1から生じた熱を熱伝導の良好なシリコン半導体
のチップ1及び金属性ダイパッド5を通って樹脂封止体
2の外縁近傍まで良好に放熱することができる。このた
め高集積化・高速化により消費電力が高くなったチップ
1であっても良好に放熱することができるので半導体装
置の正常な動作を維持することができる。

【0006】

【発明が解決しようとする課題】図14に示す従来の樹
脂封止型半導体装置は、インナーリード、アウターリー
ド及び素子搭載部(ダイパッド)を備えたリードフレー
ムにチップを搭載し、チップの接続電極とリードフレー
ムのインナリードとを電気的に接続するためにインナー
リード、アウターリード及びこれらのリードを支持する
ポリイミドなどの樹脂テープを備えたテープキャリアを
利用する。この例では、放熱性を高めるために、ダイパ
ッドをチップより大きくしてその放熱性を利用してい
る。即ち、チップサイズは、チップの接続電極とリード
フレームのインナーリードとを電気的に接続するテープ
キャリアとほぼ等しくしている。従来は、放熱性を高く
するためにリードフレームにヒートスプレッダを張り付
けたり、ヒートシンクを利用することが行われている
が、いづれも取り付け工程が追加され、部材費が必要に
なるなど製造が困難である。また、ヒートシンクを用い
る場合、その厚みの分だけ半導体を使用するシステムに
スペースが必要となり、その結果高密度実装化の弊害が
生じる。

【0007】しかし、放熱性を良くするためにダイパッ
ドのサイズをチップサイズより大きくすると、図14に
示す様に流動樹脂の流れの障害になり、樹脂封止体が均
一に形成されなくなる。樹脂封止体は、樹脂金型にリー
ドフレーム、チップ及びテープキャリアを配置し、トラ
ンスファモールド法などにより流動樹脂を樹脂金型に流
し込み、これを硬化することにより形成される。この樹
脂封止体が均一に形成されるためには流動樹脂が金型内
に均一に流れなくてはならないが、ダイパッドのサイズ
が大きいと矢印に示す様に流れ21が阻害され、ダイパ
ッドとテープキャリアとの間に十分な流れ込みが行われ
なくなる。この様に樹脂が十分に充填されないとダイパ
ッドとテープキャリアとの間が予定したより薄くなり、
短絡事故などの発生する恐れが問題になってくる。しか
し、流動樹脂の流れを考慮するとダイパッドを小さくす
るか、ダイパッドに大きな孔を開けて流れを良くするよ
うにしなければならないが、その放熱性が劣化してく
る。本発明はこのような事情によりなされたものであ
り、放熱性が向上しながら流動する樹脂が均一に流れて
設計通りの均質な樹脂封止体が形成される樹脂封止型半
導体装置及びその製造方法を提供する。

【0008】

【課題を解決するための手段】本発明は、リードフレー
ムのダイパッドをチップサイズより大きくし、ダイパッ
ドのチップが搭載されていない領域に複数の樹脂流通孔
と複数の熱伝導路を形成したことを特徴としている。す
なわち、請求項1の発明は、半導体素子と、前記素子を
載置する素子搭載部及び複数のリードを有するリード部
を備えたリードフレームと、インナーリード及びアウタ
ーリードを有し、このインナーリードは前記半導体素子
の接続電極に接続され、前記アウターリードは前記リー
ドフレームの前記素子搭載部に対向する前記リード部の
リードに接合され、かつこれらアウターリード及びイン
ナーリードを支持する樹脂フィルムを備えたテープキャ
リアと、前記半導体素子、前記素子搭載部、前記リード
部の一部及び前記テープキャリアを封止する樹脂封止体
とを備え、前記リードフレームは、前記リ−ド部及び前
記素子搭載部を支持するフレーム部を備え、前記素子搭
載部は、前記半導体素子の厚さ分だけ前記インナーリー
ドより下方に位置し、中心部に半導体素子を載置する第
1の領域があり、その周辺部には複数の樹脂流通孔が貫
通され、かつ複数の熱伝導路が形成された第2の領域を
有し、かつこの素子搭載部の大きさはその上に配置され
た前記テープキャリアと実質的に等しく、前記熱伝導路
は前記半導体素子から発生した熱を外部へ放散させるこ
とを特徴とする。

【0009】請求項2の発明は、請求項1に記載の樹脂
封止型半導体装置において、前記素子搭載部は、矩形で
あり、その各コーナー部に近接して前記樹脂流通孔の少
なくとも1つが配置されていることを特徴とする。請求
項3の発明は、請求項2に記載の樹脂封止型半導体装置
において、前記コーナー部の少なくとも1つに近接した
2辺には流動樹脂を流通させる切り欠き部を形成したこ
とを特徴とする。

【0010】請求項4の発明は、請求項1乃至請求項3
のいづれかに記載の樹脂封止型半導体装置において、前
記素子搭載部は、前記リードフレームの前記フレーム部
によりつりピンを介して支持されており、前記樹脂封止
体を形成する流動樹脂を注入する際に、そのつりピンが
配置された位置からこの流動樹脂が注入され少なくとも
この流動樹脂が注入される位置のつりピンに近接した前
記素子搭載部のコーナー部又は辺の近傍には前記樹脂流
通孔又は前記切り欠き部が形成されていることを特徴と
する。

【0011】請求項11の発明は、半導体素子を載置す
る素子搭載部及び複数のリードを有するリード部を備え
たリードフレームを形成する工程と、インナーリード、
アウターリード、中間リード及びこの中間リードに接合
された樹脂フィルムを有するテープキャリアの前記イン
ナーリードを前記半導体素子の接続電極に接続し、前記
アウターリードを前記リードフレームの前記素子搭載部
に対向する前記リード部のリードに接合する工程と、前
記半導体素子、前記素子搭載部、前記リード部の一部及
び前記テープキャリアを封止する樹脂封止体を形成する
工程とを備え、前記リードフレームは、前記リ−ド部及
び前記素子搭載部を支持するフレーム部を備え、前記素
子搭載部は、前記半導体素子の厚さ分だけ前記インナー
リードより下方に位置し、中心部に半導体素子を載置す
る第1の領域があり、その周辺部には複数の樹脂流通孔
が貫通され、かつ複数の熱伝導路が形成された第2の領
域を有し、かつこの素子搭載部の大きさはその上に配置
された前記テープキャリアと実質的に等しく、前記熱伝
導路は前記半導体素子から発生した熱を外部へ放散させ
るようにしたことを特徴とする。

【0012】請求項12の発明は、請求項11に記載の
樹脂封止型半導体装置の製造方法において、前記素子搭
載部は、前記リードフレームの前記フレーム部によりつ
りピンを介して支持されており、前記樹脂封止体を形成
する流動樹脂を注入する際にそのつりピンが配置された
位置からこの流動樹脂が注入され、少なくともこの流動
樹脂が注入される位置のつりピンに近接した前記素子搭
載部のコーナー部又は辺の近傍には前記樹脂流通孔又は
前記切り欠き部が形成されていることを特徴としてい
る。樹脂封止体の内部においてリードフレームのダイパ
ッドのサイズをチップサイズより大きくすることによ
り、リードフレームからの放熱面積を広げて熱抵抗を低
下させた樹脂封止型半導体装置においてダイパッドに樹
脂流通孔及び熱伝導路を形成したので、従来の熱抵抗の
低下の手段であるヒートスプレッダを介してのリードフ
レームからの放熱や樹脂封止体外部にヒートシンクを張
り付け放熱面積を増やすといった工程増、コスト増を伴
わずに、また、パッケージの大きさを変えることなし
に、熱抵抗を下げることができるとともに、モールド樹
脂の未充填やTABテープの変形を防ぐことができる。

【0013】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、図1乃至図10を参照して
第1の発明の実施の形態を説明する。図1は、本発明の
樹脂封止型半導体装置の断面図、図2は、この半導体装
置に組み込むリードフレームのダイパッド及びインナー
リードの一部を示す平面図である。この樹脂封止型半導
体装置は、240ピンのリードを備えている。リード幅
は、0.16±0.02mmである。この樹脂封止型半
導体装置は、シリコン半導体などからなるチップ1と、
チップ1を搭載したリードフレーム3と、チップ1の内
部回路とリードフレーム3とを電気的に接続するテープ
キャリア(TABテープ)8と、これらを被覆する樹脂
封止体2とから構成されている。Fe−42Ni合金や
Cu又はCu合金などの金属からなるリードフレーム3
は、半導体素子を搭載するダイパッド5、インナーリー
ド7及びアウターリード6を一体的に有している。TA
Bテープ8は、インナリード81、アウターリード8
2、インナーリード81とアウターリード82との間に
一体的に形成された中間リード83及びこれらリードを
支持し中間リード83に接合されているリード支持部8
4とを備えている。チップ1は、例えば、導電性などの
接着剤12でダイパッド5に接合されている。

【0014】そして、インナリード81の先端は、チッ
プ1の主面に形成されたバンプ電極11に接続されてい
る。また、アウターリード82は、リードフレーム3の
インナーリード7の先端に接続されている。さらに、チ
ップ1、TABテープ8と、リードフレーム3のインナ
ーリード7及びリードフレーム3のダイパッド5は、エ
ポキシ樹脂などの樹脂封止体2により樹脂封止されてい
る。また、リードフレーム3のダイパッド5は、チップ
1に当接しており、このダイパッド5は、チップ1を越
えてさらに延在している。すなわち、ダイパッド5は樹
脂封止体2の外縁から内側へ数mm程度入った地点まで
拡大しており、TABテープとほぼ同じ幅を有してい
る。リードフレーム3のインナーリード7及びTABテ
ープ8は略同一平面上に配置され、リードフレーム3の
ダイパッド5は、チップ1の厚さ分だけインナーリード
7より下方に位置している。したがって、チップ1が収
納されるTABテープ8とダイパッド5とに囲まれた空
間は、非常に狭い領域になっている。その結果、この空
間内に樹脂封止体を形成する流動樹脂が十分注入されな
いことがあり、そのため樹脂封止体がその空間内で変形
することがある。後述するように、本発明の特徴である
ダイパッド5に形成した樹脂流通孔9が流動樹脂の十分
な注入を可能にしている。

【0015】図2は、この樹脂封止型半導体装置に用い
るダイパッド5及びその周辺のインナーリードの平面図
である。図のA−A′線に沿う部分の断面が、図1の半
導体装置のリードフレーム部分に相当する。この発明の
特徴は、リードフレーム3のインナーリード7に囲まれ
たダイパッド5の外周部分に有る。この図では、ダイパ
ッド5はリードフレームのフレーム部分とダイパッド5
の4つのコーナー部に接続されたつりピン53によって
支持されており、リードフレーム3を水平に配置したと
きにダイパッド5の部分はリード部分よりチップ1の厚
さ程度は下方に窪んでいる(図1の断面図参照)。ダイ
パッド5は、中央部分の第1の領域51とその周辺部分
の第2の領域52を備えている。第1の領域51には、
チップ1が接合され、第2の領域52には複数の樹脂流
通孔9と複数の熱伝導路54が形成されている。樹脂流
通孔9は、樹脂封止体2を流動樹脂から形成する際に流
動樹脂が均一に流れることができるように形成される。
この図では樹脂流通孔9は円形であるが、本発明ではこ
の形に限らず楕円形、三角形、多角形など任意の形状に
することができる。樹脂流通孔9は、ダイパッド5のコ
ーナーに少なくとも1つは近接して配置されている。こ
のような配置により流動する樹脂は十分に樹脂流通孔9
とダイパッド5のコーナー及びコーナーに接する辺にま
で流れ込むようになる。

【0016】樹脂流通孔9は、千鳥状に配置されてい
る。すなわち、第2の領域52に均一に配置されてい
る。この様に均一に形成することによって流動樹脂は均
等にTABテープとダイパッドとの間に流れ込み、この
部分が樹脂不足にならない。また熱伝導路54は、樹脂
流通孔9の間を第1の領域51から第2の領域52の辺
まで連続的に形成されている。熱伝導路54は、第2の
領域52全体にあり、しかも均等に配置されることが好
ましい。チップ1で発生した熱は、チップ1に接続され
たダイパッド5によって放熱されることになる。ダイパ
ッド5を樹脂封止体2の外縁近傍まで延在させたので、
チップ1から生じた熱を熱伝導の良好なシリコン半導体
のチップ1及び金属性ダイパッド5を通って樹脂封止体
2の外縁近傍まで良好に放熱することができる。このた
め高集積化・高速化により消費電力が高くなったチップ
であっても良好に放熱することができるので半導体装置
の正常な動作を維持することができる。次に、図2及至
図4を参照してダイパッドに設けられる樹脂流通孔及び
熱伝導路について説明する。図3はリードフレームのダ
イパッド部の参考例、図4は図2のダイパッドのコーナ
ー部の拡大部分断面図である。

【0017】ダイパッドは、本発明のものも参考例もい
づれも1辺の長さが18mmの実質的に正方形である。
図4において、樹脂流通孔9は、千鳥状に配置され、そ
の隣接する2つの間の距離eは、2.55mm、1つを
間に置いた2つの間の距離dは、3.6mmである。ま
た、ダイパッド5のコーナー部に最も近接している樹脂
流通孔は、流動樹脂がこの中を通ったときに、コーナー
部にも十分流れが回り込むように可能な限り近接しなけ
ればならない。コーナー部及びその隣接する2辺と前記
コーナー部に最も近接している樹脂流通孔との距離a、
b、cは、少なくとも樹脂流通孔の孔径より大きいこと
が必要である。図3を参照して樹脂流通孔のサイズ及び
形状について説明する。

【0018】

【表1】

【0019】表1はダイパッド形状及び樹脂流通孔の形
状の異なるタイプのダイパッドの熱抵抗値を記載したも
のである。リードフレームの材質はいづれもCuからな
り、ダイパッドサイズは、1〜5型が1辺18mmの正
方形、6型は、1辺16.2mmの正方形である。1,
6型が本発明に適用されるダイパッドであり、2〜5型
は、樹脂流通孔が特殊な形状の図3に示される参考例の
ダイパッドである。1〜5型は、ダイパッドサイズは、
すべて324mm2 と等しいが、ダイパッドサイズから
樹脂流通孔の面積を引いた値を示すダイパッド面積は、
樹脂流通孔の大きさ及び形状がそれぞれ異なるので、相
違している。即ち、図1に示す1型は、図1に示され、
そのダイパッド面積は、236.04mm2 、図3
(a)に示す2型のダイパッド面積は、215.36m
2 、図3(b)に示す3型のダイパッド面積は、22
0.96mm2 、図3(c)に示す4型のダイパッド面
積は、252.40mm2 、図3(d)に示す5型のダ
イパッド面積は、246.87mm2 である。樹脂流通
孔の幅は、2,3型が2.8mm、4型が2.0mm、
5型が2.0mmである。1型の樹脂流通孔径は、2.
0mmである。

【0020】上記1型ダイパッドの熱抵抗は、2〜5型
ダイパッドの熱抵抗と比較して小さい。したがって、千
鳥状に配置した本発明に係る1型ダイパッドは、熱抵抗
的にも有利な形状である。その原因の1つに樹脂流通孔
を除いたダイパッド面積の広さの違いが考えられるが、
1型ダイパッドより4,5型ダイパッドの方が面積が広
いので、面積の広さだけでは判断できない。その原因は
ダイパッド形状にもある。つまり、2,3型ダイパッド
が4本、4,5型ダイパッドが2本の熱伝導路を有して
いるのに対し、1型ダイパッドでは、多数の熱伝導路が
ダイパッド全体に均等に形成されている。樹脂流通孔を
大型化すると流動樹脂が自由に流れ安くなるが、熱伝導
路が少なくなり、熱抵抗が大きくなる。また、ダイパッ
ドのコーナー部への樹脂の流れが十分でなくなることも
ある。すなわち、ダイパッド面積とともに熱伝導路をダ
イパッド全体に設けること(小さい面積の樹脂流通孔を
千鳥状に均一に分散させる)がダイパッドの低熱抵抗化
を向上させる。

【0021】次に、図5乃至図9を参照してこの樹脂封
止型半導体装置の製造方法について説明する。図5は、
樹脂封止型半導体装置の製造工程を示すフローチャート
図、図6は、チップを搭載したTABテープの平面図、
図7は、樹脂金型内における配置を明確に示すためにキ
ャビティとゲートの位置を示したリードフレームの平面
図、図8は、樹脂封止体を形成するための樹脂金型の一
部を示す模式平面図、図9は、樹脂充填工程を説明する
キャビティ内の断面図である。図5に示すように、ま
ず、ボリイミドなどの絶縁フィルムからなる基材を準備
し、この基材をパンチングした後基材表面に銅箔をラミ
ネートする。ラミネートされた銅箔に対して、フォトパ
ターン作業により基材上のフォトレジストをパターニン
グし、エッチング作業により銅箔をパターニングしてリ
ードなどの配線を形成し、メッキ作業によりこの配線に
メッキを施してTABテープを製造する(図6)。TA
Bテープ8は、絶縁フィルムを基材としており、その両
側縁には送り孔85が等間隔に形成されている。絶縁フ
ィルムの中央にはチップ1を搭載するデバイス孔86が
形成されている。デバイス孔86の周囲には各々が互い
に架橋部87を介して連接する複数のアウターリード孔
88が形成されている。アウターリード孔88と中央に
あるデバイス孔86との間には、例えば、Cuなどの導
電性材料からなる配線を保持するリード支持部84が設
けられている。

【0022】リード支持部84は、絶縁フィルムの一部
分で構成されており、インナーリード81、アウターリ
ード82及び中間リード83から構成された配線の内の
中間リード83に接合されている。アウターリード82
にはテストパッド89が形成されている。次に、集積回
路が形成されたシリコンなどの半導体からなるウェーハ
を準備しこのウェーハに対してバンプ形成作業、プロー
ビング作業及びダイシング作業を順次行ってチップを製
造する。次に、Fe−42Ni合金、Cu又はCu合金
などからなる金属性の素材を準備し、この素材に対して
フォトパターン作業、エッチング作業、メッキ作業及び
プレス作業を順次行ってリードフレーム3を製造する。
このうちデプレス作業は、リードフレーム3のうち、ダ
イパッド5の部分を押圧してリードフレーム3の他の部
分との間に段差を形成するものであり、この段差はチッ
プ1の厚さにほぼ一致している(図7)。図7では、リ
ードフレーム3を樹脂金型に配置した状態を示している
ので、リードフレーム3と共に樹脂金型20の流動樹脂
が注入されるキャビティ22及び流動樹脂をキャビティ
22に注入するゲート23を表示している。リードフレ
ーム3は、前述のようにつりピン53に支持されたダイ
パッド5と、ダイパッド5の周辺に配置されたアウター
リード6とインナーリード7とから構成され、つりピン
53とアウターリード6はフレーム31によって支持さ
れている。

【0023】次に、チップ1とTABテープ8のインナ
ーリード81とをバンプ11を介して接続する(インナ
ーリードボンディング)。その後、TABテープ8のア
ウターリード82の外方部分及び不要のテープ部分を切
断し、アウターリード82を外方に露出させる(アウタ
ーリードカット)。次に、TABテープ8のアウターリ
ード82とリードフレーム3のインナーリード7とを接
続させ、同時にチップ1をリードフレーム3のダイパッ
ド5に導電性接着剤12などで接続させる(アウターリ
ードボンディング及びチップの接続)。その後、チップ
1及びTABテープ8とその周囲をエポキシ樹脂などの
樹脂封止体2で樹脂封止する。樹脂封止体2は、樹脂金
型で形成される(図8)。図8は、樹脂金型20の一部
であり、ポット25からカル27を通り、ランナー24
を介してゲート23に通じている構造を示している。ゲ
ート23から流動樹脂がキャビティ22に注入されるよ
うになっている。この実施の形態ではリードフレームの
ダイパッド5を支持するつりピン53がダイパッド5の
コーナー部に形成され、さらに、このつりピン53の1
つはそのフレーム31との接続部分がキャビティ22と
ゲート23との接続部分に位置するように樹脂金型20
内に配置されている。

【0024】樹脂封止体2は、この樹脂金型20内にお
いて、例えば、トランスファーモールド法により形成さ
れる。この場合の樹脂注入条件は、注入樹脂がエポキシ
樹脂からなり、これは、粘度が15±5Pa・sに流動
化されている。注入時間は、約10±1秒である。図9
においてポット25に供給された樹脂タブレットは、流
動化されプランジャ26の下降により、カル(図示せ
ず)を通り、カルからランナー24を通ってゲート23
に供給され、ゲート23からキャビティ22に供給され
る。流動樹脂の流れ21は、ゲート23からキャビティ
22に入り込み、キャビティ22内を充満する。この
時、流動樹脂の流れ21は、ダイパッド5の樹脂流通孔
9(孔径約2mm)からTABテープ8とダイパッド5
との間に均一に流れ込み、均一な樹脂封止体2が形成さ
れる(図1参照)。その後、外装処理作業、アウターリ
ードフォーム作業が順次行われて図1に示す樹脂封止型
半導体装置が製造される。この後この半導体装置に対し
て検査作業が行われる。

【0025】次に、図10及び図11を参照して第2の
発明の実施の形態を説明する。図10は、樹脂金型内で
の配置を明確に示すためにキャビティとゲートの位置を
示したリードフレームの平面図、図11は、図10の領
域Aの拡大平面図である。図では、リードフレーム3を
樹脂金型に配置した状態を示しているので、リードフレ
ーム3と共に樹脂金型20(図9参照)の流動樹脂が注
入されるキャビティ22及び流動樹脂をキャビティ22
に注入するゲート23を表示している。リードフレーム
3は、つりピン53に支持されたダイパッド5と、ダイ
パッド5の周辺に配置されたアウターリード6とインナ
ーリード7とから構成され、つりピン53とアウターリ
ード6はフレーム31によって支持されている。この実
施の形態ではダイパッド5には、チップ搭載領域(第1
の領域)以外は、樹脂流通孔9が千鳥状に配置形成され
ているが、コーナー部には樹脂流通孔9に代えて隣接す
る辺に切り欠き部91が形成されている。ゲート23か
ら供給された流動樹脂は、樹脂流通孔9や切り欠き部9
1を通ってTABテープとダイパッドの間の狭い空間に
流れ込み均一な樹脂封止体が形成されるが、とくにゲー
ト23側に形成された切り欠き部91は、流動樹脂の流
れ21を円滑にし、充填特性を向上させる要因となる。
したがって、切り欠き部91は、図の様にゲート23が
配置されたコーナー部に形成してあれば良いが、全コー
ナー部に設けることも可能である。

【0026】次に、図12を参照して第3の発明の実施
の形態を説明する。図は、リードフレームの平面図であ
り、樹脂金型内での配置を明確に示すためにキャビティ
とゲートの位置を示している。この図では、リードフレ
ーム3を樹脂金型に配置した状態を示しているので、リ
ードフレーム3と共に樹脂金型20(図9参照)の流動
樹脂が注入されるキャビティ22及び流動樹脂をキャビ
ティ22に注入するゲート23を表示している。リード
フレーム3は、つりピン53に支持されたダイパッド5
と、ダイパッド5の周辺に配置されたアウターリード6
とインナーリード7とから構成され、つりピン53とア
ウターリード6はフレーム31によって支持されてい
る。この実施の形態では、つりピン53は、ダイパッド
5の各辺のほぼ中央に取り付けられている。したがっ
て、各コーナーどこにも接続されておらず、フリーな状
態になっている。また、ダイパッド5には、チップ搭載
領域(第1の領域)以外は、樹脂流通孔9が千鳥状に配
置形成されている。そして、ゲート23から供給された
流動樹脂は、樹脂流通孔9を通ってTABテープとダイ
パッドの間の狭い空間に流れ込んで均一な樹脂封止体が
形成される。コーナー部には樹脂流通孔9に代えて隣接
する辺に切り欠き部を形成しても良い。この様にする
と、樹脂の流れが一層均一になる。

【0027】この発明の樹脂封止型半導体装置の熱抵抗
について説明する。図1の樹脂封止型半導体装置は、リ
ードフレームがCuからなり、ダイパッドの1辺の大き
さが18.0mmである。このダイパッドの熱抵抗値
は、26.1又は26.9℃/Wである。1辺が16.
2mmの正方形のダイパッドの熱抵抗は、31.7又は
30.7℃/Wである。また、リードフレームがCuか
らなり、ダイパッドの1辺の大きさが14.0mmであ
る樹脂封止型半導体装置のシュミレーションによる熱抵
抗値は、36.5℃/Wである。一方、リードフレーム
がFe−42Niからなり、ダイパッドの1辺の大きさ
が8.5mmである図14の樹脂封止型半導体装置の熱
抵抗値は、44.0℃/Wである。千鳥状にダイパッド
に形成される樹脂流通孔の孔径は、上記の本発明の樹脂
封止法の条件で1.2mmではやや均一な流れが得られ
にくいが、流動樹脂の粘度などを調整すれば均一な樹脂
封止体が形成される。従って、樹脂流通孔径は1.0〜
3.0mm程度が適当であり、とくに約2.0mmが良
い。

【0028】

【発明の効果】以上のように、樹脂封止体の内部におい
てリードフレームのダイパッドのサイズをチップサイズ
より大きくすることにより、リードフレームからの放熱
面積を広げて熱抵抗を低下させた樹脂封止型半導体装置
においてダイパッドに樹脂流通孔及び熱伝導路を形成し
たので、従来の熱抵抗の低下の手段であるヒートスプレ
ッダを介してのリードフレームからの放熱や樹脂封止体
外部にヒートシンクを張り付け放熱面積を増やすといっ
た工程増、コスト増を伴わずに、また、パッケージの大
きさを変えることなしに、熱抵抗を下げることができる
とともに、モールド樹脂の未充填やTABテープの変形
を防ぐことにより樹脂封止体の均一な形成が可能にな
る。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の樹脂封止型半導体
装置の断面図。

【図2】図1のリードフレームのダイパッド部分の平面
図。

【図3】リードフレームのダイパッド部分の参考例を示
す平面図。

【図4】図1のダイパッド部分の一部を示す部分拡大
図。

【図5】図1の樹脂封止型半導体装置の製造工程図。

【図6】図1の樹脂封止型半導体装置に用いるTABテ
ープの平面図。

【図7】図1の樹脂封止型半導体装置に用いるテープキ
ャリアの平面図。

【図8】樹脂封止型半導体装置に樹脂封止体をモールド
成形する樹脂金型の平面図。

【図9】樹脂封止型半導体装置に樹脂封止体をモールド
成形する樹脂金型の断面図。

【図10】第2の発明の実施の形態のリードフレームの
平面図。

【図11】図10の領域Aの部分拡大平面図。

【図12】第3の発明の実施の形態のリードフレームの
平面図。

【図13】従来の樹脂封止型半導体装置の断面図。

【図14】従来の樹脂封止型半導体装置の断面図。

【符号の説明】

1・・・チップ、 2・・・樹脂封止体、 3・・
・リードフレーム、4・・・ボンディングワイヤ、
5・・・ダイパッド、6・・・リードフレームのアウタ
ーリード、7・・・リードフレームのインナーリード、
8・・・テープキャリア(TABテープ)、 9・・
・樹脂流通孔、11・・・バンプ電極、 12・・・
接着剤、20・・・樹脂金型、 21・・・流動樹脂
の流れ、22・・・キャビティ、 23・・・ゲー
ト、 24・・・ランナー、25・・・ポット、
26・・・プランジャ、 27・・・カル、31・・
・フレーム、 51・・・ダイパッドの第1の領域、
52・・・ダイパッドの第2の領域、 53・・・つ
りピン、54・・・熱伝導路、 81・・・TABテ
ープのインナーリード、82・・・TABテープのアウ
ターリード、 83・・・中間リード、84・・・リ
ード支持部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上原 謙司 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 多摩川工場内 (72)発明者 吉田 章人 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 多摩川工場内 (56)参考文献 特開 平5−218129(JP,A) 特開 昭56−76542(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 H01L 21/56 H01L 21/60 311 H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子と、 前記半導体素子を載置する素子搭載部及び複数のリード
    を有するリード部を備えたリードフレームと、 インナーリード及びアウターリードを有し、このインナ
    ーリードは前記半導体素子の接続電極に接続され、前記
    アウターリードは前記リードフレームの前記素子搭載部
    に対向する前記リード部のリードに接合され、かつこれ
    らアウターリード及びインナーリードを支持する樹脂フ
    ィルムを備えたテープキャリアと、 前記半導体素子、前記素子搭載部、前記リード部の一部
    及び前記テープキャリアを封止する樹脂封止体とを備
    え、 前記リードフレームは、前記リ−ド部及び前記素子搭載
    部を支持するフレーム部を備え、前記素子搭載部は、前
    記半導体素子の厚さ分だけ前記インナーリードより下方
    に位置し、中心部に半導体素子を載置する第1の領域が
    あり、その周辺部には複数の樹脂流通孔が貫通され、か
    つ複数の熱伝導路が形成された第2の領域を有し、かつ
    この素子搭載部の大きさはその上に配置された前記テー
    プキャリアと実質的に等しく、前記熱伝導路は前記半導
    体素子から発生した熱を外部へ放散させることを特徴と
    する樹脂封止型半導体装置。
  2. 【請求項2】 前記素子搭載部は、矩形であり、その各
    コーナー部に近接して前記樹脂流通孔の少なくとも1つ
    が配置されていることを特徴とする請求項1に記載の樹
    脂封止型半導体装置。
  3. 【請求項3】 前記コーナー部の少なくとも1つに近接
    した2辺には流動樹脂を流通させる切り欠き部を形成し
    たことを特徴とする請求項2に記載の樹脂封止型半導体
    装置。
  4. 【請求項4】 前記素子搭載部は、前記リードフレーム
    の前記フレーム部によりつりピンを介して支持されてお
    り、前記樹脂封止体を形成する流動樹脂を注入する際
    に、そのつりピンが配置された位置からこの流動樹脂が
    注入され、少なくともこの流動樹脂が注入される位置の
    つりピンに近接した前記素子搭載部のコーナー部又は辺
    の近傍には前記樹脂流通孔又は前記切り欠き部が形成さ
    れていることを特徴とする請求項1乃至請求項3のいづ
    れかに記載の樹脂封止型半導体装置。
  5. 【請求項5】 半導体素子を載置する素子搭載部及び複
    数のリードを有するリード部を備えたリードフレームを
    形成する工程と、 インナーリード、アウターリード、中間リード及びこの
    中間リードに接合された樹脂フィルムを有するテープキ
    ャリアの前記インナーリードを前記半導体素子の接続電
    極に接続し、前記アウターリードを前記リードフレーム
    の前記素子搭載部に対向する前記リード部のリードに接
    合する工程と、 前記半導体素子、前記素子搭載部、前記リード部の一部
    及び前記テープキャリアを封止する樹脂封止体を形成す
    る工程とを備え、 前記リードフレームは、前記リ−ド部及び前記素子搭載
    部を支持するフレーム部を備え、前記素子搭載部は、前
    記半導体素子の厚さ分だけ前記インナーリードより下方
    に位置し、中心部に半導体素子を載置する第1の領域が
    あり、その周辺部には複数の樹脂流通孔が貫通され、か
    つ複数の熱伝導路が形成された第2の領域を有し、か
    つ、この素子搭載部の大きさは、その上に配置された前
    記テープキャリアと実質的に等しく、前記熱伝導路は前
    記半導体素子から発生した熱を外部へ放散させるように
    したことを特徴とする樹脂封止型半導体装置の製造方
    法。
  6. 【請求項6】 前記素子搭載部は、前記リードフレーム
    の前記フレーム部によりつりピンを介して支持されてお
    り、前記樹脂封止体を形成する流動樹脂を注入する際
    に、そのつりピンが配置された位置からこの流動樹脂が
    注入され、少なくともこの流動樹脂が注入される位置の
    つりピンに近接した前記素子搭載部のコーナー部又は辺
    の近傍には前記樹脂流通孔又は前記切り欠き部が形成さ
    れていることを特徴とする請求項11に記載の樹脂封止
    型半導体装置の製造方法。
JP22862995A 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3170182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22862995A JP3170182B2 (ja) 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22862995A JP3170182B2 (ja) 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法
US08/696,662 US5753969A (en) 1995-08-15 1996-08-14 Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin
US09/001,630 US6326243B1 (en) 1995-08-15 1997-12-31 Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin

Publications (2)

Publication Number Publication Date
JPH0955455A JPH0955455A (ja) 1997-02-25
JP3170182B2 true JP3170182B2 (ja) 2001-05-28

Family

ID=16879341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22862995A Expired - Fee Related JP3170182B2 (ja) 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US5753969A (ja)
JP (1) JP3170182B2 (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3555927B2 (ja) * 1999-04-07 2004-08-18 Necエレクトロニクス株式会社 テープキャリアパッケージ
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
DE10107552A1 (de) * 2001-02-17 2002-09-05 Atmel Germany Gmbh Leiterstreifenanordnung
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2002374098A (ja) * 2001-04-13 2002-12-26 Yamaha Corp 半導体パッケージ及び半導体パッケージの実装方法
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
JP3790705B2 (ja) * 2001-12-27 2006-06-28 新光電気工業株式会社 配線基板およびこれを用いた半導体装置の製造方法
JP3826875B2 (ja) * 2002-10-29 2006-09-27 セイコーエプソン株式会社 圧電デバイスおよびその製造方法
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US8188584B1 (en) 2002-11-08 2012-05-29 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
TW567598B (en) * 2002-11-13 2003-12-21 Advanced Semiconductor Eng Flip chip semiconductor package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
DE10345247B4 (de) * 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
WO2006131776A1 (en) * 2005-06-10 2006-12-14 Infineon Technologies Ag Leadframe, semiconductor package and methods of producing the same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8093693B2 (en) * 2006-09-15 2012-01-10 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
JP4935320B2 (ja) * 2006-11-24 2012-05-23 株式会社村田製作所 部品内蔵多層配線基板装置及びその製造方法
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
DE102007046520A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Lichtemittierendes Flächenelement und Verfahren zum Herstellen eines lichtemittierenden Flächenelementes
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20100301464A1 (en) * 2009-05-26 2010-12-02 Mohamad Ashraf Bin Mohd Arshad Asterisk pad
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905038A (en) * 1973-02-26 1975-09-09 Signetics Corp Semiconductor assembly and method
JPS6249742B2 (ja) * 1978-10-16 1987-10-21 Hitachi Ltd
US4390598A (en) * 1982-04-05 1983-06-28 Fairchild Camera & Instrument Corp. Lead format for tape automated bonding
JPH01278757A (en) 1988-05-02 1989-11-09 Matsushita Electron Corp Lead frame
JPH02170454A (en) 1988-12-22 1990-07-02 Dainippon Printing Co Ltd Lead frame
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JP2580840B2 (ja) * 1990-05-22 1997-02-12 日本電気株式会社 半導体装置用パッケージ
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JPH04164361A (en) * 1990-10-29 1992-06-10 Nec Corp Resin-sealed semiconductor device
JP2501246B2 (ja) * 1991-01-21 1996-05-29 株式会社東芝 半導体装置
US5231755A (en) * 1991-08-20 1993-08-03 Emanuel Technology, Inc. Method of forming soluble alignment bars
JPH06275768A (ja) 1993-03-17 1994-09-30 Intel Corp リードフレーム
US5358905A (en) 1993-04-02 1994-10-25 Texas Instruments Incorporated Semiconductor device having die pad locking to substantially reduce package cracking
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2912134B2 (ja) 1993-09-20 1999-06-28 日本電気株式会社 半導体装置
JPH0878605A (ja) 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH09129811A (ja) 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
EP0780470B1 (en) * 1995-12-18 2001-06-06 Kabushiki Kaisha Hayashibara Seibutsu Kagaku Kenkyujo Beta-fructofuranosidase, its preparation and uses

Also Published As

Publication number Publication date
US5753969A (en) 1998-05-19
JPH0955455A (ja) 1997-02-25
US6326243B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
JP2016105503A (ja) 半導体装置
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US9601415B2 (en) Method of manufacturing semiconductor device and semiconductor device
US10008438B2 (en) Low profile leaded semiconductor package and method of fabricating the same
US20170309547A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US8232634B2 (en) Semiconductor device having a pin mounted heat sink
EP2605276B1 (en) Packaged leadless semiconductor device
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
TWI437683B (zh) 具有穿透本體之傳導通孔的已封裝的積體電路裝置及其製造方法
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7436048B2 (en) Multichip leadframe package
US6001671A (en) Methods for manufacturing a semiconductor package having a sacrificial layer
US6505400B1 (en) Method of making chip scale package with heat spreader
US6873041B1 (en) Power semiconductor package with strap
US7635910B2 (en) Semiconductor package and method
US5198964A (en) Packaged semiconductor device and electronic device module including same
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US6917097B2 (en) Dual gauge leadframe
US5409865A (en) Process for assembling a TAB grid array package for an integrated circuit
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US7550845B2 (en) Ball grid array package with separated stiffener layer
US5914531A (en) Semiconductor device having a ball grid array package structure using a supporting frame
US6599779B2 (en) PBGA substrate for anchoring heat sink

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees