TWI478252B - 一種倒裝晶片的半導體裝置及製造方法 - Google Patents

一種倒裝晶片的半導體裝置及製造方法 Download PDF

Info

Publication number
TWI478252B
TWI478252B TW100120730A TW100120730A TWI478252B TW I478252 B TWI478252 B TW I478252B TW 100120730 A TW100120730 A TW 100120730A TW 100120730 A TW100120730 A TW 100120730A TW I478252 B TWI478252 B TW I478252B
Authority
TW
Taiwan
Prior art keywords
pedestal
wafer
top surface
electrode
groove
Prior art date
Application number
TW100120730A
Other languages
English (en)
Other versions
TW201250876A (en
Inventor
Yan Xun Xue
Yueh-Se Ho
Hamza Yilmaz
Jun Lu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW100120730A priority Critical patent/TWI478252B/zh
Publication of TW201250876A publication Critical patent/TW201250876A/zh
Application granted granted Critical
Publication of TWI478252B publication Critical patent/TWI478252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

一種倒裝晶片的半導體裝置及製造方法
本發明一般涉及一種倒裝晶片的半導體裝置及方法，更確切的說，本發明涉及一種利用倒裝晶片的封裝方式所製備的包含金屬氧化物半導體場效應電晶體的半導體裝置及其製造方法。
隨著積體電路相關製造工藝的發展以及晶片按照比例尺寸縮小的趨勢，裝置熱傳導工程在半導體工藝和裝置性能改善方面所起的作用越來越明顯。尤其是在一些特殊的晶片類型上，如一些應用於功率晶片上的金屬氧化物半導體裝置。
通常，在半導體裝置的複雜製備工藝流程中，尤其是封裝過程中，晶片存在各種各樣的熱傳導設計方式，由於裝置尺寸的逐步縮小，很多散熱方式相對較佳的封裝形式對裝置的性能是有改善的。專利號為US20070108564的美國專利申請公開了一種利用倒裝晶片製程製造的半導體裝置，第1圖是該發明中由功率晶片102構成的半導體封裝裝置100，該半導體封裝裝置100包括應用於晶片102上方的金屬架110的電性連接及散熱途徑，及通過互連結構104等將晶片102電性連接至引腳106、108上。在該半導體封裝裝置100中，金屬架110及引腳106、108與晶片102的佈局未能達 到最佳的散熱效果，因為晶片102是通過焊錫球類或焊接凸塊類的互連結構104電性連接至引腳106、108，而並非直接與引腳106、108接觸。
實際上，如果針對類似如應用於功率裝置的雙擴散金屬氧化物半導體場效應電晶體DMOSFET(Double-diffusion metal-oxide-semiconductor FET)等晶片類型而言，晶片的表面一般只有柵極和源極，若是再利用焊錫球(Solder ball)或焊接凸塊(Bump)來將柵極、源極連接至引腳，則會較為明顯的影響到裝置熱性能。正是鑒於以上情況，基於晶片封裝工藝中的倒裝晶片(Flip Chip)技術，提出了本發明所提供的各種實施例。
鑒於上述所提及的問題，本發明提供一種倒裝晶片的半導體裝置，包括：一晶片安裝單元，至少包含第一基座以及設置在第一基座附近並與第一基座分離開的第二基座和引線座，並且在所述第一基座的頂面、第二基座的頂面均形成有多條包括橫向及縱向的凹槽，其中，位於第一基座的頂面的凹槽將第一基座的頂面分割成包含多個第一類黏貼區的多個區域，位於第二基座的頂面的凹槽將第二基座的頂面分割成至少包含一個第二類黏貼區的多個區域；以及 倒裝黏貼至第一基座、第二基座上的晶片，其中，所述晶片包括位於晶片正面的第一電極和第二電極，所述晶片的第一電極與所述多個第一類黏貼區接觸並黏貼在一起，晶片的第二電極與第二類黏貼區接觸並黏貼在一起。
上述的倒裝晶片的半導體裝置，位於第一基座頂面邊緣處的 一橫向凹槽對應與位於第二基座頂面邊緣處的一橫向凹槽處於同一直線上，並且位於第一基座頂面邊緣處的一縱向凹槽對應與位於第二基座頂面邊緣處的一縱向凹槽處於同一直線上。
上述的倒裝晶片的半導體裝置，處於同一直線上的第一基座頂面邊緣處的橫向凹槽和第二基座頂面邊緣處的橫向凹槽，以及處於同一直線上的第一基座頂面邊緣處的縱向凹槽和第二基座頂面邊緣處的縱向凹槽，與第一基座頂面邊緣處的另一橫向凹槽和另一縱向凹槽圍繞構成一矩形的周邊槽。
上述的倒裝晶片的半導體裝置，所述晶片為一金屬氧化物半導體場效應管，並且所述第一電極為晶片的源極，第二電極為晶片的柵極，位於晶片背面的第三電極為晶片的汲極。上述的倒裝晶片的半導體裝置，其中，所述晶片的第三電極通過鍵合線進一步電性連接至引線座上。
上述的倒裝晶片的半導體裝置，晶片邊緣四周的切割區位於所述周邊槽的正上方。
此外，本發明還提供一種倒裝晶片的半導體裝置的製造方法，包括以下步驟：提供包含多個由第一基座、第二基座及引線座構成的晶片安裝單元的引線框架，其中，第一基座的頂面包含多個第一類黏貼區，第二基座的頂面至少包含一個第二類黏貼區；在第一類黏貼區、第二類黏貼區塗覆導電材料，將一晶片倒裝黏貼至第一基座、第二基座上，晶片的第一電極與第一類黏貼區接觸並黏貼在一起，晶片的第二電極與第二類黏貼區接觸並黏貼在一起；利用鍵合線將位於晶片背面的第三電極電性連接至引線座上； 利用塑封料封裝所述引線框架、晶片及鍵合線，然後對所述引線框架及塑封料進行切割用於將以塑封體塑封晶片、鍵合線、晶片安裝單元的封裝體分離出來；其中，第二基座及引線座設置在第一基座附近並均與第一基座分離開，在第一基座的頂面、第二基座的頂面均形成有多條包括橫向及縱向的凹槽，位於第一基座的頂面的凹槽將第一基座的頂面分割成包含多個第一類黏貼區的多個區域，位於第二基座的頂面的凹槽將第二基座的頂面分割成至少包含一個第二類黏貼區的多個區域。
上述的方法，所述橫向及縱向的凹槽是在第一基座、第二基座及引線座各自的頂面上進行半蝕刻或模壓實現的。
上述的方法，位於第一基座頂面邊緣處的一橫向凹槽對應與位於第二基座頂面邊緣處的一橫向凹槽處於同一直線上，並且位於第一基座頂面邊緣處的一縱向凹槽對應與位於第二基座頂面邊緣處的一縱向凹槽處於同一直線上。上述的方法，處於同一直線上的第一基座頂面邊緣處的橫向凹槽和第二基座頂面邊緣處的橫向凹槽，以及處於同一直線上的第一基座頂面邊緣處的縱向凹槽和第二基座頂面邊緣處的縱向凹槽，與第一基座頂面邊緣處的另一橫向凹槽和另一縱向凹槽圍繞構成一矩形的周邊槽。
上述的方法，將所述晶片倒裝黏貼至第一基座、第二基座上時，所述晶片邊緣四周的切割區位於所述周邊槽的正上方。
上述的方法，所述晶片為一金屬氧化物半導體場效應管，並且所述第一電極為晶片的源極，第二電極為晶片的柵極，位於晶片背面的第三電極為晶片的汲極。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
400‧‧‧半導體裝置
401、801‧‧‧鍵合線
300‧‧‧黏貼晶片
201、201’、501、601‧‧‧第一基座
202、202’、502、602‧‧‧第二基座
203、203’、603‧‧‧引線座
106、108、201a、202a、203a‧‧‧引腳
303‧‧‧第三電極
100‧‧‧半導體封裝裝置
102‧‧‧功率晶片
104‧‧‧互連結構
110‧‧‧金屬架
200、200，、500、600‧‧‧晶片安裝單元
201b、501b‧‧‧第一類黏貼區
202b、502b‧‧‧第二類黏貼區
204、204a、204b、206a、206b‧‧‧縱向凹槽
205、205a、205b、207a、207b‧‧‧橫向凹槽
208、808‧‧‧周邊槽
209‧‧‧矩形槽
300、700‧‧‧晶片
301、701‧‧‧第一電極
302、702‧‧‧第二電極
304、804‧‧‧切割區
605‧‧‧引線框架
802‧‧‧導電材料
803‧‧‧塑封料
900‧‧‧封裝體
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1圖是背景技術中公開了的利用倒裝晶片製程製造的半導體裝置。
第2A圖是本發明第一基座附近的第二基座、引線座組合在一起的立體結構示意圖。
第2B圖是本發明第一基座附近的第二基座、引線座組合在一起的俯視示意圖。
第2C圖是第一基座、第二基座各自的表面未經蝕刻或模壓前的結構示意圖。
第3圖是在本發明中晶片的結構示意圖。
第4圖是晶片焊接在第一基座、第二基座、引線座上的立體結構示意圖。
第5圖是晶片焊接在第一基座、第二基座、引線座上的截面示意圖。
第6圖是第一基座、第二基座各自表面進行蝕刻或模壓的另外一種實施方式的示意圖。
第7A-7G圖是本發明的半導體裝置的製備流程示意圖。
第2A圖所示出的包含第一基座201、第二基座202、引線座203的晶片安裝單元200與第3圖所示出的晶片300封裝在一起就構成了第4圖所示出的半導體裝置400。在第2A圖的晶片安裝單元200中，第二基座202、引線座203設置在第一基座201附近並與第一基座201分離斷開，第2B圖是第2A圖的平面俯視圖，在第一基座201的頂面形成有多條包括橫向及縱向的凹槽，如縱向凹槽204、204a、204b及橫向凹槽205、205a、205b；同樣在第二基座202的頂面形成有多條包括橫向及縱向的凹槽，如縱向凹槽206a、206b及橫向凹槽207a、207b。其中，第2B圖所描述的凹槽只是為了便於敍述說明，其數量並不受限制。第2B圖中，位於第一基座201的頂面包括橫向及縱向的凹槽(如凹槽204、204a、204b及凹槽205、205a、205b)將第一基座201的頂面分割成包含多個第一類黏貼區201b的多個區域，位於第二基座202的頂面包括橫向及縱向的凹槽(如凹槽206a、206b及凹槽207a、207b)將第二基座202的頂面分割成至少包含一個第二類黏貼區202b的多個區域。
參見第2A圖及第2B圖，第一基座201還連接有多個引腳201a，第二基座202還連接有一個或多個引腳202a，引線座203還連接有多個引腳203a。為了便於理解第2A圖所示的在第一基座201的頂面、第二基座202的頂面所形成的多條包括橫向及縱向的凹槽，第2C圖的晶片安裝單元200’是第2A圖中晶片安裝單元200未形成凹槽的結構形式。在晶片安裝單元200’中，有多種方式可以形成如第2A圖及第2B圖那樣的橫向或縱向的凹槽，一種優選方式是在第一基座201’、第二基座202’、引線座203’各自的頂面進行半蝕刻(Half etch)或進行模壓(Punch)，半蝕刻是指在厚度上部分蝕刻第 一基座201’、第二基座202’、引線座203’。
參見第3圖所示，晶片300為垂直式的功率裝置，例如頂源底汲式的金屬氧化物半導體場效應電晶體，則晶片300的第一電極301為源極、第二電極302為柵極，為晶片300汲極的第三電極303位於晶片300的背面(未示出)。參見第4圖所示，即是將晶片300以倒裝晶片的封裝方式安置在第2A圖所示出的晶片安裝單元200上。在第4圖中，晶片300焊接至第一基座201、第二基座202上，其中，晶片300的第一電極301與第一類黏貼區201b接觸並焊接在一起，晶片300的第二電極302與第二類黏貼區202b接觸並焊接在一起，並且位於晶片300背面的第三電極303通過鍵合線401進一步電性連接至引線座203上。鍵合線401還可以用其他的導體替代，例如金屬帶、金屬片等。晶片300也有其他的可選類型，例如底源頂汲的垂直金屬氧化物半導體場效應電晶體，則第一電極301為汲極、第二電極302為柵極，位於晶片300的背面的第三電極303為源極。
第5圖是第4圖的截面示意圖，在半導體裝置400的截面結構中，參考第2A圖、第2B圖，位於第一基座201頂面邊緣處的一橫向凹槽205b對應與位於第二基座202頂面邊緣處的一橫向凹槽207b處於同一直線上，位於第一基座201頂面邊緣處的一縱向凹槽204b對應與位於第二基座202頂面邊緣處的一縱向凹槽206b處於同一直線上。進而，處於同一直線上的第一基座201頂面邊緣處的橫向凹槽205b和第二基座202頂面邊緣處的橫向凹槽207b，以及處於同一直線上的第一基座201頂面邊緣處的縱向凹槽204b和第二基座202頂面邊緣處的縱向凹槽206b，與第一基座201頂面邊緣處的另一縱向凹槽204a和另一橫向凹槽205a圍繞構成一矩形的以虛線示出的周邊槽 (Surrounding Groove)208。而位於第二基座202頂面邊緣處的另一縱向凹槽206a和另一橫向凹槽207a與縱向凹槽206b、橫向凹槽207b圍繞構成另一以虛線示出的矩形槽209，以將第二類黏貼區202b圍繞在內。
如第5圖及第4圖所示，在黏貼晶片300至第一基座201、第二基座202上的過程中，要保障晶片300邊緣四周的切割區304位於周邊槽208的正上方，也就是說在垂直方向上晶片300邊緣四周的切割區304位於周邊槽208內，以防止晶片300與晶片安裝單元200的其他部位發生電氣接觸而短路。切割區304原本是晶片300在同一晶圓上與其他晶片鑄造連接在一起的部分，而晶片300被從晶圓上切割下來後，切割區(Scribe line)304被部分切割掉但還有部分遺留在晶片300的邊緣四周。切割區304位於周邊槽208的正上方也即是意味著切割區304的垂直投影落在周邊槽208內。所以，基於晶片300的尺寸大小而要對周邊槽208的尺寸進行調整，以使得周邊槽208的尺寸比晶片300的尺寸稍大。在第2B圖及第5圖中，如果縱向凹槽204a、橫向凹槽205a、縱向凹槽204b、縱向凹槽206b、橫向凹槽207b、橫向凹槽205b中最小的凹槽寬度為W，則晶片300邊緣四周的切割區304在垂直方向上位於這個W的寬度範圍內。
第2B圖所示的晶片安裝單元200還可以利用第6圖所示的晶片安裝單元500代替。晶片安裝單元200與晶片安裝單元500的結構並無較大的差異，只是晶片安裝單元500中第一基座501的頂面被更多的橫向及縱向凹槽分割成更多的包含多個第一類黏貼區501b的多個區域。但是位於第二基座502的頂面的凹槽僅僅為一橫向凹槽和一縱向凹槽，將第二基座502的頂面分割成包含一個第二類黏貼區502b的多個區域。上述差異可以在第一 基座501、第二基座502各自表面進行半蝕刻或模壓的流程中，以不同的蝕刻圖案或模壓圖案實現。
為了獲得第4圖示出的半導體裝置400並將其塑封，第7A-7E圖展示了本發明的半導體裝置的製備流程示意圖。第7A圖是引線框架605的平面俯視示意圖，引線框架605包含多個晶片安裝單元600(與第2A圖或第6圖所示的晶片安裝單元相同)，進一步而言，引線框架605包含多個由第一基座601、第二基座602及引線座603(與第2A圖或第6圖所示的晶片安裝單元相同)構成的晶片安裝單元600，其中，第一基座601的頂面包含多個第一類黏貼區(未示出，參考第2A圖或第6圖)，第二基座602的頂面至少包含一個第二類黏貼區(未示出，參考第2A圖或第6圖)。
第7B圖是晶片安裝單元600的截面示意圖，在第7B-7D圖中，通過在第一類黏貼區、第二類黏貼區塗覆導電材料802，將晶片700(與第3圖所示的晶片300相同)倒裝焊接至第一基座601、第二基座602上。晶片700的第一電極701與第一類黏貼區接觸並焊接在一起，晶片700的第二電極702與第二類黏貼區接觸並焊接在一起，其中導電材料802可以為焊接劑(如焊錫膏)或導電黏合劑(如導電銀漿)；將晶片700倒裝焊接至第一基座601、第二基座602上還可以用共晶焊的方式進行，晶片700的第一電極701、第二電極702可以採用純錫(Sn)或金錫(Au-Sn)合金作接觸面鍍層，第一電極701、第二電極702可共晶焊接於鍍有金或銀的第一類黏貼區、第二類黏貼區上，晶片安裝單元600被加熱至適合的共晶溫度時，令共晶層固化並將晶片700緊固的焊於第一基座601、第二基座602上。其中，由於有橫向或縱向的凹槽的存在，使得導電材料802不易從晶片安裝單元600溢出， 並且多個第一類黏貼區及第二類黏貼區的存在加強了晶片700與第一基座601、第二基座602之間的連接強度。
如第7E圖所示，利用鍵合線801將位於晶片700背面的第三電極電性連接至引線座603上，並利用塑封料803封裝引線框架605、晶片700及鍵合線801，如第7F圖完成以塑封料803塑封引線框架605後的塑封料803、引線框架605的截面示意圖。然後對引線框架605及塑封料803進行切割用於將以塑封體803’塑封晶片700、鍵合線801、晶片安裝單元600的封裝體900從引線框架605及塑封料803’中分離出來，以形成單獨的裝置，如第7G圖所示。在晶片安裝單元600中，其引腳(未示出，類同如第2A圖所示的引腳201a、202a、203a)可作為晶片安裝單元600與引線框架605連接的連筋，引腳在對引線框架605及塑封料803的切割過程中被切斷，並且塑封體803’源於對塑封料803的切割。而且在上述步驟中，將晶片700倒裝焊接至第一基座601、第二基座602上時，要保障晶片700邊緣四周的切割區804位於晶片安裝單元600的周邊槽808(參考第7E圖及第5圖)的正上方。在本申請的一種優選實施方式中，晶片700為一金屬氧化物半導體場效應管，第一電極701為晶片700的源極，第二電極702為晶片的柵極，第三電極為晶片700的汲極。而在另一種可選的實施方式中，晶片700為一金屬氧化物半導體場效應管，第一電極701為晶片700的汲極，第二電極702為晶片的柵極，並且第三電極為晶片700的源極。
通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，例如，本案是以金屬氧化物半導體電晶體裝置進行闡述，基於本發明精神，晶片還可作其他類型的轉換。儘管上述發明提出了現有的較佳實 施例，然而，這些內容並不作為局限。
對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
400‧‧‧半導體裝置
401‧‧‧鍵合線
300‧‧‧黏貼晶片
201‧‧‧第一基座
202‧‧‧第二基座
203‧‧‧引線座
201a、202a、203a‧‧‧引腳
303‧‧‧第三電極

Claims (8)

  1. 一種倒裝晶片的半導體裝置，包括：一晶片安裝單元，至少包含一第一基座以及設置在該第一基座附近並與該第一基座分離開的一第二基座和一引線座，並且在該第一基座的頂面、該第二基座的頂面均形成有多條包括橫向及縱向的凹槽，其中，位於該第一基座的頂面的凹槽將該第一基座的頂面分割成包含多個第一類黏貼區的多個區域，位於該第二基座的頂面的凹槽將該第二基座的頂面分割成至少包含一個第二類黏貼區的多個區域；以及倒裝黏貼至該第一基座、該第二基座上的一晶片，其中，該晶片包括位於該晶片正面的一第一電極和一第二電極，該晶片的該第一電極與該多個第一類黏貼區接觸並黏貼在一起，該晶片的該第二電極與該第二類黏貼區接觸並黏貼在一起，其中，處於同一直線上的該第一基座的頂面的邊緣處的橫向凹槽和該第二基座的頂面的邊緣處的橫向凹槽，以及處於同一直線上的該第一基座的頂面的邊緣處的縱向凹槽和該第二基座的頂面的邊緣處的縱向凹槽，與該第一基座的頂面的邊緣處的另一橫向凹槽和另一縱向凹槽圍繞構成矩形的一周邊槽。
  2. 如申請專利範圍第1項所述的倒裝晶片的半導體裝置，其中，該晶片邊緣四周的一切割區位於該周邊槽的正上方。
  3. 如申請專利範圍第1項所述的倒裝晶片的半導體裝置，其中，該晶片還包括位於該晶片背面的一第三電極，該第三電極經由鍵合線進一步電性連接至該引線座上。
  4. 如申請專利範圍第3項所述的倒裝晶片的半導體裝置，其中，該晶片為一金屬氧化物半導體場效應管，並且該第一電極為該晶片的一源極，該第二電極為該晶片的一柵極，位於該晶片背面的該第三電極為該晶片的一汲極。
  5. 一種倒裝晶片的半導體裝置的製造方法，包括以下步驟：提供包含多個由一第一基座、一第二基座及一引線座構成的晶片安裝單元的一引線框架，其中，該第一基座的頂面包含多個第一類黏貼區，該第二基座的頂面至少包含一個第二類黏貼區；在該多個第一類黏貼區、該第二類黏貼區塗覆一導電材料，將一晶片倒裝黏貼至該第一基座及該第二基座上，該晶片的一第一電極與該多個第一類黏貼區接觸並黏貼在一起，該晶片的一第二電極與該第二類黏貼區接觸並黏貼在一起；利用一鍵合線將位於該晶片背面的一第三電極電性連接至一引線座上；以及利用一塑封料封裝該引線框架、該晶片及該鍵合線，然後對該引線框架及該塑封料進行切割用於將以一塑封體塑封該晶片、該鍵合線、該晶片安裝單元的一封裝體分離出來，其中，該第二基座及該引線座設置在該第一基座附近並均與該第一基座分離開，在該第一基座的頂面、該第二基座的頂面均形成有多條包括橫向及縱向的凹槽，位於該第一基座的頂面的凹槽將該第一基座的頂面分割成包含該多個第一類黏貼區的多個區域，位於該第二基座的頂面的凹槽將該第二基座的頂面分割成至少包含該第二類黏貼區的多個區 域，以及其中，處於同一直線上的該第一基座的頂面的邊緣處的橫向凹槽和該第二基座的頂面的邊緣處的橫向凹槽，以及處於同一直線上的該第一基座的頂面的邊緣處的縱向凹槽和該第二基座的頂面的邊緣處的縱向凹槽，與該第一基座的頂面的邊緣處的另一橫向凹槽和另一縱向凹槽圍繞構成矩形的一周邊槽。
  6. 如申請專利範圍第5項所述的製造方法，其中，該橫向及縱向的凹槽是在該第一基座及該第二基座各自的頂面上進行半蝕刻或模壓實現的。
  7. 如申請專利範圍第5項所述的製造方法，其中，將該晶片倒裝黏貼至該第一基座及該第二基座上時，該晶片邊緣四周的一切割區位於該周邊槽的正上方。
  8. 如申請專利範圍第5項所述的製造方法，其中，該晶片為一金屬氧化物半導體場效應管，並且該第一電極為該晶片的一源極，該第二電極為該晶片的一柵極，位於該晶片背面的該第三電極為該晶片的一汲極。
TW100120730A 2011-06-14 2011-06-14 一種倒裝晶片的半導體裝置及製造方法 TWI478252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100120730A TWI478252B (zh) 2011-06-14 2011-06-14 一種倒裝晶片的半導體裝置及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100120730A TWI478252B (zh) 2011-06-14 2011-06-14 一種倒裝晶片的半導體裝置及製造方法

Publications (2)

Publication Number Publication Date
TW201250876A TW201250876A (en) 2012-12-16
TWI478252B true TWI478252B (zh) 2015-03-21

Family

ID=48139366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120730A TWI478252B (zh) 2011-06-14 2011-06-14 一種倒裝晶片的半導體裝置及製造方法

Country Status (1)

Country Link
TW (1) TWI478252B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US7052938B2 (en) * 2000-04-13 2006-05-30 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US20080224300A1 (en) * 2007-03-12 2008-09-18 Ralf Otremba Semiconductor Module With Semiconductor Chips And Method For Producing It
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7777315B2 (en) * 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US7052938B2 (en) * 2000-04-13 2006-05-30 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7777315B2 (en) * 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
US20080224300A1 (en) * 2007-03-12 2008-09-18 Ralf Otremba Semiconductor Module With Semiconductor Chips And Method For Producing It

Also Published As

Publication number Publication date
TW201250876A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
JP5011115B2 (ja) マルチチップリードフレーム半導体パッケージ
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI495055B (zh) 半導體晶片封裝體及其製造方法
US6992386B2 (en) Semiconductor device and a method of manufacturing the same
JP4547279B2 (ja) 半導体装置の製造方法
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101160694B1 (ko) 반도체장치의 제조 방법
JP2001210743A (ja) 半導体装置及びその製造方法
US20100193922A1 (en) Semiconductor chip package
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
JP2023015224A (ja) 半導体装置
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
TWI421993B (zh) 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法
JP3628991B2 (ja) 半導体装置及びその製造方法
TW201539673A (zh) 晶片封裝結構及其製作方法
TWI509770B (zh) 集成堆疊式多晶片的半導體器件及其制備方法
JP2005175512A (ja) 半導体装置
JPH09213866A (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレームおよび半導体チップ