TWI495055B - 半導體晶片封裝體及其製造方法 - Google Patents

半導體晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI495055B
TWI495055B TW099102411A TW99102411A TWI495055B TW I495055 B TWI495055 B TW I495055B TW 099102411 A TW099102411 A TW 099102411A TW 99102411 A TW99102411 A TW 99102411A TW I495055 B TWI495055 B TW I495055B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
molding material
chip package
semiconductor chip
semiconductor
Prior art date
Application number
TW099102411A
Other languages
English (en)
Other versions
TW201036119A (en
Inventor
Armand Vincent C Jereza
Paul Armand Calo
Erwin Victor R Cruz
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW201036119A publication Critical patent/TW201036119A/zh
Application granted granted Critical
Publication of TWI495055B publication Critical patent/TWI495055B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

半導體晶片封裝體及其製造方法 相關申請案之相互參照
無
發明領域
本發明係有關於一種半導體晶片封裝體及其之製造方法。
 發明背景
半導體晶片封裝體在半導體工業上是眾所周知的，但依然能夠改進。例如，像是無線電話及其類似般的電子裝置是變得越來越細小。半導體晶片封裝體是希望越來越細小以致於它們能夠被併合到如此的電子裝置。然而，較小的封裝體經常需要較小的半導體晶片。這會衝擊性能並且增加接觸電阻。同時也希望改進的是習知半導體晶片封裝體的散熱特性。包括功率電晶體的半導體晶片封裝體，例如，產生大量的熱。同時也希望提供如此之半導體晶片封裝體的終端使用者堅固耐用的連接選擇。
一些半導體晶片封裝體具有預模製夾具結構。一預模製夾具結構可以包括一模鑄材料和一夾具結構。像這樣般的預模製夾具結構能夠利用一第一焊接材料來連接到一半導體晶片而該半導體晶片能夠利用一第二焊接材料來連接到一導線架結構。當該等第一和第二焊接材料在該半導體晶片封裝體之製造過程期間被回焊時，它們會相對於彼此位移。這樣是會不合意地引致該預模製夾具結構60相對於導線架結構及/或半導體晶片62旋轉，如在第8(a)圖中所示。而且，如在第8(b)圖中所示，在用於形成具有預模製夾具結構之半導體晶片封裝體的習知方法中，當焊料是置於一個細小閘極焊墊上時，錫膏量也是難以控制，藉此引致該閘極焊料溢出到該半導體晶片的角落。第8(b)圖顯示溢出該半導體晶片62之邊緣的焊料80。該焊料80接觸該預模製夾具結構60中之閘極夾具結構60(g)的一部份。如在第8(b)圖中所示，該導線架結構61被顯示而且是支承該半導體晶片62。
本發明的實施例是個別地和全體地解決這些和其他問題。
 發明概要
本發明之實施例是指向於半導體晶片封裝體及其之製造方法。
本發明之一實施例是指向於一種半導體晶片封裝體，該半導體晶片封裝體包括一個預模製夾具結構總成，該預模製夾具結構總成具有一個夾具結構、一個連接到該夾具結構的半導體晶片和一個覆蓋該半導體晶片與該夾具結構之至少一部份的第一模製材料。該半導體晶片封裝體也包括一個具有一晶片連接焊墊的導線架結構，該導線架結構是連接到該預模製夾具結構總成。
本發明之另一實施例是指向於一種方法，該方法包含：得到一個導線架結構；及把一個預模製夾具結構總成連接到該導線架結構，該預模製夾具結構總成包含一個夾具結構、一個連接到該夾具結構的半導體晶片、及一個覆蓋該半導體晶片和該夾具結構之至少一部份的第一模製材料。
本發明的另一實施例是指向於一種半導體晶片封裝體，該半導體晶片封裝體包含：一個包含一導線架結構表面的導線架結構；一個連接到該導線架結構的半導體晶片，其中，該半導體晶片包含一個包括一輸入區域的第一表面和一個包括一輸出區域的第二表面；一個覆蓋該導線架結構與該半導體晶片之至少一部份的模製材料，其中，該模製材料曝露該半導體晶片的第二表面而且也曝露該導線架結構表面；一個包含一主部份與一從該主部份延伸出來之第一腿部以及一個從該主部份延伸出來且與該第一腿部相對之第二腿部的金屬殼體結構，其中，該金屬殼體是電氣地和機械地連接到在該半導體晶片之第二表面的輸出區域；及一個連接該金屬殼體結構之主部份與該半導體晶片之第二表面的導電黏劑。
本發明的另一實施例是指向於一種方法，該方法包含：把一半導體晶片連接到一個包含一導線架結構表面的導線架結構，其中，該半導體晶片包含一個包括一輸入區域的第一表面和一個包括一輸出區域的第二表面；模製一個模製材料在該導線架結構與該半導體晶片之至少一部份四周，其中，該模製材料曝露該半導體晶片的第二表面而且也曝露該導線架結構表面；及把一個包含一主部份與一從該主部份延伸出來之第一腿部和一與該第一腿部相對從該主部份延伸出來之第二腿部的金屬殼體結構連接到該半導體晶片，其中，在該第二表面的輸出區域是電氣地和機械地連接到該金屬殼體結構。
本發明的其他實施例是指向於能夠併合本發明之實施例之半導體晶片封裝體的電氣裝置和系統。
本發明的這些和其他實施例是配合該等圖式在詳細說明中詳細地作描述。在該等圖式中，相同的標號會用來標示相同的元件而一些元件的描述不會被重覆。此外，在該等圖式中，一些元件不會是按比例繪製。
圖式簡單說明
第1圖顯示本發明之一實施例之半導體晶片封裝體的側視、橫截面圖。
第2圖顯示本發明之一實施例之預模製夾具結構總成的側視、橫截面圖。
第3圖顯示本發明之另一實施例之半導體晶片封裝體的側視、橫截面圖。
第4圖顯示本發明之另一實施例之預模製夾具結構總成的側視、橫截面圖。
第5圖顯示本發明之另一實施例之半導體晶片封裝體的側視、橫截面圖。
第6圖顯示本發明之另一實施例之預模製夾具結構總成的側視、橫截面圖。
第7(a)至7(g)圖顯示各種在本發明之一實施例之半導體晶片封裝體之形成期間形成的前驅物。
第7(h)圖顯示本發明之一實施例之半導體晶片封裝體的立體圖。
第8(a)和8(b)圖顯示預模製夾具在它們利用一習知製程來被安裝於一半導體晶片上時的影像。
第9圖顯示本發明之一實施例之半導體晶片封裝體的側視，橫截面圖。
第10(a)-10(b)圖分別顯示另一個半導體晶片封裝體實施例的頂視與底視立體圖。
第11圖顯示在第10(a)和10(b)圖中之所示之半導體晶片封裝體實施例的底視立體圖。部份的模製材料被移去。
第12(a)-12(e)圖顯示在半導體晶片封裝體的形成期間形成的前驅物，且也顯示一半導體晶片封裝體的例子。
第12(f)圖顯示本發明之一實施例之半導體晶片封裝體的例子。
第13(a)-13(e)圖顯示在本發明之另一實施例之半導體晶片封裝體的形成期間形成的前驅物。
第13(f)圖顯示本發明之另一實施例之半導體晶片封裝體的例子。
第14(a)圖顯示一個具備兩個金屬殼體結構之半導體晶片封裝體的底視立體圖。
第14(b)圖顯示一個具備兩個金屬殼體結構之半導體晶片封裝體的頂視立體圖。
第15圖顯示一個能夠在本發明之實施例之半導體晶片封裝體中使用之垂直式功率MOSFET的橫截面圖。
在該等圖式中，相同的標號是用來標示相同的元件而且相似之元件的描述不會被重覆。關於本發明之實施例的進一步細節是在配合該等圖式的詳細描述中提供。
 較佳實施例之詳細說明
I.　包括預模製夾具裝置的半導體晶片封裝體
第1圖顯示本發明之一實施例之半導體晶片封裝體100的側視、橫截面圖。第2圖顯示本發明之一實施例之預模製夾具結構總成的側視、橫截面圖。
該半導體晶片封裝體100包含一個含有一夾具結構160(a)的預模製夾具結構總成160，及一個利用一第一導電黏劑180(a)來連接到該夾具結構160(a)的半導體晶片150。該半導體晶片150包括一個第一主表面150-1和一個與該第一主表面150-1相反的第二主表面150-2。該第一導電黏劑180(a)是與該半導體晶片150的第二表面150-2接觸。該第一表面150-1可以包含一個像是汲極區域般的輸出區域，而該第二主表面150-2可以包含一個像是源極區域和閘極區域般的輸入區域。
一第一模製材料160(b)，像是環氧樹脂模製材料般，覆蓋該半導體晶片150與該夾具結構160(a)的至少一部份。如在第2圖中所示，該第一模製材料160(b)具有一個實質上是與半導體晶片150之第一表面150-1共平面的第一表面160(b)-1。該第一模製材料160(b)的第二表面160(b)-2也是會實質上與該夾具結構160(a)的上表面160(a)-1共平面。該夾具結構160(a)的上表面160(a)-1和該第一模製材料160(b)的第二表面160(b)-2可以形成該預模製夾具結構總成160的第一表面160-1。該預模製夾具結構總成160的第二表面160-2是與該第一表面160-1相反。該預模製夾具結構總成160的第二表面160-2包含至少該第一模製材料表面160(b)-1和該半導體晶片150的第一表面150-1。
請參閱第1圖所示，該半導體晶片封裝體100也包含一個含有一晶片連接焊墊的導線架結構190。該導線架結構190是利用一第二導電黏劑180(b)和一第三導電黏劑180(c)來連接到預模製夾具結構160。
該導線架結構190可以包含若干包括一汲極引線結構190(d)的不同部份，其可以包括一個晶片連接焊墊以及若干從該晶片連接焊墊延伸出來的引線。它也可以包含一個源極引線結構190(s)和一個會與該源極引線結構190(s)電氣地隔離的閘極引線結構(在第1圖中未被顯示)。
以上所述的第一、第二、和第三導電黏劑180(a),180(b),180(c)可以包含任何適合的導電黏劑材料。例子包括導電環氧樹脂，以及焊錫(例如，含鉛或者無鉛焊錫)。在某些實施例中，該第一導電黏劑180(a)可以具有一個比第二和第三導電黏劑180(b),180(c)較高的熔化溫度，因為該預模製夾具結構總成160是在連接到該導線架結構190之前被形成。
一第二模製材料170(例如，環氧樹脂模製材料)，其是由虛線顯示，覆蓋該預模製夾具結構總成160的至少一部份以及該導線架結構190的一部份。如在第1圖中所示，該第二模製材料170的下外表面可以是實質上與包括一個源極引線結構表面190(s)-1和一汲極引線結構表面190(d)-1之導線架結構190的外表面共平面。當該導線架結構190被安裝到一個底層電路板(圖中未示)或其類似時，該源極引線結構表面190(s)-1和該汲極引線結構表面190(d)-1可以與又另一導電黏劑接觸。
該第二模製材料170可以是與第一模製材料160(b)相同或者不同。由於它們是在不同時間形成，在該半導體晶片封裝體100中之第一與第二模製材料160(b),170之間會有一個界接面。
在這申請案中所述之這個和其他實施例中的半導體晶片150可以包括任何適當的半導體裝置(像是p-通道MOSFET晶片或者n-通道MOSFET晶片般)，而且能夠是為垂直式裝置。垂直式裝置在該晶片的一側至少具有一個輸入端而在該晶片的另一側至少具有一輸出端以致於電流能夠垂直地流過該晶片。
某些垂直式裝置的例子，在若干實施中，包括垂直式功率MOSFET、垂直式二極體、VDMOS電晶體、垂直式雙極性電晶體等等。適當的半導體包括矽、砷化鎵、以及其他所謂的”III-V”和”II-VI”半導體材料。一VDMOS電晶體是為一具有兩個或者更多個藉擴散形成之半導體區域的MOSFET。它具有一個源極區域、一個汲極區域、和一個閘極。該裝置是為源極區域與汲極區域是處於半導體晶片之相對表面的垂直式。該閘極可以是一個溝渠化閘極結構或者是一個平閘極結構，而且是形成在與源極區域相同的表面。溝渠化閘極結構能夠變窄而且比平閘極結構佔用較少空間。在運作期間，於一VDMOS裝置中從源極區域到汲極區域的電流流動是實質上與晶片表面垂直。垂直功率MOSFET的例子是顯示於第15圖中。
第3圖顯示本發明之另一實施例之半導體晶片封裝體100的側視、橫截面圖。第4圖顯示本發明之另一實施例之預模製夾具結構的側視、橫截面圖。
在第3圖中的半導體晶片封裝體是與在第1圖中所示的半導體晶片封裝體相同。而且，在第4圖中的預模製夾具結構總成160是與在第2圖中所示的夾具結構總成相似。然而，在第3-4圖中所示的實施例中，第一模製材料160(b)覆蓋夾具結構160(a)的上表面160(a)-1。
第5圖顯示本發明之另一實施例之另一半導體晶片封裝體100的側視、橫截面圖。第6圖顯示本發明之另一實施例之預模製夾具裝置結構的側視、橫截面圖。
在第5圖中所示的半導體晶片封裝體是與在第1圖中所示的半導體晶片封裝體相似。而且，在第6圖中的預模製夾具結構總成160是與在第2圖中所示的預模製夾具結構總成相似。然而，在第5-6圖中所示的實施例中，該預模製夾具結構總成160包括一個連接到一第一半導體晶片150的第一夾具結構160(a)和一個連接到一第二半導體晶片151的第二 夾具結構160(d)。因此，該半導體晶片封裝體100和該預模製晶片結構總成160各包括兩個半導體晶片和兩個夾具結構。雖然它們包括四個半導體晶片和兩個夾具結構，本發明的實施例可以包括具有更多或者更少半導體晶片與夾具結構的封裝體和裝置。
在該半導體晶片封裝體100中，一個模製材料區域160(b)隔開半導體晶片封裝體100中的第一夾具結構160(a)和第二夾具結構160(d)。而且，該模製材料160(b)的下表面會是實質上與半導體晶片表面150-1和151-1共平面。
本發明的其他實施例是指向於用於形成半導體晶片封裝體的方法。在本發明的一實施例中，該方法包括取得一導線架結構，及把一預模製夾具結構總成連接到該導線架結構。該預模製夾具結構總成包含一個夾具結構、一個連接到該夾具結構的半導體晶片、及一個覆蓋該半導體晶片和該夾具結構之至少一部份的第一模製材料。用於形成本發明之實施例之半導體晶片封裝體的範例方法會配合第7(a)-7(h)圖來作描述。
本發明的實施例可以包括形成一預模製夾具結構總成。用於形成預模製夾具結構總成的製程可以包括取得一個夾具結構、利用導電黏劑把一半導體晶片連接到該夾具結構、及把第一模製材料模製在該半導體晶片與該夾具結構的至少一部份。
在一預模製夾具結構總成的形成中，一個夾具結構，像是在第7(a)圖中所示的夾具結構160(a)般，可以首先被取 得。在第7(a)圖中，兩個夾具結構160(a),161被描繪而且是由一框架192連接在一起。該兩個夾具結構160(a),161能夠用來形成一個包括兩個夾具結構160(a),161和兩個安裝於該等夾具結構160(a),161中之每一者上之半導體晶片的半導體晶片封裝體。
該等夾具結構160(a),161可以具有任何適當的結構或者厚度(例如，1mm或更小)。在這例子中，該夾具結構160(a)包括一個主部份160(s)，其可以是一個包含一槽溝160(s)-1的源極部份，可以被用作一個模鎖特徵。一個閘極部份160(g)也呈現在該夾具結構160(a)中而且在產出之半導體晶片封裝體內可以是與該主部份160(s)電氣地隔離。該夾具結構161也包括一個包含一槽溝161(s)-1(其也可以作用為一源極電極)的主部份161(s)。一個閘極部份161(g)也呈現在該夾具結構161中而且在產出之半導體晶片封裝體內可以是與該主部份161(s)電氣地隔離。此外，該等夾具結構160(a),161也可以具有足部份(例如，160(f),161(f),160(h),161(h)，其相對於該等主部份與該等閘極部份160(g),161(g)中之每一者來說是被升高的。
該等夾具結構160(a),161可以包含任何適當的材料。例如，像是銅、鋁、與貴金屬(及其之合金)般的導電材料可以在該等夾具結構160(a),161中使用。如果希望的話，該等夾具結構160(a),161也可以被電鍍有可焊接層。
該等夾具結構160(a),161也可以以任何適合的形式形成，包括蝕刻、沖壓等等。
如在第7(b)圖中所示，在該等夾具結構160(a),161被取得之後，像是焊錫般的導電黏劑180(a)會被置於該等夾具結構160(a),161的主部份160(s),161(s)上，和在閘極部份160(g),161(g)的部份上，同時保持夾具結構160(a),161的凸起足部份160(f),161(f),160(h),161(h)空著。任何適合的焊錫置放製程是可以被使用。
如在第7(c)圖中所示，第一和第二半導體晶片150,151是安裝於該第一夾具結構160(a)上，同時第三和第四半導體晶片152,153是安裝於該第二夾具結構161上。在這實施例中，該等半導體晶片150,151,152,153可以各包含垂直式功率MOSFETs。
如在第7(d)圖中所示，在該等半導體晶片150,151,152,153被安裝於該等夾具結構160(a),161上之後，一第一模製材料160(b)是形成在該等半導體晶片150,151,152,153與該等夾具結構160(a),161的至少一部份四周來形成一個預模製夾具結構總成160。如圖所示，該等半導體晶片150,151,152,153的第一表面150-1,151-1,152-1,153-1是透過第一模製材料160(b)露出而且它們是實質上與第一模製材料160(b)的外表面共平面。
任何適合的模製製程能夠被使用。適合的模製製程可以包括膠帶輔助模製製程或者注入模製製程。適合的製程考量會由熟知此項技術的人仕來決定。
在模製之後，一個分割製程(singulation process)會被執行。第7(e)圖顯示在沒有該先前所述框架192之下的預模製 夾具結構總成160。
請參閱第7(f)圖所示，在該預模製夾具結構總成160被形成之前或者之後，是得到一個導線架結構190。該導線架結構能夠以任何適當的形式得到。例如，該導線架結構190能夠利用習知製程來被沖壓、蝕刻及/或圖案化俾可成型該導線架結構之引線或者其他部份的形狀。例如，該導線架結構190能夠藉由把一連接導電薄片蝕刻來形成一預定圖案來被形成。如果沖壓被使用的話，該導線架結構可以是在一個由繫桿(tie-bars)連接之導線架結構陣列中之很多導線架結構中之一者。該導線架結構陣列也可以被切割來把該等導線架結構從其他導線架結構分開。該導線架結構190可以是一連續金屬結構或者是一不連續金屬結構。
該名詞”導線架結構”可以是指一個與一導線架不同或者與一導線架相同的結構。每個導線架結構能夠包括一個或者多個具有引線表面與晶片連接區域的引線。
該導線架結構190可以包含任何適合的材料而且可以具有任何適合的特性。範例導線架結構材料包括像是銅、鋁、金等等以及其之合金般的金屬。該等導線架結構也可以包括像是金、鉻、銀、鈀、鎳等等之電鍍層般的電鍍層。該導線架結構也可以具有如熟知此項技術之人仕所知一樣之任何適合的厚度。該導線架結構190也可以具有任何適合的厚度，包括一個比大約1mm小的厚度(例如，比大約0.5mm小)。
在第7(f)圖中，該導線架結構190包括數個閘極引線結 構190(g)、源極引線結構190(s)、和汲極引線結構190(d)。它們可以是電氣地連接到在所形成之半導體晶片封裝體中之一個或者多個半導體晶片內的閘極、源極、和汲極區域。如在第7(f)圖中所示，一個第二導電黏劑180(b)是置於該汲極引線結構190(d)上，而一個第三導電黏劑180(c)是置於該源極引線結構190(s)上。
如在第7(g)圖中所示，在導線架結構190是塗佈有焊料之後，先前形成的預模製夾具結構總成160是其後被翻轉並被安裝於該導線架結構190上且是至少利用該第二和第三導電黏劑180(b),180(c)來電氣地連接到該導線架結構190。
請參閱第7(h)圖所示，一個第二模製材料170然後是形成在該預模製夾具結構總成160與該導線架結構190四周來形成該半導體晶片封裝體100。任何適合的模製與後續的分割製程是可以被使用。
雖然一個半導體晶片封裝體的形成是顯示在第7(a)-7(h)圖中，要了解的是，在本發明的實施例中，一個半導體晶片封裝體陣列是可以被同時地形成。
本發明的實施例可以用來形成PQFN(功率方形平面封裝)、MLP(引線架封裝)、及其他類型的封裝體。
本發明的實施例提供數個優點。例如，因為該預模製夾具結構總成包括該半導體晶片，該半導體晶片在該半導體晶片安裝到該導線架結構之前是與該夾具結構對準。該預模製夾具結構總成然後在被連接到該導線架結構時能夠相對於該導線架結構來被對準。因為把半導體晶片連接到 夾具結構的焊料材料以及把導線架結構連接到半導體晶片的焊料材料不會在同一時間被回焊，在第8(a)和8(b)圖中所示的夾具轉動與焊料逼近問題是較不易於發生。此外，由於該半導體晶片封裝體的最終組裝是較不易於具有缺陷，重做半導體晶片封裝體的數目是減少。此外，形成的半導體晶片封裝體是微小且具有良好的散熱特性。
II.包括金屬外殼的半導體晶片封裝體
本發明的其他實施例是指向於具有進步散熱能力的半導體晶片封裝體。本發明的實施例可以與一般半導體封裝體的一般島圖案一起使用並且在提供半導體晶片的良好保護同時能夠具有良好的上與下冷卻特性。
本發明的實施例是指向於一種具有像是矽晶片般之半導體晶片的半導體晶片封裝體。它是藉由閘極與源極部份來連接到導線架結構。矽晶片到導線架結構的連接是藉著在導線架結構之閘極與源極部份上的焊料來提供。該矽晶片與導線架結構被模製，導線架結構之閘極與源極部份的表面是經由該模製材料被曝露。該半導體晶片的背面也是經由該模製材料來被曝露。該模製導線架結構與矽晶片然後是連接到一個像是銅外殼般的金屬外殼。銅外殼到模製導線架結構與矽晶片的連接是藉著在露出之矽背面上的焊料來提供。該銅外殼提供半導體晶片封裝體的汲極連接並且提供該半導體晶片封裝體透過該半導體晶片封裝體之頂部的冷卻。
第9圖顯不一個半導體晶片封裝體10，該封裝體10包含 一個含一導線架結構表面9-1的導線架結構9，和一個連接到該導線架結構9的半導體晶片16。該半導體晶片16包含一個含有一輸入區域(例如，一個源極區域)的第一表面16-1和一個含有一輸出區域(例如，一個汲極區域)的第二表面16-2。一個模製材料14覆蓋該導線架結構9與該半導體晶片16的至少一部份。該模製材料14露出該半導體晶片16的第二表面16-2而且也露出該導線架結構表面9-1。該模製材料14的外表面14-1可以是實質上與該半導體晶片16的第二表面16-2共平面。
該半導體晶片封裝體10也包括一個金屬外殼結構11，該金屬外殼結構11包含一個主部份11(a)和一個從該主部份11(a)延伸出來的第一腿11(b)與一個從該主部份11(a)延伸出來的第二腿11(c)。該第一和第二腿11(b),11(c)可以是位於該主部份11(a)的相對側。如在第9圖中所示，該模製材料14的下表面14-2、該導線架結構9的下表面9-1、和該等腿11(b),11(c)的下表面會是實質上共平面的。
該金屬外殼11是電氣地且機械地連接到在該半導體晶片16之第二表面16-2的輸出區域。一個第一導電黏劑15連接該金屬外殼結構11的主部份11(a)和該半導體晶片16的第二表面16-2。第二和第三導電黏劑17,18把在半導體晶片16之第一表面16-1的閘極和源極區域電氣地連接到該導線架結構9的源極結構13和閘極結構12。該導線架結構9的源極結構13和閘極結構12能夠分別具有由一部份蝕刻製程界定的一源極引線結構表面13-1和一閘極引線結構表面12-1。
每個腿11(a),11(b)包括一個側壁(其可以是實心的而且至少可以延伸像模製材料14的邊一樣長)和一個與該側壁垂直的底座部份，該底座部份將會連接到一電路基板4的導電島4(d)。閘極結構表面12-1和源極結構表面13-1能夠被對應地安裝於該等焊墊4(s)和4(g)上。該半導體晶片封裝體10與該電路基板一起可以形成一電氣裝置。
雖然該金屬外殼結構包括兩個腿，在本發明的其他實施例中它可以包括三個或者甚至四個腿。而且，該金屬外殼結構可以包括任何適合的厚度(例如，小於大約1mm)。
如在第9圖中所示，該模製材料14的側壁是與該等是為腿11(b)與腿11(c)之一部份的壁隔開，藉此給予該等腿11(b),11(c)較大的散熱表面面積。
第10(a)-10(b)圖分別顯示另一個半導體晶片封裝體實施例的頂視和底視立體圖。
第11圖顯示在第10(a)和10(b)圖中所示之半導體晶片封裝體實施例的底視立體圖。部份的模製材料是被移去。如在第11圖中所示，該源極結構12包括一個長形部份12-1和一個垂直部份12(b)，該垂直部份12(b)具有一個與該閘極結構表面12-1稍微不同的水平。該垂直部份12(b)是由模製材料14覆蓋。該汲極結構也具有一個藉著部份蝕刻來被界定的表面13-1。第11圖也顯示一個在該源極結構13中的長形孔19。該孔19能夠作用為模鎖特徵以及作用為供焊料溢流用的空間。
第12(a)-12(e)圖顯示在一半導體晶片封裝體之形成期 間所形成的前驅物(precursors)。
第12(a)圖顯示一個在以晶圓鋸切割之後的導線架結構9。雖然一個導線架結構9被顯示，在其他實施例中，該導線架結構可以是在處理期間的一個導線架結構陣列。
在該導線架結構9被取得之後，一個導電黏劑是置於該導線架結構9上。第12(b)圖顯示在第二和第三導電黏劑17,18被置於該導線架結構9上之後的導線架結構9。
在導電黏劑是置於該導線架結構9上之後，如在第12(c)圖中所示，一半導體晶片16是利用拾取與置放製程、覆晶晶片連接製程等等來被安裝於該導線架結構9上。一個習知焊料回焊製程也能夠在這時被執行。
在該半導體晶片16被置於該導線架結構9上之後，如在第12(d)圖中所示，一個模製材料14是形成在該導線架結構9與該半導體晶片16的部份四周。該模製材料14露出該半導體晶片16的表面16-1。像是膠帶輔助模製製製般的模製製程可以用來模製該模製材料14。如果希望的話，一個封裝體切割製程然後能夠被執行。
在該模製材料14被模製之後，如在第12(e)圖中所示，該第一導電黏劑15是置於該半導體晶片16之露出的表面16-1上。該第一導電黏劑15可以具有比該第二和第三導電黏劑17,18低的回焊溫度。在該第一導電黏劑是置於該露出的表面16-1上之後，一個回焊製程能夠被執行。
在該第一導電黏劑15是置於該晶片表面16-1上之後，如在第12(f)圖中所示，一個金屬外殼結構11是置於該第一 導電黏劑15上以致於它被固定到該半導體晶片16。一個沖壓分割製程也可以被執行。
第13(a)-13(e)圖顯示在一半導體晶片封裝體之形成期間所形成的前驅物。
第13(a)圖顯示在被一晶圓鋸切割之後的一個金屬外殼結構11。
第13(b)圖顯示以第一導電黏劑15安裝於該金屬外殼結構11上的半導體晶片16。
第13(c)圖顯示在被切割之後的一個導線架結構9。如上所述，該導線架結構9在處理期間也可以是成陣列形式。
第13(d)圖顯示一個形成在該導線架結構9四周的模製材料14。如圖所示，該模製材料14的表面14-1和該閘極結構的表面12-1以及該源極結構的表面13-1是實質上共平面。在模製之後，一個預模製基板是其後被形成。
第13(e)圖顯示被置於該半導體晶片16上的第二和第三導電黏劑17,18。
請參閱第13(f)圖所示，在該等導電黏劑17,18被置於該半導體晶片16上之後，該預模製基板是置於該半導體晶片16上俾可形成該半導體晶片封裝體2。該半導體晶片封裝體2與在第12(f)圖中所示的半導體晶片封裝體10不同。在第13(f)圖中的半導體晶片封裝體2中，該模製材料14未包圍該半導體晶片16的邊緣，而在第12(f)圖中的半導體晶片封裝體10卻是包圍該半導體晶片16的邊緣。
第14(a)圖顯示一個具有兩個金屬外殼之半導體晶片封 裝體6的底視立體圖。
第14(b)圖顯示一個具有兩金屬外殼之半導體晶片封裝體6的頂視立體圖。
包括該金屬外殼結構的實施例具有若干優點。例如，它們具有良好的上與下冷卻特性，而且也能夠符合在電路基板上的標準產業島圖案。該等半導體晶片透過模製材料的使用也能受到保護免於環境的威脅。
以上所述之半導體晶片封裝體中之任一者能夠被使用於包括安裝有該等封裝體之電路板的電氣裝置。它們也可以被用於像是電話、電腦等等般的系統。
除非特別聲明，“一”、”一個”、和”該”中的任一述說是傾向於表示一個或者多個。
於此中所使用的名詞和措辭是被使用作為描述的用語而非限制，而且該等名詞與措辭的使用並無意思要排除所顯示與描述之特徵的等效物，可確認的是，在所主張之本發明之範圍之內的各種變化是有可能的。
此外，本發明之一個或者多個實施例之一個或者多個特徵在沒有離開本發明的範圍之下是可以與本發明之其他實施例的一個或者多個特徵結合。例如，有關導線架結構的特定細節、導電黏劑、以及與以上所述之包括一預模製夾具結構總成之半導體晶片封裝體相關的處理條件也可以被使用於包括一金屬外殼結構的半導體晶片封裝體。
雖然本發明業已配合所描繪的實施例來具體地作描述，會察覺到的是，各種修飾、變化、改變、及等效佈置 是可以依據本揭露來完成，而且是傾向於落在本發明與後附申請專利範圍的範圍之內。
2‧‧‧半導體晶片封裝體
4‧‧‧電路基板
4(d)‧‧‧導電島
4(g)‧‧‧焊墊
4(s)‧‧‧焊墊
6‧‧‧半導體晶片封裝體
9‧‧‧導線架結構
9-1‧‧‧導線架結構表面
10‧‧‧半導體晶片封裝體
11‧‧‧金屬外殼結構
11(a)‧‧‧主部份
11(b)‧‧‧第一腿
11(c)‧‧‧第二腿
12‧‧‧閘極結構
12-1‧‧‧表面
12(b)‧‧‧垂直部份
13‧‧‧源極結構
13-1‧‧‧表面
14‧‧‧模製材料
14-1‧‧‧表面
14-2‧‧‧下表面
15‧‧‧第一導電黏劑
16‧‧‧半導體晶片
16-1‧‧‧第一表面
16-2‧‧‧第二表面
17‧‧‧第二導電黏劑
18‧‧‧第三導電黏劑
19‧‧‧孔
60‧‧‧預模製夾具結構
60(g)‧‧‧閘極夾具結構
61‧‧‧導線架結構
62‧‧‧半導體晶片
80‧‧‧焊料
100‧‧‧半導體晶片封裝體
150‧‧‧半導體晶片
150-1‧‧‧第一表面
150-2‧‧‧第二表面
151‧‧‧半導體晶片
151-1‧‧‧第一表面
152‧‧‧半導體晶片
152-1‧‧‧第一表面
153‧‧‧半導體晶片
153-1‧‧‧第一表面
160‧‧‧預模製夾具結構總成
160-1‧‧‧第一表面
160-2‧‧‧第二表面
160(a)‧‧‧夾具結構
160(a)-1‧‧‧上表面
160(b)‧‧‧第一模製材料、模製材料區域
160(b)-1‧‧‧第一表面
160(b)-2‧‧‧第二表面
160(d)‧‧‧夾具結構
160(f)‧‧‧足部份
160(g)‧‧‧閘極部份
160(h)‧‧‧足部份
160(s)‧‧‧主部份
160(s)-1‧‧‧槽溝
161‧‧‧夾具結構
161(f)‧‧‧足部份
161(g)‧‧‧閘極部份
161(h)‧‧‧足部份
161(s)‧‧‧主部份
161(s)-1‧‧‧槽溝
170‧‧‧第二模製材料
180(a)‧‧‧第一導電黏劑
180(b)‧‧‧第二導電黏劑
180(c)‧‧‧第三導電黏劑
190‧‧‧導線架結構
190(d)‧‧‧汲極引線結構
190(d)-1‧‧‧汲極引線結構表面
190(g)‧‧‧閘極引線結構
190(s)‧‧‧源極引線結構
190(s)-1‧‧‧源極引線結構表面
第1圖顯示本發明之一實施例之半導體晶片封裝體的側視、橫截面圖。
第2圖顯示本發明之一實施例之預模製夾具結構總成的側視、橫截面圖。
第3圖顯示本發明之另一實施例之半導體晶片封裝體的側視、橫截面圖。
第4圖顯示本發明之另一實施例之預模製夾具結構總成的側視、橫截面圖。
第5圖顯示本發明之另一實施例之半導體晶片封裝體的側視、橫截面圖。
第6圖顯示本發明之另一實施例之預模製夾具結構總成的側視、橫截面圖。
第7(a)至7(g)圖顯示各種在本發明之一實施例之半導體晶片封裝體之形成期間形成的前驅物。
第7(h)圖顯示本發明之一實施例之半導體晶片封裝體的立體圖。
第8(a)和8(b)圖顯示預模製夾具在它們利用一習知製程來被安裝於一半導體晶片上時的影像。
第9圖顯示本發明之一實施例之半導體晶片封裝體的側視，橫截面圖。
第10(a)-10(b)圖分別顯示另一個半導體晶片封裝體實 施例的頂視與底視立體圖。
第11圖顯示在第10(a)和10(b)圖中之所示之半導體晶片封裝體實施例的底視立體圖。部份的模製材料被移去。
第12(a)-12(e)圖顯示在半導體晶片封裝體的形成期間形成的前驅物，且也顯示一半導體晶片封裝體的例子。
第12(f)圖顯示本發明之一實施例之半導體晶片封裝體的例子。
第13(a)-13(e)圖顯示在本發明之另一實施例之半導體晶片封裝體的形成期間形成的前驅物。
第13(f)圖顯示本發明之另一實施例之半導體晶片封裝體的例子。
第14(a)圖顯示一個具備兩個金屬殼體結構之半導體晶片封裝體的底視立體圖。
第14(b)圖顯示一個具備兩個金屬殼體結構之半導體晶片封裝體的頂視立體圖。
第15圖顯示一個能夠在本發明之實施例之半導體晶片封裝體中使用之垂直功率MOSFET的橫截面圖。
10‧‧‧半導體晶片封裝體
11‧‧‧金屬外殼結構
11(a)‧‧‧主部份
11(b)‧‧‧第一腿
11(c)‧‧‧第二腿
12‧‧‧閘極結構
12-1‧‧‧表面
13‧‧‧源極結構
13-1‧‧‧表面
14‧‧‧模製材料
14-1‧‧‧模製材料表面
14-2‧‧‧下表面
15‧‧‧第一導電黏劑
16‧‧‧半導體晶片
16-1‧‧‧第一表面
16-2‧‧‧第二表面
17‧‧‧第二導電黏劑
18‧‧‧第三導電黏劑
4‧‧‧電路基板
4(d)‧‧‧導電島
4(g)‧‧‧焊墊
4(s)‧‧‧焊墊
9‧‧‧導線架結構
9-1‧‧‧導線架結構表面

Claims (34)

  1. 一種半導體晶片封裝體，其包含：一預模製夾具結構總成，其包含一夾具結構、附接至該夾具結構之一半導體晶片、及覆蓋該夾具結構之至少一部份及覆蓋該半導體晶片之一邊緣的至少一部份之一第一模製材料；包含一晶片連接焊墊的一導線架結構，其中該導線架結構係附接至該預模製夾具結構總成；及覆蓋該導線架結構及該預模製夾具結構總成之至少一部份的一第二模製材料；及其中該第一模製材料與該第二模製材料接觸，且其中有一界接面存在於該等第一模製材料與第二模製材料之間。
  2. 如請求項1之半導體晶片封裝體，更包含位在該導線架結構與該預模製夾具結構總成之間的一導電黏劑。
  3. 如請求項2之半導體晶片封裝體，其中該導電黏劑是一第一導電黏劑，且其中該預模製夾具結構總成包含位在該夾具結構與該半導體晶片之間的一第二導電黏劑。
  4. 如請求項3之半導體晶片封裝體，其中該半導體晶片包含含有一功率MOSFET的一功率半導體晶片。
  5. 如請求項3之半導體晶片封裝體，其中該第一導電黏劑包含具有一第一熔化溫度的一第一焊料，且其中該第二導電黏劑包含具有高於該第一熔化溫度之一第二熔化溫度的一第二焊料。
  6. 如請求項1之半導體晶片封裝體，其中該預模製夾具結構總成包含一第一表面和與該第一表面相對的一第二表面，其中該第一表面包含一第一模製材料表面與該半導體晶片的一表面。
  7. 如請求項1之半導體晶片封裝體，其中該第一模製材料覆蓋該半導體晶片的全部邊緣。
  8. 如請求項1之半導體晶片封裝體，其中該半導體晶片係為一第一半導體晶片，且該半導體晶片封裝體包含一第二半導體晶片，其中該第二半導體晶片的全部邊緣係由該第一模製材料所覆蓋。
  9. 如請求項1之半導體晶片封裝體，其中該半導體晶片包含一汲極區域，且其中該夾具結構係電氣耦合至該半導體晶片之該汲極區域。
  10. 如請求項9之半導體晶片封裝體，其中該第一模製材料覆蓋該半導體晶片的全部邊緣。
  11. 一種半導體晶片封裝體，其包含：包含一導線架結構表面的一導線架結構；附接至該導線架結構的一半導體晶片，其中該半導體晶片包含含有一輸入區域的一第一表面及含有一輸出區域的一第二表面；覆蓋該半導體晶片之一邊緣的至少一部份及覆蓋該導線架結構之至少一部份的一模製材料，其中該模製材料露出該半導體晶片的該第二表面而且也露出該導線架結構表面； 一金屬外殼結構，該金屬外殼結構包含一主部份和從該主部份延伸出來的一第一腿及與該第一腿相對地從該主部份延伸出來的一第二腿，其中包括該主部份，該第一腿及該第二腿之該金屬外殼係電氣地且機械地耦合至在該半導體晶片之該第二表面的該輸出區域；及與該金屬外殼結構之該主部份及該半導體晶片之該第二表面耦合的一導電黏劑。
  12. 如請求項11之半導體晶片封裝體，其中該金屬外殼結構包含銅。
  13. 如請求項11之半導體晶片封裝體，其中該半導體晶片包含一功率MOSFET。
  14. 如請求項11之半導體晶片封裝體，其中該模製材料係與該等第一腿和第二腿隔開。
  15. 如請求項11之半導體晶片封裝體，其中該金屬外殼結構為一單一本體。
  16. 如請求項11之半導體晶片封裝體，其中該主部份、該第一腿及該第二腿包含銅。
  17. 如請求項11之半導體晶片封裝體，其更包含一導電黏劑，其中該主部份係使用該導電黏劑耦合至該輸出區域。
  18. 一種用以封裝半導體晶片之方法，其包含：取得一夾具結構；將至少一半導體晶片附接至該夾具結構；以一第一模製材料覆蓋該夾具結構之至少一部份， 且覆蓋該半導體晶片之一邊緣的至少一部份，以提供一預模製夾具結構總成；取得包含一晶片連接焊墊的一導線架結構；將該預模製夾具結構總成附接至該導線架；施敷該第一模製材料在該預模製夾具及該導線架上，以覆蓋該半導體晶片及該夾具結構的至少一部份；及施敷一第二模製材料，以覆蓋該導線架結構及該預模製夾具結構總成之至少一部份；其中該第一模製材料與該第二模製材料接觸，且其中有一界接面存在於該第一模製材料與該第二模製材料之間。
  19. 如請求項18之方法，將該半導體晶片附接至該夾具結構之步驟包含對該晶片或該夾具結構之一表面使用一導電黏劑。
  20. 如請求項19之方法，其中該導電黏劑係為一第一導電黏劑，且其中該預模製夾具結構總成包含位在該夾具結構與該半導體晶片之間的一第二導電黏劑。
  21. 如請求項20之方法，其中該第一導電黏劑包含具有一第一熔化溫度的一第一焊料，且其中該第二導電黏劑包含具有高於該第一熔化溫度的一第二熔化溫度之一第二焊料。
  22. 如請求項18之方法，其中該半導體晶片包含一功率MOSFET。
  23. 如請求項18之方法，其中該導線架結構包含銅。
  24. 如請求項18之方法，其中該第一模製材料覆蓋該半導體晶片之全部邊緣。
  25. 如請求項18之方法，其更包含將一第二半導體晶片附接至該夾具結構，其中該第二半導體晶片之全部邊緣係由該第一模製材料所覆蓋。
  26. 如請求項18之方法，其中該半導體晶片包含一汲極區域，且其中該夾具結構係電氣耦合至該半導體晶片之該汲極區域。
  27. 如請求項18之方法，其中該第一模製材料覆蓋該半導體晶片之全部邊緣。
  28. 一種用以封裝半導體晶片之方法，其包含：將一半導體晶片附接至一導線架結構，其中該半導體晶片包含含有一輸入區域的一第一表面及含有一輸出區域的一第二表面；將一模製材料模製在該半導體晶片之一邊緣的至少一部份周圍，且覆蓋該導線架結構之至少一部份，其中該模製材料露出該半導體晶片的該第二表面而且也露出該導線架結構表面；在模製該半導體晶片之一邊緣的至少一部份周圍的步驟之後，提供一金屬外殼結構，其包含一主部份和從該主部份延伸出來的一第一腿及與該第一腿相對地從該主部份延伸出來的一第二腿，其中包括該主部分、該第一腿及該第二腿之該金屬外殼結構係電氣地且機 械地耦合至在該半導體晶片之該第二表面的該輸出區域；及施敷一導電黏劑在該金屬外殼結構之該主部份與該半導體晶片之經露出的該第二表面之間，以將該金屬外殼結構附接至該半導體晶片之該第二表面。
  29. 如請求項28之方法，其中該金屬外殼結構包含銅。
  30. 如請求項28之方法，其中該半導體晶片包含一功率MOSFET。
  31. 如請求項28之方法，其中該模製材料係與該第一腿及該第二腿隔開。
  32. 如請求項28之方法，其中該金屬外殼結構係為一單一本體。
  33. 如請求項28之方法，其中該主部份、該第一腿及該第二腿包含銅。
  34. 如請求項28之方法，其中該外殼之主表面係位在該半導體晶片之該第二表面的該輸出區域上。
TW099102411A 2009-02-05 2010-01-28 半導體晶片封裝體及其製造方法 TWI495055B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/366,039 US8222718B2 (en) 2009-02-05 2009-02-05 Semiconductor die package and method for making the same

Publications (2)

Publication Number Publication Date
TW201036119A TW201036119A (en) 2010-10-01
TWI495055B true TWI495055B (zh) 2015-08-01

Family

ID=42397003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102411A TWI495055B (zh) 2009-02-05 2010-01-28 半導體晶片封裝體及其製造方法

Country Status (5)

Country Link
US (2) US8222718B2 (zh)
KR (1) KR101561684B1 (zh)
CN (2) CN104485321B (zh)
TW (1) TWI495055B (zh)
WO (1) WO2010090827A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
JP6287341B2 (ja) 2014-03-03 2018-03-07 セイコーエプソン株式会社 液体吐出装置および液体吐出装置の制御方法
CN104900623B (zh) 2014-03-06 2018-11-30 恩智浦美国有限公司 露出管芯的功率半导体装置
JP6303623B2 (ja) * 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP6384080B2 (ja) * 2014-03-25 2018-09-05 セイコーエプソン株式会社 液体吐出装置および液体吐出装置の制御方法
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
DE102014114933B4 (de) 2014-10-15 2021-08-12 Infineon Technologies Austria Ag Halbleiterbauelement
US11135550B2 (en) * 2015-11-05 2021-10-05 Korea Institute Of Machinery & Materials Process discharge gas polluted material removal device with regenerating means of polluted oxidation catalyst
KR102050130B1 (ko) * 2016-11-30 2019-11-29 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
US11264351B2 (en) 2017-05-19 2022-03-01 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing chip module
JP6952042B2 (ja) * 2017-05-19 2021-10-20 新電元工業株式会社 電子モジュール
JP6509429B2 (ja) 2017-05-19 2019-05-08 新電元工業株式会社 電子モジュール
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US11088046B2 (en) 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
US11621203B2 (en) * 2018-09-20 2023-04-04 Semiconductor Components Industries, Llc SiC MOSFET semiconductor packages and related methods
JP7180385B2 (ja) * 2019-01-08 2022-11-30 株式会社デンソー 半導体装置
TWI716075B (zh) * 2019-08-19 2021-01-11 尼克森微電子股份有限公司 功率模組
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules
TWI727861B (zh) * 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
CN112701094A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率器件封装结构及电力电子设备
CN112701095B (zh) * 2020-12-15 2022-10-14 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234251B (en) * 2002-05-03 2005-06-11 Hynix Semiconductor Inc Ball grid array package with stacked center pad chips and method for manufacturing the same
TWI242850B (en) * 2003-12-31 2005-11-01 Advanced Semiconductor Eng Chip package structure
US20070155058A1 (en) * 2006-01-05 2007-07-05 Jereza Armand Vincent C Clipless and wireless semiconductor die package and method for making the same
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
TW200805592A (en) * 2006-07-13 2008-01-16 Powertech Technology Inc MAP type semiconductor package
US7454834B2 (en) * 1996-03-07 2008-11-25 Tessera, Inc. Method of fabricating semiconductor chip assemblies

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60217649A (ja) 1984-04-12 1985-10-31 Nec Corp 集積回路装置
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
CN100474539C (zh) 2002-03-12 2009-04-01 费查尔德半导体有限公司 晶片级涂覆的铜柱状凸起
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
KR100843737B1 (ko) 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7315077B2 (en) 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
JP4327636B2 (ja) 2004-03-25 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその組立方法
US7196313B2 (en) 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7242076B2 (en) 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
US7501702B2 (en) 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
KR101297645B1 (ko) * 2005-06-30 2013-08-20 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지 및 그의 제조 방법
US20090057869A1 (en) * 2007-08-31 2009-03-05 Alpha & Omega Semiconductor, Ltd. Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454834B2 (en) * 1996-03-07 2008-11-25 Tessera, Inc. Method of fabricating semiconductor chip assemblies
TWI234251B (en) * 2002-05-03 2005-06-11 Hynix Semiconductor Inc Ball grid array package with stacked center pad chips and method for manufacturing the same
TWI242850B (en) * 2003-12-31 2005-11-01 Advanced Semiconductor Eng Chip package structure
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20070155058A1 (en) * 2006-01-05 2007-07-05 Jereza Armand Vincent C Clipless and wireless semiconductor die package and method for making the same
TW200805592A (en) * 2006-07-13 2008-01-16 Powertech Technology Inc MAP type semiconductor package

Also Published As

Publication number Publication date
CN104485321A (zh) 2015-04-01
US8222718B2 (en) 2012-07-17
US8497164B2 (en) 2013-07-30
US20120329214A1 (en) 2012-12-27
CN102308383B (zh) 2014-12-03
WO2010090827A3 (en) 2010-09-30
CN102308383A (zh) 2012-01-04
KR20110117211A (ko) 2011-10-26
KR101561684B1 (ko) 2015-10-20
TW201036119A (en) 2010-10-01
WO2010090827A2 (en) 2010-08-12
CN104485321B (zh) 2017-12-26
US20100193921A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
TWI495055B (zh) 半導體晶片封裝體及其製造方法
TWI441299B (zh) 預模鑄夾具結構
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
TWI399836B (zh) 晶圓級晶片尺寸封裝及製造方法
US8193622B2 (en) Thermally enhanced thin semiconductor package
US7972906B2 (en) Semiconductor die package including exposed connections
US8193618B2 (en) Semiconductor die package with clip interconnection
US20090057855A1 (en) Semiconductor die package including stand off structures
JP2011171768A (ja) 半導体ダイ・パッケージ及びその製造方法
US20090189261A1 (en) Ultra-Thin Semiconductor Package
JP2005191240A (ja) 半導体装置及びその製造方法
JP3664045B2 (ja) 半導体装置の製造方法
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法