JP6303623B2 - 半導体装置、半導体装置の製造方法、位置決め治具 - Google Patents

半導体装置、半導体装置の製造方法、位置決め治具 Download PDF

Info

Publication number
JP6303623B2
JP6303623B2 JP2014044683A JP2014044683A JP6303623B2 JP 6303623 B2 JP6303623 B2 JP 6303623B2 JP 2014044683 A JP2014044683 A JP 2014044683A JP 2014044683 A JP2014044683 A JP 2014044683A JP 6303623 B2 JP6303623 B2 JP 6303623B2
Authority
JP
Japan
Prior art keywords
positioning
semiconductor chip
chip
terminal
positioning member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014044683A
Other languages
English (en)
Other versions
JP2015170731A (ja
Inventor
憲一郎 佐藤
憲一郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014044683A priority Critical patent/JP6303623B2/ja
Priority to DE102015202256.0A priority patent/DE102015202256B4/de
Priority to CN201510069717.6A priority patent/CN104900627B/zh
Priority to US14/620,184 priority patent/US9991242B2/en
Publication of JP2015170731A publication Critical patent/JP2015170731A/ja
Application granted granted Critical
Publication of JP6303623B2 publication Critical patent/JP6303623B2/ja
Priority to US15/971,274 priority patent/US10403616B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73271—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77702—Means for aligning in the upper part of the bonding apparatus, e.g. in the wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77703—Mechanical holding means
    • H01L2224/77705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/172—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/17724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/17747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Description

この発明は、パワー半導体モジュールなどの製造に用いられる位置決め治具、それを用いて製造した半導体装置およびその半導体装置の製造方法に関する。
図１６は、従来のパワー半導体モジュール５００の要部構成図であり、１６図（ａ）は平面図、図１６（ｂ）は図１６（ａ）の矢印Ａから見た側面図である。この図は樹脂ケース内の構造である中間組立品を示した図である。
このパワー半導体モジュール５００は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）などの導電パターン付き絶縁基板５３と、この導電パターン付き絶縁基板５３の導電パターン５３ｃにはんだ付けされたＩＧＢＴチップ５１およびＳｉダイオードチップ５２と、ＩＧＢＴチップ５１およびＳｉダイオードチップ５２上にはんだ付けされた第１端子５４と、導電パターン５３ｃにはんだ付けされた第２端子５５を備える。ＩＧＢＴチップ５１のゲート電極パッド５６に一端が接続するボンディングワイヤ５７と、ボンディングワイヤ５７の他端が接続するパッド電極５８を備える。図示しないが、パワー半導体モジュール５００は、第１端子５４と第２端子５５に接続する外部導出端子と、パッド電極５８にはんだ付けされた制御ピンを備える。さらに、パワー半導体モジュール５００は、外部導出端子と制御ピンの先端を露出して全体を封止した樹脂ケースを備える。第１端子５４は、ＩＧＢＴチップ５１およびＳｉダイオードチップ５２のおもて面にはんだで接続され、第２端子は導電パターン５３ｃにはんだで接続されている。ＩＧＢＴチップ５１およびＳｉダイオードチップ５２のおもて面と裏面は、第１端子５４と導電パターン５３ｃで挟まれた構成になる。
前記したＩＧＢＴチップ５１やＳｉダイオードチップ５２を搭載したパワー半導体モジュール５００を製造するとき、導電パターン付き絶縁基板５３にＩＧＢＴチップ５１およびＳｉダイオードチップ５２の裏面と、ＩＧＢＴチップ５１のエミッタ電極５１ａおよびＳｉダイオードチップ５２のアノード電極５２ａに例えば銅リードフレームからなる第１端子５４と第２端子５５とをはんだ付けした中間組立品（以後、パワーセル５０１と呼ぶ）をまず組立てる。そのパワーセル５０１を試験（静特性、動特性など）することで、パワー半導体モジュール５００の完成後の良品率を向上させている。前記の導電パターン付き絶縁基板５３は絶縁板５３ａ、裏面の導電膜５３ｂ、おもて面の導電パターン５３ｃで構成される。
図１７は、図１６のパワー半導体モジュール５００を組み立てるときの位置決め治具６００の要部平面図である。パワー半導体モジュール５００を構成するパワーセル５０１を組立てるときに、ＩＧＢＴチップ５１、Ｓｉダイオードチップ５２、ＩＧＢＴチップ５１およびＳｉダイオードチップ５２のはんだ付けに用いる図示しないはんだ板、第１端子５４、第２端子５５などの各構成部材は、パワー半導体モジュール５００毎に専用の位置決め治具６００を用いる。この専用の位置決め治具６００を用いることで各構成部材の位置ずれが防止される。
位置決め治具６００はＩＧＢＴチップ５１、Ｓｉダイオードチップ５２、ＩＧＢＴチップ５１およびＳｉダイオードチップ５２のはんだ付けに用いる図示しないはんだ板などのの位置決めするための第１開口部６１および第２端子５５を位置決めする第２開口部６２が形成されている。第１開口部６１は３つ、第２開口部６２は２つは位置されている。また、ここでは、第１端子５４を位置決めするための位置決め治具はチップの位置決めには関係しないので説明を省略する。
第１開口部６１の４つの角部に対応するＩＧＢＴチップ５１およびＳｉダイオードチップ５２の角部Ａ，Ｂ，Ｃ，Ｄを固定することで、チップの位置ずれを防止している。
この位置決め治具６００を用いない方法ではんだ付けして、ＩＧＢＴチップ５１およびＳｉダイオードチップ５２が規定の位置からずれると、例えば、その後の第１端子５４のはんだ付けを行うことができず、パワー半導体モジュール５００を製造できなくなる。また、はんだ付けができたとしても、位置ずれのため設計通りの性能（通電能力や熱抵抗など）を得ることは困難になる。
また、位置ずれが大きくなり隣接するチップ同士が接触すると、はんだ付け時の溶融したはんだがチップ表面に乗り上げて耐圧低下を招く場合が生じる。
パワー半導体モジュールを組立てるときに位置決め冶具を用いる例としては、以下に示す特許文献がある。
特許文献１には、導電パターン付絶縁基板の導電パターンに半導体チップを載置する第１凹部を形成し、ポストピン付プリント基板の貫通孔に導電パターンに接続した位置決め用外部端子を貫通させ、半導体チップのゲートパッドおよびエミッタ電極パッドにポストピンの先端を位置決めすることで、低コストで前記ポストピンと前記パッドの位置合わせ精度を大幅に向上させた半導体装置が記載されている。さらに、導電パターン付き絶縁基板の導電パターンに第１凹部を形成し、この第１凹部にはんだと半導体チップを載置し、第４凹部にはんだを搭載し、位置決めはポストピン付きプリント基板に接続している２本の専用の位置決め用ピンを導電パターンの第４凹部に差し込んで行われる半導体装置が記載されている。
また、特許文献２には、電気的接続用のはんだボール付きランドを下面に多数有して成るＢＧＡ（ボールグリッドアレイ）パッケージをプリント基板に実装するときに使用する実装用治具であって、実装方向に垂直な面方向の動きを規制しつつ、実装方向に可動であるようにＢＧＡパッケージの外周の要所を拘束し得る枠体を含み、この枠体には、プリント基板に設けた位置決め孔に嵌合し得るピンが設けられた実装用治具が記載されている。この構成にすることにより、ＢＧＡパッケージ自体に手を加えることなく、手作業によって安価且つ簡易にそして精度良くＢＧＡパッケージを実装することを可能にする実装用治具を実現する。つまり、特許文献２にはプリント基板に設けた位置決め孔に嵌合し得るピンを有する枠体が記載されている。
また、特許文献３には、下記のような第１の治具と、第２の治具とを備えている位置決め治具が記載されている。
第１の治具は、はんだシート及び半導体素子を挿入可能な位置決め孔（開口部）を有し、該位置決め孔が金属回路に対応するように回路基板に配置される。第２の治具は、位置決め孔に挿脱可能であるとともに、位置決め孔内への挿入状態にて金属回路に対向配置されてはんだシート上の半導体素子を回路基板側へ加圧する加圧面を備えている。そして、第２の治具は、位置決め孔への第２の治具の挿入時に加圧面が金属回路の対向位置に配置されるように位置決め孔の壁面によって位置決めされる。
特開２０１２−１２９３３６号公報 図１０、００８７段落〜００９０段落 特開平１１−１７７２０４号公報 特開２００７−１９４４７７号公報
近年、次世代のパワー半導体素子として、シリコンカーバイド（以下ＳｉＣ）を用いたＳｉＣダイオードが使用され始めている。しかし、ＳｉＣダイオードはＳｉＣ基板が従来のシリコン製基板に対して高価であることや、ＳｉＣ基板欠陥に起因する良品率の低下等の理由から、従来のＳｉダイオードと比較して、小型チップ（例えば、３ｍｍ□など）の生産が主流である。これは、大型チップは、結晶欠陥の影響を受けやすいため良品率が低くなり、チップが高価になるためである。そのため、ＳｉダイオードチップをＳｉＣダイオードチップに置き換える場合、Ｓｉダイオードチップ１個に対応するＳｉＣダイオードチップの個数は多数（例えば、６個など）になる。そのため、小型のＳｉＣダイオードチップを多数並列接続することが必要になる。
図１８は、小型のＳｉＣダイオードチップ８１の個数に応じた多数（ここでは６つ）の第１開口部７１を有する位置決め治具７０の構成図であり、図１８（ａ）は図１７に相当する平面図、図１８（ｂ）は図１８（ａ）のＦ部の拡大図である。
この位置決め治具７０は、６つのＳｉＣダイオードチップ８１の位置決め用に６つの第１開口部７１と、ＩＧＢＴチップ５１の位置決め用に１つの第２開口部７２および第２端子７５の位置決め用の第３開口部７３を備える。前記したように、チップの位置決めに関係しない第１端子の位置決め治具については説明を省略する。第１開口部７１と第２開口部７２はそれぞれ３つ配置され、第３開口部７３は２つ配置されている。この位置決め治具７０を用いると、ＳｉＣダイオードチップ８１の４辺は第１開口部７１の側壁に囲まれ、４つの角部は第１開口部７１の４つの角部に対応してＳｉＣダイオードチップ８１は位置決めされる。
しかし、この位置決め治具７０を用いて、６つのＳｉＣダイオードチップ８１の上面に一括して第１端子７４をはんだで接続すると、はんだ付けが終わった後、第１端子７４に邪魔されて位置決め治具７０を取り外せなくなるという不都合が発生する。
図１９は、第１端子９２に邪魔されずに取り外せる位置決め治具９０の要部平面図である。図１９は図１８（ｂ）に相当する図である。位置決め治具９０は、第１端子９２の直下全域に開口部９１を配置させる。つまり、位置決め治具９０の一部でも第１端子９２の下に位置しないようにする。この位置決め治具９０を用いると、第１端子９２のはんだ付け後、第１端子９２に邪魔されることなく位置決め治具９０を取り外すことができる。
しかし、位置決め治具７０のようにＳｉＣダイオードチップ８１の４隅（角部Ａ，Ｂ，Ｃ，Ｄ）全部で位置決めされずに、３隅（角部Ａ，Ｂ，Ｃ）で位置決めされ、角部Ｄは位置決めされない。そのため、溶融したはんだに載っているＳｉＣダイオードチップ８１は点線で示すＳｉＣダイオードチップ８１のように移動して隣接したＳｉＣダイオードチップ８１に接触する場合も生じる。ＳｉＣダイオードチップ８１同士が接触すると溶融したはんだがＳｉＣダイオードチップ８１のおもて側に乗り上げて耐圧低下を招くなど不都合を生じる。このように、ＳｉＣダイオードチップ８１の角部Ｄが位置決めされないことで、はんだ付け時にチップの位置ずれが発生し、精度の高い位置決めが困難になる。
また、特許文献１〜３では、複数の小型半導体チップを導電パターン付き絶縁基板と端子の両方に同時に接合材を介して接続する構成の半導体装置については記載されていない。
この発明の目的は、前記の課題を解決して、導電パターンを持った絶縁基板と端子との間に、複数の小型半導体チップを並列に接続した半導体装置において、各半導体チップの位置決め精度を向上した半導体装置、半導体装置の製造方法、およびその製造に使用される位置決め治具を提供することである。
前記の目的を達成するために、本発明の半導体装置は、導電パターンを持った絶縁基板と、前記導電パターンに第１接合材を介して接続された矩形の第１半導体チップと、前記導電パターン上で前記第１半導体チップと離間して配置され、前記導電パターンに第２接合材を介して接続された矩形の第２半導体チップと、前記第１半導体チップおよび前記第２半導体チップの上方に配置され、前記第１半導体チップおよび前記第２半導体チップに第３接合材および第４接合材を介してそれぞれ接続された端子と、を備え、該端子は、前記第１半導体チップと前記第２半導体チップとの間の上方に貫通孔を有する。
このような構成によれば、貫通孔を通って第１半導体チップと第２半導体チップに接触する位置決め治具を挿入できるので、第１半導体チップと第２半導体チップの位置を精度よく決めることができる。
また、本発明の前記半導体装置において、前記第１半導体チップと前記第２半導体チップの対向する辺の間隔が０．５ｍｍ以上、２ｍｍ以下であることが望ましい。
このような構成によれば、第１接合材と第２接合材が融合することを抑制できる。この間隔が、０．５ｍｍ未満だと、第１接合材と第２接合材が融合し易くなり、２ｍｍより広くなると半導体装置のサイズが大きくなるデメリットが生じる。
また、本発明の前記半導体装置において、前記端子が、銅、銅合金、アルミニウム、またはアルミニウム合金のいずれかで作られたリードフレームであることが望ましい。
このような構成によれば、複数の端子を外側で接続された１つのリードフレームで形成し、各前記接合材で端子が固定された後に切断することで各端子を形成できる。このようにすると、端子のハンドリングを簡素化できる。
また、本発明の前記半導体装置において、前記第１接合材および前記第２接合材が、はんだ又はろう材であることが望ましい。
このような構成によれば、リフロー炉で一括して接合ができる。
また、本発明の半導体装置を製造する方法は、導電パターンを持った絶縁基板と、前記導電パターンに第１接合材を介して接続された矩形の第１半導体チップと、前記導電パターン上で前記第１半導体チップと離間して配置され、前記導電パターンに第２接合材を介して接続された矩形の第２半導体チップと、前記第１半導体チップおよび前記第２半導体チップの上方に配置され、第３接合材を介して前記第１半導体チップに接続され、かつ第４接合材を介して前記第２半導体チップに接続された端子と、を備え、該端子は、前記第１半導体チップと前記第２半導体チップとの間の上方に貫通孔を有する半導体装置を製造する方法において、前記第１半導体チップを少なくとも３か所で位置決めし、前記第２半導体チップを少なくとも３か所で位置決めし、前記位置決め箇所の内、少なくとも１箇所は、前記貫通孔に挿入された位置決め部材で位置決めされる位置決め工程を備える。
このような構成によれば、半導体チップの位置決め精度を向上できる。
また、本発明の半導体装置を製造する方法において、前記第１半導体チップの一角を形成する２辺と、前記第１半導体チップとは対向しない側の前記第２半導体チップの一角を形成する２辺と、前記第１半導体チップの前記一角の対角と、前記第２半導体チップの前記一角の対角と、を位置決めする、位置決め工程を備えることにしてもよい。
このような構成によれば、第１半導体チップおよび第２半導体チップは、それぞれ２辺と１つの角で位置決めされるので、半導体チップを固定することができる。
また、別の本発明の半導体装置を製造する方法において、前記第１半導体チップの前記第２半導体チップと対向する辺の両端にある２つの角と、複数の前記角と直接接しない前記第１半導体チップの辺と、前記第２半導体チップの前記第１半導体チップと対向する辺の両端にある２つの角と、複数の前記角と直接接しない前記第２半導体チップの辺と、を位置決めする、位置決め工程を備えることにしてもよい。
このような構成によれば、第１半導体チップおよび第２半導体チップは、それぞれ１辺と２つの角で位置決めされるので、半導体チップを固定することができる。
また、本発明の前記半導体装置を製造する方法において、前記導電パターン上に前記第１接合材、前記第１半導体チップ、前記第３接合材を順に重ねて配置し、前記導電パターン上に前記第２接合材、前記第２半導体チップ、前記第４接合材を順に重ねて配置する第１工程と、前記第３接合材および前記第４接合材の上に前記端子を配置する第２工程と、前記位置決め工程と、上記で組み立てられた半導体装置をリフロー処理する工程と、を順に実施する半導体装置の製造方法であって、前記位置決め工程は、前記端子の貫通孔に位置決め部材を挿入して、前記端子に対する前記第１半導体チップおよび前記第２半導体チップの相対的な位置を決めることにしてもよい。
このような構成によれば、半導体チップの位置がずれていても位置決め部材が貫通孔に挿入されると、位置決め部材が半導体チップを正しい位置に移動させられる。
また、本発明の位置決め治具は、基板上に矩形の第１半導体チップと第２半導体チップとを離間して備えた半導体装置の製造に用いられる位置決め治具において、前記第１半導体チップおよび前記第２半導体チップを挿入可能な貫通部を備え、前記第１半導体チップと前記第２半導体チップとの間の領域の少なくとも一部に空間を形成された第１位置決め部材と、前記第１位置決め部材上に配置され、前記第１半導体チップと前記第２半導体チップの間の上方の箇所に貫通孔を備えかつ前記空間の幅より幅が狭い端子を、前記第１半導体チップおよび前記第２半導体チップの上にまたがるように位置決めする第２位置決め部材と、前記貫通孔を通って、前記第１位置決め部材の前記空間に挿入される第３位置決め部材と、を備える。
このような構成によれば、端子が第１位置決め部材の空間より小さいので、端子を半導体チップに接合後に、第１位置決め部材を取り出すことができる。
また、本発明の上記位置決め治具において、前記第１位置決め部材、前記第２位置決め部材、および前記第３位置決め部材の材質が、カーボンであることが望ましい。
このような構成によれば、カーボンははんだやろう材のような接合部材と接合し難いので、位置決め治具が接合部材と接合されることを防止できる。
この発明によれば、導電パターンを持った絶縁基板と端子との間に、複数の小型半導体チップを並列に接続した半導体装置において、第３位置決め部材であるスティックを用いて、第１位置決め部材で位置決めされない半導体チップの角部を位置決めすることで、導電パターン付き絶縁基板に半導体チップを高精度で位置決めできる。
この発明に係る第１実施例の位置決め治具１００の全体の要部平面図である。 図１の断面図であり、図２（ａ）は図１のＸ−Ｘ線で切断した要部断面図、図２（ｂ）は図２（ａ）のＹ１−Ｙ１線で切断した要部断面図、図２（ｃ）は図１のＹ２−Ｙ２線で切断した要部断面図である。 第１位置決め部材７の構成図であり、図３（ａ）は要部平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線で切断した要部断面図、図３（ｃ）は図３（ａ）のＹ−Ｙ線した要部断面図である。 第２位置決め部材１５の構成であり、図４（ａ）は要部平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線で切断した要部断面図である。図４（ｃ）は図４（ａ）のＹ−Ｙ線で切断した要部断面図である。 第３位置決め部材２１の構成であり、図５（ａ）は要部平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ線で切断した要部断面図である。 スティック２１ａの形状を説明した図である。 第３位置決め部材２１であるスティック２１ａを用いて、ＳｉＣダイオードチップ１０ａ〜１０ｄの位置決めを行なう様子を示した説明図である。 この発明に係る第２実施例の半導体装置２００の構成図であり、図８（ａ）は全体の要部平面図、図８（ｂ）は図８（ａ）のＧ方向から見た要部側面図である。 この発明に係る第３実施例の半導体装置の製造工程図である。図９（ａ）は全体の要部平面図、図９（ｂ）は図９（ａ）のＸ−Ｘ線で切断した要部断面図である。 図９に続く、この発明に係る第３実施例の半導体装置の製造工程図である。図１０（ａ）は全体の要部平面図、図１０（ｂ）は図１０（ａ）のＸ−Ｘ線で切断した要部断面図である。 図１０に続く、この発明に係る第３実施例の半導体装置の製造工程図である。図１１（ａ）は全体の要部平面図、図１１（ｂ）は図１１（ａ）のＸ−Ｘ線で切断した要部断面図である。 図１１に続く、この発明に係る第３実施例の半導体装置の製造工程図である。図１２（ａ）は全体の要部平面図、図１２（ｂ）は図１２（ａ）のＸ−Ｘ線で切断した要部断面図である。 図１２に続く、この発明に係る第３実施例の半導体装置の製造工程図である。図１３（ａ）は全体の要部平面図、図１３（ｂ）は図１３（ａ）のＸ−Ｘ線で切断した要部断面図である。 図１３に続く、この発明に係る第３実施例の半導体装置の製造工程図である。図１４（ａ）は全体の要部平面図、図１４（ｂ）は図１４（ａ）のＸ−Ｘ線で切断した要部断面図である。 図１４に続く、この発明に係る第３実施例の半導体装置の製造工程図である。図１５（ａ）は全体の要部平面図、図１５（ｂ）は図１５（ａ）のＧ方向から見た要部側面図である。 従来のパワー半導体モジュール５００の要部構成図であり、図１６（ａ）は平面図、図１６（ｂ）は図１６（ａ）の矢印Ａから見た側面図である。 図１６のパワー半導体モジュール５００を組み立てるときの位置決め治具６００の要部平面図である。 小型のＳｉＣダイオードチップ８１の個数に応じた多数（ここでは６つ）の第１開口部７１を有する位置決め治具７０の構成図であり、図１８（ａ）は図１７に相当する平面図、図１８（ｂ）は図１８（ａ）のＦ部の拡大図である。 第１端子９２に邪魔されずに取り外せる位置決め治具９０の要部平面図である。
実施の形態を以下の実施例で説明する。なお、本実施例の説明では、ある部材と他の部材とが接触することが記載されている場合、ある部材と他の部材との間に許容される寸法公差の隙間があっても、接触している範疇に含まれる。本発明は、下記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。
実施例１で説明する本発明の位置決め治具は、基板上に矩形の第１半導体チップと第２半導体チップとを離間して備えた半導体装置の製造に用いられる位置決め治具において、前記第１半導体チップおよび前記第２半導体チップを挿入可能な開口部を備え、前記第１半導体チップと前記第２半導体チップとの間の領域の少なくとも一部に貫通した空間を形成された第１位置決め部材と、前記第１半導体チップおよび前記第２半導体チップを挿入可能な開口部を備え、前記第１半導体チップと前記第２半導体チップの間の上方の箇所に前記貫通した空間の幅より狭い幅の貫通孔を備えた端子を、前記第１半導体チップおよび前記第２半導体チップの上にまたがるように位置決めし、前記第１位置決め部材上に配置される第２位置決め部材と、前記貫通孔を通って、前記貫通した空間に挿入され前記第１半導体チップと前記第２半導体チップを位置決めする第３位置決め部材と、を備える。
図１は、この発明に係る第１実施例の位置決め治具１００の全体の要部平面図である。第１端子、ＳｉＣダイオードチップを点線で示した。
図２は、図１の断面図である。図１（ａ）は図１のＸ−Ｘ線で切断した要部断面図、図１（ｂ）は図１のＹ１−Ｙ１線で切断した要部断面図、図１（ｃ）は図１のＹ２−Ｙ２線で切断した要部断面図である。
図１および図２に示した位置決め治具１００は、３つの位置決め部材７，１５，２１を備えている。第１位置決め部材７は導電パターン６にはんだで裏面が接続するＳｉＣダイオードチップ１０、ＩＧＢＴチップ１１、はんだ板９，１２、第２端子１４の位置決めに用いられる。第２位置決め部材１５はＳｉＣダイオードチップ１０およびＩＧＢＴチップ１１のおもて面にはんだで接続する第１端子１９の位置決めに用いられる。つぎに各部材７，１５，２１について説明する。
図３は、第１位置決め部材７の構成図である。図３（ａ）は要部平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線で切断した要部断面図、図３（ｃ）は図３（ａ）のＹ−Ｙ線で切断した要部断面図である。
第１位置決め部材７は、ＳｉＣダイオードチップ１０と、ＩＧＢＴチップ１１および第２端子１４を位置決めする部材であり、６つのＳｉＣダイオードチップ１０と１つのＩＧＢＴチップ１１を一組にして３組を同時に位置決めする部材である。
第１位置決め部材７は、カーボン板１ａに、６つのＳｉＣダイオードチップ１０と１つのＩＧＢＴチップ１１を位置決めする１つの第１開口部８と、導電パターン６に接続する第２端子１４の位置決め用の第２開口部１３を有した構成をしている。第１開口部８は例えば３つ平行に離れて配置されている。この第１開口部８では図６に示すようにＳｉＣダイオードチップ１０の３つの角部Ａ，Ｂ，Ｃは位置決めできるが、残りの一箇所の角部Ｄを位置決めする部分が欠落している。そのため、このままでは、ＳｉＣダイオードチップ１０の位置決めは不完全になる。この状態ではんだ付けすると、溶融したはんだに載ってＳｉＣダイオードチップ１０は回転したり移動したりして、隣のＳｉＣダイオードチップ１０に接触する場合が生じる。そうすると、溶融したはんだがＳｉＣダイオードチップ１０のおもて面に乗り上げ、ＳｉＣダイオードチップ１０は耐圧劣化を起こして半導体装置２００は不良品になる。
尚、図３の凹部１６は、第２位置決め部材１５の位置決め用の凸部１６ａが嵌合される。第３位置決め部材２１は、ＳｉＣダイオードチップ１０の角を位置決めする部材である。図４の１端子１９に形成した貫通孔２０に挿入される。
図４は、第２位置決め部材１５の構成である。図４（ａ）は要部平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線で切断した要部断面図である。図４（ｃ）は図４（ａ）のＹ−Ｙ線で切断した要部断面図である。第２位置決め部材１５は、カーボン板１ｂに、第１端子１９を位置決めする第３開口部１７と、第２端子を位置決めする第４開口部１８を有した構成をしている。第４開口部１８の寸法は、第２開口部１３の寸法より若干大きく、第２開口部１３の寸法は、第２端子１４の寸法よりも若干大きい。第１開口部８上に第３開口部１７が配置され、第１端子１９の位置決めは第３開口部１７で行なわれる。
図５は、第３位置決め部材２１の構成である。図５（ａ）は要部平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ線で切断した要部断面図である。
第３位置決め部材２１は、第１位置決め部材７と合わせて、ＳｉＣダイオードチップ１０を位置決めする部材である。第３位置決め部材２１は、例えば、円柱のスティック２１ａを用いることができる。
図６は、第３位置決め部材２１であるスティック２１ａを用いて、ＳｉＣダイオードチップ１０の位置決めを行なう様子を示した説明図である。図６に示すように、スティック２１ａの先端部は、４個のＳｉＣダイオードチップ１０ａ、１０ｂ、１０ｃ、１０ｄが向き合う角部Ｅの箇所の導電パターン６に接触する。そのとき、ＳｉＣダイオードチップ１０ａは、ＳｉＣダイオードチップ１０ａの角部Ａ−Ｂを結ぶ辺と、角部Ａ−Ｃを結ぶ辺とが、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ａの角部Ｄが、スティック２１ａの先端側面と接触する。また、ＳｉＣダイオードチップ１０ｂは、ＳｉＣダイオードチップ１０の角部Ｆ−Ｇを結ぶ辺と、角部Ｇ−Ｉを結ぶ辺とが、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ｂの角部Ｈが、スティック２１ａの先端側面と接触する。また、ＳｉＣダイオードチップ１０ｃは、ＳｉＣダイオードチップ１０ｃの角部Ｊ−Ｌを結ぶ辺が、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ｃの角部Ｋが、スティック２１ａの先端側面と接触し、ＳｉＣダイオードチップ１０ｃの角部Ｍが、スティック２１ｂの先端側面と接触する。また、ＳｉＣダイオードチップ１０ｄは、ＳｉＣダイオードチップ１０ｄの角部Ｏ−Ｑを結ぶ辺が、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ｄの角部Ｎが、スティック２１ａの先端側面と接触し、ＳｉＣダイオードチップ１０ｄの角部Ｐが、スティック２１ｂの先端側面と接触する。（但し、図では便宜的に離して示した）スティック２１ａの先端側面が角部Ｄ、Ｈ、Ｋ、Ｎを位置決めし、スティック２１ｂの先端側面が角部Ｍ、Ｐを位置決めすることで、導電パターン付き絶縁基板３にＳｉＣダイオードチップ１０ａ、１０ｂを高精度で位置決めできる。その結果、はんだ付け時に発生するＳｉＣダイオードチップ１０の回転や移動を防止することができる。
また、図６では、半導体チップ１０ａ〜１０ｄの角と対向する第１位置決め部材７の内側の角は、直角に形成されているが、第１位置決め部材７の内側の角を直角に加工することが難しい場合は、この部分をドリルで削っておくことがより望ましい。半導体チップ１０ａ〜１０ｄの角と対向する第１位置決め部材７の内側の角とが接触しないので、第１位置決め部材７の内側の角の加工精度に影響されないようにでき、第１位置決め部材７の製造を容易にできる。
図７は、スティック２１ａの他の形状を説明した図である。図７（ａ）は断面形状が多角形の場合の図である。図７（ｂ）は断面形状が十字形の場合である。図７（ｃ）は先端部がテーパー状の場合である。図７（ａ）および図７（ｂ）のスティックが挿入される第１端子１９の貫通孔２０の平面形状はスティック２１ａの断面形状と相似形にする。前記の図７（ｂ）に示す十字形にすることで、円形や多角形の場合より、ＳｉＣダイオードチップ１０はスティック２１ａの先端部側面できちんと位置決めされ、はんだ付け時のチップの回転を含む位置ずれを防止できる。
また、図７（ｃ）のようにスティック２１ａの先端部をテーパー状にすると、貫通孔２０に挿入し易くなるのでよい。
上記のように、第１位置決め部材７、第２位置決め部材１５、第３位置決め部材２１で構成される位置決め治具１００と、第１端子１９に形成された貫通孔２０を用いることで、導電パターン６および第１端子１９に多数の小型のＳｉＣダイオードチップ１０を精度よく位置決めし、これらの組み立て体をリフロー炉ではんだ付けすることができる。
実施例２で説明する本発明の半導体装置は、導電パターンを持った絶縁基板と、前記導電パターンに第１接合材を介して接続された矩形の第１半導体チップと、前記導電パターン上で前記第１半導体チップと離間して配置され、前記導電パターンに第２接合材を介して接続された矩形の第２半導体チップと、前記第１半導体チップおよび前記第２半導体チップの上方に配置され、第３接合材を介して前記第１半導体チップに接続され、かつ第４接合材を介して前記第２半導体チップに接続された端子と、を備え、該端子は、前記第１半導体チップと前記第２半導体チップとの間の上方に貫通孔を有する。
図８は、この発明に係る第２実施例の半導体装置２００の構成図であり、図８（ａ）は全体の要部平面図、図８（ｂ）は図８（ａ）のＧ方向から見た要部側面図である。この図はパワーセル２０１の構成図である。
この半導体装置２００は、絶縁板３ａの裏面に導電膜３ｂ、おもて面に導電パターン３ｃを形成した導電パターン付き絶縁基板３と、導電パターン３ｃ上に図示しないはんだなどの接合材で接続された６つのＳｉＣダイオードチップ１０および１つのＩＧＢＴチップ１１と、６つのＳｉＣダイオードチップ１０および１つのＩＧＢＴチップ１１のおもて面に図示しないはんだなどの接合材で接続した第１端子１９とを備える。
また、パワーセル２０１は、前記した６つのＳｉＣダイオードチップ１０と１つのＩＧＢＴチップ１１に接続した第１端子１９を３列平行して配置され、導電パターン３ｃに第２端子１４をはんだで接続されている。さらに、パワーセル２０１は、ボンディングワイヤ１１ｂで、ＩＧＢＴチップ１１のゲート電極パッド１１ａとパッド電極１１ｃとの間を接続されている。このようにして、パワーセル２０１が製造される。半導体装置２００は、このパワーセル２０１の３つの第１端子１９を導体で接続して、ダイオード（フリーホイールダイオードとなる）とＩＧＢＴが逆並列接続されて製造される。
半導体装置２００は、前記パッド電極１１ｃに制御端子となる制御ピン１１ｅを接続され、前記第１端子１９に第１外部導出端子１９ａを接続され、前記第２端子１４に第２外部導出端子１４ａを接続され、この制御ピン１１ｅの先端、第１外部導出端子１９ａの先端、および第２外部導出端子１４ａの先端をそれぞれ露出させて全体を樹脂３０で封止されて完成する。
また、前記のパワーセル２０１を縦に３つ、横に２つで３×２の配置にして、第１端子に第１外部導出端子１９ａをそれぞれ接続し、第２端子に第２外部導出端子１４ａをそれぞれ接続する。これらの外部導出端子１９ａ,１４ａの先端と前記制御ピン１１ｅの先端を露出させて樹脂３０で封止すると、一つの樹脂３０のケースに内蔵された６つの独立したパワーセルを有する半導体装置２００が出来上がる。
複数の上記半導体装置２００を用いて、インバータ回路など各種回路を構成することができる。例えば、パワーセル２０１を上下に並べ、上のパワーセル２０１の各第１端子１９と下のパワーセル２０１の各第２端子１４を導体で接続することで、上下のパワーセル２０１が直列接続したインバータ回路の１相分が構成される。これを３列並べて３相にして、上のパワーセル２０１の各第１端子１９と下のパワーセル２０１の各第２端子１４とを接続する各導体に、外部導出端子をそれぞれ接続する。すると、それぞれの外部導出端子は、Ｕ、Ｖ，Ｗ相の各端子として引き出される。そして、上のパワーセル２０１の第１端子１９をすべて上記とは別の外部導出端子に接続すると、Ｎ端子が引き出される。また、下のパワーセル２０１の第２端子１４をすべて上記とは別の外部導出端子に接続するとＰ端子が引き出される。こうすることで、３相のインバータ回路が構成された半導体装置になる。
この発明の半導体装置２００では、前記の３つの併設された第１端子１９にはＳｉＣダイオードチップ１０の位置決めに用いた第３位置決め部材２１であるスティック２１ａを挿設する貫通孔２０が形成されている。この貫通孔２０は、図６に示すように４個のＳｉＣダイオードチップ１０の角が向き合うＥの箇所の直上に配置される。
実施例３で説明する本発明の半導体装置の製造方法は、導電パターンを持った絶縁基板と、前記導電パターンに第１接合材を介して接続された矩形の第１半導体チップと、前記導電パターン上で前記第１半導体チップと離間して配置され、前記導電パターンに第２接合材を介して接続された矩形の第２半導体チップと、前記第１半導体チップおよび前記第２半導体チップの上方に配置され、第３接合材を介して前記第１半導体チップに接続され、かつ第４接合材を介して前記第２半導体チップに接続された端子と、を備え、該端子は、前記第１半導体チップと前記第２半導体チップとの間の上方に貫通孔を有する半導体装置を製造する方法において、前記第１半導体チップを３か所で位置決めし、前記第２半導体チップを３か所で位置決めし、前記位置決め箇所の内、少なくとも１箇所は、前記貫通孔に挿入された位置決め部材で位置決めされる位置決め工程を備えている。
より具体的には、本発明の半導体装置の製造方法には、下記の２つの形態が含まれる。
第１の形態は、上記の本発明の位置決め工程において、前記第１半導体チップの一角を形成する２辺と、前記第１半導体チップとは対向しない側の前記第２半導体チップの一角を形成する２辺と、前記第１半導体チップの前記一角の対角と、前記第２半導体チップの前記一角の対角と、を位置決めする、位置決め工程を備えている。
また、第２の形態は、上記の本発明の位置決め工程において、前記第１半導体チップの前記第２半導体チップと対向する辺の両端にある２つの角と、複数の前記角と直接接しない前記第１半導体チップの辺と、前記第２半導体チップの前記第１半導体チップと対向する辺の両端にある２つの角と、複数の前記角と直接接しない前記第２半導体チップの辺と、を位置決めする、位置決め工程を備えている。
図６は、第３位置決め部材２１であるスティック２１ａを用いて、複数のＳｉＣダイオードチップ１０の位置決めを行なう様子を示した説明図である。
また、図９〜図１５は、この発明に係る第３実施例の半導体装置の製造方法を示した図であり、工程順に示した製造工程図である。図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、および図１５（ａ）は、要部平面図である。図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）は、それぞれ、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、および図１４（ａ）の各Ｘ−Ｘ線で切断した要部断面図である。図１５（ｂ）は、図１５（ａ）のＧ方向から見た要部側面図である。これらの工程は、中間組立部品（パワーセル）までの製造工程である。
まず、図９（ａ）、図９（ｂ）において、導電パターン付き絶縁基板３および第１位置決め部材７が、カーボン板１の凹部２に順に載置される。以下に具体的に説明する。カーボン板１は、導電パターン付き絶縁基板３より面積が大きい。凹部２の深さは、第１位置決め部材７と第２位置決め部材１５の厚さを合計した厚さ以上である。凹部２の壁面が、第１位置決め部材７と第２位置決め部材１５の位置をガイドする。導電パターン付き絶縁基板３は、絶縁板３ａと、絶縁板３ａの裏側に備えた導電膜３ｂと、絶縁板３ａのおもて側に備えた導電パターン３ｃとで構成される。第１位置決め部材７の位置決めは、カーボン板１の前記凹部２に嵌合して行なわれる。また、第１位置決め部材７には、第２位置決め部材１５との位置決めに用いられる円形の凹部１６が形成されている。凹部１６および凸部１６ａは、第１位置決め部材７および第２位置決め部材１５の回転対称でない位置に配置されているので、第１位置決め部材７に対して第２位置決め部材１５を１８０度回転した状態で設置することができないようになっている。
つぎに、図１０において、前記第１位置決め部材７のＳｉＣダイオードチップ１０が配置される第１開口部８の部分には、はんだ板９、ＳｉＣダイオードチップ１０、はんだ板１２が順に積層される。前記第１位置決め部材７のＩＧＢＴチップ１１が配置される第１開口部８の部分には、はんだ板９、ＩＧＢＴチップ１１、はんだ板１２が順に積層される。また、第２開口部１３には、はんだ板９と第２端子１４が、載置される。
つぎに、図１１において、前記第２位置決め部材１５は、前記カーボン板１の凹部２に挿入されて前記第１位置決め部材７上に載置される。このとき第２位置決め部材１５の底面に形成される円柱状の凸部１６ａは、第１位置決め部材７の円形の凹部１６に嵌合される。第２位置決め部材１５の位置決めは、カーボン板１の凹部２と第１位置決め部材７の凹部１６および第２位置決め部材１５の凸部１６ａで行われる。この第２位置決め部材１５は、第３開口部１７と、第４開口部１８とを有する。第３開口部１７の幅は、第１端子１９を位置決めする幅に設定されている。第４開口部１８の幅は、既に載置されている第２端子１４に接触接しないように、第２開口部１３の幅より大きくなっている。
つぎに、図１２において、第１端子１９が、前記第２位置決め部材１５の平行して並んだ３つの第３開口部１７を経由して、第１位置決め部材７の第１開口部８内に配置されているはんだ板１２上に載置される。
つぎに、図１３において、第３位置決め部材２１であるスティック２１ａが、第１端子１９に形成された貫通孔２０に挿入される。そうすると、図６に示すように、スティック２１ａの先端部は、４個のＳｉＣダイオードチップ１０ａ、１０ｂ、１０ｃ、１０ｄが向き合う角部Ｅの箇所の導電パターン６に接触する。そのとき、ＳｉＣダイオードチップ１０ａは、ＳｉＣダイオードチップ１０ａの角部Ａ−Ｂを結ぶ辺と、角部Ａ−Ｃを結ぶ辺とが、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ａの角部Ｄが、スティック２１ａの先端側面と接触する。また、ＳｉＣダイオードチップ１０ｂは、ＳｉＣダイオードチップ１０の角部Ｆ−Ｇを結ぶ辺と、角部Ｇ−Ｉを結ぶ辺とが、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ｂの角部Ｈが、スティック２１ａの先端側面と接触する。また、ＳｉＣダイオードチップ１０ｃは、ＳｉＣダイオードチップ１０ｃの角部Ｊ−Ｌを結ぶ辺が、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ｃの角部Ｋが、スティック２１ａの先端側面と接触し、ＳｉＣダイオードチップ１０ｃの角部Ｍが、スティック２１ｂの先端側面と接触する。また、ＳｉＣダイオードチップ１０ｄは、ＳｉＣダイオードチップ１０ｄの角部Ｏ−Ｑを結ぶ辺が、第１位置決め部材７に接触し、ＳｉＣダイオードチップ１０ｄの角部Ｎが、スティック２１ａの先端側面と接触し、ＳｉＣダイオードチップ１０ｄの角部Ｐが、スティック２１ｂの先端側面と接触する。（但し、図では便宜的に離して示した）
スティック２１ａの先端側面が角部Ｄ、Ｈ、Ｋ、Ｎを位置決めし、スティック２１ｂの先端側面が角部Ｍ、Ｐを位置決めすることで、導電パターン付き絶縁基板３にＳｉＣダイオードチップ１０ａ、１０ｂを高精度で位置決めしてはんだ付けすることができる。
つぎに、図１４において、前記のカーボン板１を含めて、カーボン板１に載置された全部の部材（導電パターン付絶縁基板３、チップ１０ａ〜１０ｄ，１１、はんだ板９，１２、第１端子１９、第２端子１４、位置決め部材７，１５，２１ａからなる位置決め治具１００）は、リフロー炉２２に入れられる。前記はんだ板９，１２は溶融された後に冷却されて固化し、ＳｉＣダイオードチップ１０ａ〜１０ｄ、ＩＧＢＴチップ１１、導電パターン６、第１端子１９および第２端子１４をそれぞれはんだ接合する。このとき、溶融したはんだに乗っているＳｉＣダイオードチップ１０ａ〜１０ｄは、前記したように各３か所で固定されているので、回転したり移動したりすることはなく、しっかり位置決めされてはんだ接合される。
つぎに、図１５において、リフロー炉２２から前記のカーボン板１と、カーボン板１に載置された位置決め治具１００と、はんだ付けされた各部材（導電パターン付き絶縁基板３、チップ１０，１１、第１端子１９、第２端子１４）を取り出す。続いて、前記スティック２１ａを前記貫通孔２０から抜き取り、位置決め部材７，１５を取り外す。続いて、ＩＧＢＴチップ１１のゲート電極パッド１１ａにボンディングワイヤ１１ｂの一端を接続し、他端をパッド電極１１ｃに接続してパワーセル２０１が完成する。ＩＧＢＴチップ１１のエミッタ電極１１ｄと第１端子１９は、はんだ接合されている。
つぎに、パッド電極１１ｃに制御端子である制御ピン１１ｅを接続し、前記第１端子１９に第１外部導出端子１９ａを接続し、第２端子１４に第２外部導出端子１４ａを接続する。外部導出端子の先端と制御ピン１１ｅの先端を露出させて全体を樹脂３０で封止して半導体装置２００は完成する。
尚、前記工程で用いた第１端子１９に予めはんだを塗布させておけば、各チップ１０，１１のおもて面にはんだ板１２を載置する必要はない。また、前記のパワーセル２０１が完成した段階で試験を実施して不良品を除去した後で、樹脂で封止して半導体装置２００を完成させる。このようにすることで、良品率を高めることができる。
第１位置決め部材７と第３位置決め部材２１であるスティック２１ａを用いて、ＳｉＣダイオードチップ１０の位置決め方法についてさらに説明する。
第１端子１９の貫通孔２０にスティック２１ａを差し込み、スティック２１ａの先端部を４個のＳｉＣダイオードチップ１０が向き合う角部Ｅの箇所の導電パターン６に接触させる。そのときスティック２１ａの先端側面がＳｉＣダイオードチップ１０の角部Ｄに接触することでＳｉＣダイオードチップ１０の位置決めがなされる。そのため、第１位置決め部材７と、第３位置決め部材２１であるスティック２１ａを用いることで、ＳｉＣダイオードチップ１０の位置ずれを防止することができる。
また、ＳｉＣダイオードチップ１０同士が接触すると溶融したはんだがチップ表面に乗り上げるので、距離の余裕分も含めてチップ１０に対向する辺の間隔Ｔを０．２ｍｍ以上離間するようにする。ただし、拡げすぎるとデッドスペースが多くなるので間隔Ｔは２ｍｍ以下にするとよい。好ましくは、０．５ｍｍ以上、１．５ｍｍ以下とする。
この発明では、第１端子１９に形成された貫通孔２０に第３位置決め部材２１であるスティック２１ａを用いてＳｉＣダイオードチップ１０の位置決めを行なうことがポイントになる。また、半導体装置２００としては第１端子１９に貫通孔２０が形成されていることがと特徴的である。
また、銅ベースなどの放熱板に導電パターン付き絶縁基板、半導体チップ（ＳｉＣダイオードチップ１０およびＩＧＢＴチップ１１）、第１端子１９（銅製のリードフレーム）などを一括してはんだ付けする場合にも、本発明は有効である。
１，１ａ，１ｂ カーボン板
２，１６ 凹部
３，５３ 導電パターン付き絶縁基板
３ａ，５３ａ 絶縁板
３ｂ，５３ｂ 導電膜
３ｃ，５３ｃ 導電パターン
７ 第１位置決め部材
８，６１，７１ 第１開口部
９ はんだ板
１０、１０ａ，１０ｂ，１０ｃ，１０ｄ，５２，８１ ＳｉＣダイオードチップ
１１，５１ ＩＧＢＴチップ
１１ａ，５６ ゲート電極パッド
１１ｂ，５７ ボンディングワイヤ
１１ｃ，５８ パッド電極
１１ｄ，５１ａ エミッタ電極
１１ｅ 制御ピン
１２ はんだ板
１３，６２，７２ 第２開口部
１４，５５，７５ 第２端子
１４ａ 第２外部導出端子
１５ 第２位置決め部材
１６ａ 凸部
１７，７３ 第３開口部
１８ 第４開口部
１９，５４，７４，９２ 第１端子
１９ａ 第１外部導出端子
２０ 貫通孔
２１ａ スティック
２１ 第３位置決め部材
２２ リフロー炉
３０ 樹脂
５２ａ アノード電極
７０，９０，１００，６００ 位置決め治具
９１ 開口部
２００ 半導体装置
２０１，５０１ パワーセル
５００ 従来のパワー半導体モジュール

Claims (2)

  1. 基板上に矩形の第１半導体チップと第２半導体チップとを離間して備えた半導体装置の製造に用いられる位置決め治具において、
    前記第１半導体チップおよび前記第２半導体チップを挿入可能な開口部を備え、前記第１半導体チップと前記第２半導体チップとの間の領域の少なくとも一部に貫通した空間を形成された第１位置決め部材と、
    前記第１半導体チップおよび前記第２半導体チップを挿入可能な開口部を備え、前記第１半導体チップと前記第２半導体チップの間の上方の箇所に前記貫通した空間の幅より狭い幅の貫通孔を備えた端子を、前記第１半導体チップおよび前記第２半導体チップの上にまたがるように位置決めし、前記第１位置決め部材上に配置される第２位置決め部材と、
    前記貫通孔を通って、前記貫通した空間に挿入され前記第１半導体チップと前記第２半導体チップを位置決めする第３位置決め部材と、
    を備えることを特徴とした位置決め治具。
  2. 請求項１に記載の位置決め治具において、
    前記第１位置決め部材、前記第２位置決め部材、および前記第３位置決め部材の材質が、カーボンであることを特徴とする位置決め治具。
JP2014044683A 2014-03-07 2014-03-07 半導体装置、半導体装置の製造方法、位置決め治具 Active JP6303623B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014044683A JP6303623B2 (ja) 2014-03-07 2014-03-07 半導体装置、半導体装置の製造方法、位置決め治具
DE102015202256.0A DE102015202256B4 (de) 2014-03-07 2015-02-09 Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
CN201510069717.6A CN104900627B (zh) 2014-03-07 2015-02-10 半导体装置、半导体装置的制造方法、定位治具
US14/620,184 US9991242B2 (en) 2014-03-07 2015-02-11 Semiconductor device, method of manufacturing a semiconductor device, and positioning jig
US15/971,274 US10403616B2 (en) 2014-03-07 2018-05-04 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014044683A JP6303623B2 (ja) 2014-03-07 2014-03-07 半導体装置、半導体装置の製造方法、位置決め治具

Publications (2)

Publication Number Publication Date
JP2015170731A JP2015170731A (ja) 2015-09-28
JP6303623B2 true JP6303623B2 (ja) 2018-04-04

Family

ID=54018136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014044683A Active JP6303623B2 (ja) 2014-03-07 2014-03-07 半導体装置、半導体装置の製造方法、位置決め治具

Country Status (4)

Country Link
US (2) US9991242B2 (ja)
JP (1) JP6303623B2 (ja)
CN (1) CN104900627B (ja)
DE (1) DE102015202256B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553559B2 (en) 2015-10-28 2020-02-04 Mitsubishi Electric Corporation Power semiconductor device
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7013717B2 (ja) * 2017-08-17 2022-02-01 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
CN109104796B (zh) * 2018-10-09 2023-09-22 西安中科华芯测控有限公司 一种超辐射发光二极管的芯片组装定位夹具及方法
JP7255254B2 (ja) * 2019-03-18 2023-04-11 富士電機株式会社 半導体モジュールの製造方法および組立冶具セット
JP7287085B2 (ja) * 2019-04-18 2023-06-06 富士電機株式会社 組立冶具セットおよび半導体モジュールの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783088B2 (ja) * 1984-02-25 1995-09-06 住友電気工業株式会社 Ｉｃチツプ用端子
US5195237A (en) * 1987-05-21 1993-03-23 Cray Computer Corporation Flying leads for integrated circuits
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
JPH11177204A (ja) 1997-12-10 1999-07-02 Fujitsu Ltd 電子部品の実装用治具
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP4640170B2 (ja) * 2005-12-28 2011-03-02 株式会社豊田自動織機 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
JP2007194477A (ja) 2006-01-20 2007-08-02 Toyota Industries Corp 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
KR100950378B1 (ko) * 2007-01-31 2010-03-29 야마하 가부시키가이샤 반도체 장치와 패키징 구조체
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
JP5691475B2 (ja) 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
WO2013021647A1 (ja) 2011-08-10 2013-02-14 株式会社デンソー 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5434986B2 (ja) 2011-08-10 2014-03-05 株式会社デンソー 半導体モジュールおよびそれを備えた半導体装置
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP5984585B2 (ja) 2012-08-28 2016-09-06 キヤノン株式会社 通信装置及びその制御方法

Also Published As

Publication number Publication date
US20180254267A1 (en) 2018-09-06
CN104900627A (zh) 2015-09-09
DE102015202256A1 (de) 2015-09-24
DE102015202256B4 (de) 2020-07-30
JP2015170731A (ja) 2015-09-28
US10403616B2 (en) 2019-09-03
US20150255444A1 (en) 2015-09-10
US9991242B2 (en) 2018-06-05
CN104900627B (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
JP6303623B2 (ja) 半導体装置、半導体装置の製造方法、位置決め治具
TWI645465B (zh) 半導體裝置及其製造方法
JP5691475B2 (ja) 半導体装置およびその製造方法
JP5083226B2 (ja) 半導体装置およびその製造方法
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
JP7214966B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010135671A (ja) 半導体装置及びその製造方法
KR20180106957A (ko) 반도체 장치와 그 제조 방법 및 전극판
JPWO2020208741A1 (ja) 半導体装置、及びリードフレーム材
JP5971310B2 (ja) 半導体装置の製造方法および半導体装置
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JP2015191939A (ja) 半導体装置および半導体装置の製造方法
KR101893837B1 (ko) 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
JP2004247464A (ja) 半導体装置及びその製造方法
JP2021015908A (ja) 半導体装置及び半導体装置の製造方法
JP4667922B2 (ja) 熱電素子の製造方法
JP4035640B2 (ja) 光学式エンコーダ
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2013161961A (ja) 半導体モジュールの製造方法
JP4698473B2 (ja) 構造体の製造方法及び電子装置
JP2001223325A (ja) 半導体装置
JP2011077239A (ja) パワーモジュールの製造方法およびその製造方法を用いたパワーモジュール
JP2022178203A (ja) 電子機器用の接合体及び電子部品の接合方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6303623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250