JP6901902B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6901902B2
JP6901902B2 JP2017087869A JP2017087869A JP6901902B2 JP 6901902 B2 JP6901902 B2 JP 6901902B2 JP 2017087869 A JP2017087869 A JP 2017087869A JP 2017087869 A JP2017087869 A JP 2017087869A JP 6901902 B2 JP6901902 B2 JP 6901902B2
Authority
JP
Japan
Prior art keywords
region
wire
joint
joint surface
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017087869A
Other languages
English (en)
Other versions
JP2018186207A (ja
JP2018186207A5 (ja
Inventor
佐藤　幸弘
幸弘 佐藤
俊範 清原
俊範 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017087869A priority Critical patent/JP6901902B2/ja
Priority to TW106146132A priority patent/TWI745516B/zh
Priority to CN201810226534.4A priority patent/CN108807323A/zh
Priority to CN201820371520.7U priority patent/CN207938601U/zh
Priority to US15/934,310 priority patent/US10515877B2/en
Priority to EP18166322.0A priority patent/EP3396709A1/en
Priority to KR1020180047230A priority patent/KR102481304B1/ko
Publication of JP2018186207A publication Critical patent/JP2018186207A/ja
Priority to US16/684,897 priority patent/US10777490B2/en
Publication of JP2018186207A5 publication Critical patent/JP2018186207A5/ja
Application granted granted Critical
Publication of JP6901902B2 publication Critical patent/JP6901902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/4013—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap
    • H01L2224/40132—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/4046—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H01L2224/41171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H01L2224/41175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H01L2224/41177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48179—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置およびその製造方法に関し、例えば、ワイヤが接続されたリードの一部分が樹脂封止体により封止されている半導体装置に関する。
特表２０００−５０３４９１号公報（特許文献１）には、半導体チップの上面にある複数の電極パッドに複数のワイヤが接続されたパワー半導体装置が記載されている。また、特許文献１には、複数の電極パッドのうちの一部では、ワイヤが電極パッドの複数箇所に接続されている構造が記載されている。
また、特開昭６１−２９０７４７号公報（特許文献２）には、ボンディングパッドとテスト用パッドとが配線を介して接続されている構造が記載されている。
特表２０００−５０３４９１号公報 特開昭６１−２９０７４７号公報
本願発明者は、半導体装置の性能向上について検討している。例えば、半導体チップの一つの電極パッドの複数箇所に一つのワイヤを接合する技術がある。半導体チップの電極形成面は、保護膜としての絶縁膜に覆われており、電極パッドの複数箇所にワイヤを接合する場合、保護膜に形成された開口部の開口面積を大きくすることにより、ワイヤが接続し易くなる。ところが、電極パッドを構成する金属材料と、ワイヤを封止する樹脂材料との接合界面の強度が弱いことに起因して、電極パッドのうち、ワイヤが接続されず、かつ保護膜から露出する部分と、ワイヤを封止する樹脂（樹脂封止体）とが剥離することが判った。電極パッドと樹脂封止体とが剥離した場合でも、半導体装置の機能が直ちに損なわれることはない。しかし、半導体装置の製品寿命など、長期間における製品品質を考慮すると、電極パッドと樹脂封止体との剥離が抑制できることが好ましい。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、半導体チップの絶縁膜に形成された第１開口部において一つの接合面の複数の箇所において接合されるワイヤを有している。また、半導体装置は、上記接合面に接するように上記半導体チップおよび上記ワイヤを封止する封止体を有している。上記接合面は、上記ワイヤの第１接合部が接合される第１領域、上記ワイヤの第２接合部が接合される第２領域、および上記第１領域と上記第２領域との間にある第３領域を有している。上記第３領域の幅は、上記第１領域の幅および上記第２領域の幅より小さい。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。 図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。 図１に示す半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。 図５のＡ−Ａ線に沿った断面図である。 図５に示す半導体チップの上面周辺を拡大して示す拡大平面図である。 図７のＡ−Ａ線に沿った拡大断面図である。 図７に示すソース電極パッド用の開口部の拡大平面図である。 図９に示す接合面にソースワイヤを接合した状態を示す拡大平面図である。 図１０のＡ−Ａ線に沿った拡大断面図である。 図１０に対する検討例である接合面の拡大平面図である。 図１０に示すワイヤの接合位置がずれた場合のループ部の周辺を拡大して示す拡大平面図である。 図１１に対する検討例を示す拡大断面図である。 図１〜図１１を用いて説明した半導体装置の製造工程の概要を示す説明図である。 図１５に示す半導体チップ準備工程で準備する半導体チップの表面（電極露出面）側の平面図である。 図１５に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。 図１５に示す封止工程において半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。 図１８のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。 封止工程において、樹脂に封止されたワイヤの周辺を示す拡大断面図である。 図９に対する変形例を示す拡大平面図である。 図２１に示す接合面にワイヤを接合した状態例を示す拡大平面図である。 図２１に示す接合面にワイヤを接合した別の状態例を示す拡大平面図である。 図２１に対する変形例を示す拡大平面図である。 図２４に示す接合面にワイヤを接合した状態例を示す拡大平面図である。 図１３に対する変形例を示す拡大平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
以下の説明において、「接触」、「接着」、「接合」、「剥離」、および「接続」という用語を用いるが、以下の意味で用いる。「接触」とは、分離可能な二つの部材の少なくとも一部分が互いに接している状態を言う。「接着」とは、分離可能な二つの部材（被着材）の少なくとも一部分が接着剤を介して互いに結合し、固定された状態を言う。また、「接合」とは、分離可能な二つの部材（被着材）の少なくとも一部分が互いに結合し、固定された状態を言う。上記した「結合」には、アンカー効果などの機械的な結合、分子間力などの物理的相互作用による結合、および共有結合などの化学的相互作用による結合が含まれる。また、「接合」には、被着材の間に他の部材（例えば接着剤）が介在している場合の他、他の部材が介在していない場合も含まれる。すなわち、「接合された状態」には「接着された状態」が含まれる。また、「剥離」とは、上記した「結合」状態が解除され、分離可能な状態に変化することを言う。また、単に「剥離」と記載した場合には、二つの部材の接合部分の全体において結合が解除された場合の他、接合部分の一部において結合が解除された状態も含む。また、「接続」とは、二つの部材が連通した状態（接続経路が途中で分断されず、連続的に繋がった）を言う。二つの部材の間に別の部材が介在しているかどうかは問わない。例えば「Ａ部材とＢ部材とが電気的に接続された状態」とは、Ａ部材とＢ部材とが電気的に導通可能な状態を意味し、Ａ部材とＢ部材との間にＣ部材が介在している場合も含まれる。また、単に、「Ａ部材とＢ部材とが接続された状態」とは、Ａ部材とＢ部材とが固定された状態を意味し、Ａ部材とＢ部材との間にＣ部材が介在している場合も含まれる。また例えば、「Ａ部材とＢ部材とが接続された状態」には、Ａ部材とＢ部材とが分離できない一体物として形成され、形状的または機能的に区別されている場合も含まれる。このように、Ａ部材とＢ部材とが一体物として形成された状態のことを「連結」と記載する場合もある。
また、以下の説明において、半田、半田材、半田材料、あるいは半田成分と記載した場合には、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田を指す。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
本実施の形態では、半導体装置の例として、電源回路等の電力制御回路に組み込まれる、パワーデバイス、あるいはパワー半導体装置と呼ばれる半導体装置を取り上げて説明する。以下で説明する半導体装置は、電力変換回路に組み込まれ、スイッチング素子として機能する。
＜回路構成例＞
図１は、本実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。また、図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
パワー半導体装置と呼ばれる電力制御用の半導体装置には、例えばダイオード、サイリスタ、あるいは、トランジスタなどの半導体素子を有するものがある。トランジスタは、様々な分野に利用されているが、本実施の形態のように、例えば１Ａ（アンペア）以上の大電流が流れる電力制御回路内に組み込まれ、スイッチング素子として動作するトランジスタは、パワートランジスタと呼ばれる。本実施の形態の半導体装置ＰＫＧ１は、図１に示すように、パワートランジスタであるトランジスタＱ１が形成された半導体チップ１０を有している。図１および図２に示す例では、半導体チップ１０に形成されているトランジスタＱ１は、電界効果トランジスタ、詳しくは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。パワー半導体装置では、トランジスタは例えばスイッチング素子として利用される。パワー半導体装置に用いられるＭＯＳＦＥＴは、パワーＭＯＳＦＥＴと呼ばれる。
上記したＭＯＳＦＥＴは、ゲート絶縁膜上に導電性材料からなるゲート電極が配置された構造の電界効果トランジスタを広く表わす用語として記載している。したがって、ＭＯＳＦＥＴと記載した場合でも、酸化膜以外のゲート絶縁膜を除外するものではない。また、ＭＯＳＦＥＴと記載した場合でも、例えばポリシリコンなど、金属以外のゲート電極材料を除外するものではない。
また、図１に示すトランジスタＱ１は、例えば、図２に示すようなｎチャネル型の電界効果トランジスタにより形成されている。図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
図２に示す例では、例えばｎ型単結晶シリコンから成る半導体基板ＷＨの主面ＷＨｔ上に、ｎ−型のエピタキシャル層ＥＰが形成されている。この半導体基板ＷＨおよびエピタキシャル層ＥＰは、ＭＯＳＦＥＴのドレイン領域（図１に示すドレインＤに相当する領域）を構成する。このドレイン領域は、半導体チップ１０の裏面側に形成されたドレイン電極ＤＥと電気的に接続されている。
エピタキシャル層ＥＰ上には、ｐ＋型の半導体領域であるチャネル形成領域ＣＨが形成され、このチャネル形成領域ＣＨ上には、ｎ＋型の半導体領域であるソース領域（図１に示すソースＳに相当する領域）ＳＲが形成されている。ソース領域ＳＲは、引出配線を介して、半導体チップ１０の主面側に形成されたソース電極パッド（電極、ソース電極）ＳＥと電気的に接続されている。また、半導体基板ＷＨ上に積層された半導体領域には、ソース領域ＳＲの上面からチャネル形成領域ＣＨを貫通し、エピタキシャル層ＥＰの内部に達するトレンチ（開口部、溝）ＴＲ１が形成されている。
また、トレンチＴＲ１の内壁にはゲート絶縁膜ＧＩが形成されている。また、ゲート絶縁膜ＧＩ上には、トレンチＴＲ１を埋め込むように積層されたゲート電極Ｇが形成されている。ゲート電極Ｇは、引出配線を介して、半導体チップ１０のゲート電極パッド（電極、ゲート電極）ＧＥと電気的に接続されている。
また、トランジスタＱ１は、チャネル形成領域ＣＨを挟んで、厚さ方向にドレイン領域とソース領域ＳＲが配置されるので、厚さ方向にチャネルが形成される（以下、縦型チャネル構造と呼ぶ）。この場合、主面ＷＨｔに沿ってチャネルが形成される電界効果トランジスタと比較して、平面視における、素子の占有面積を低減できる。このため、半導体チップ１０の平面サイズを低減できる。
また、上記した縦型チャネル構造の場合、平面視において、単位面積当たりのチャネル幅を増加できるので、オン抵抗を低減することができる。なお、図２は、電界効果トランジスタの素子構造を示す図であって、図１に示す半導体チップ１０では、例えば図２に示すような素子構造を有する複数（多数）のトランジスタＱ１が、並列接続されている。これにより、例えば１アンペアを越えるような大電流が流れるパワーＭＯＳＦＥＴを構成することができる。
上記のように、縦型チャネル構造の複数のトランジスタＱ１を並列接続してＭＯＳＦＥＴを構成する場合、ＭＯＳＦＥＴの電気的特性（主に耐圧特性、オン抵抗特性、容量特性）は、半導体チップ１０の平面サイズに応じて変化する。例えば、半導体チップ１０の平面積を大きくすれば、並列接続されたトランジスタＱ１のセル数（すなわち素子の数）が増加するので、オン抵抗は低下し、容量は増大する。
なお、図１および図２では、パワー半導体装置が備えるパワートランジスタの例として、ＭＯＳＦＥＴを例示したが、種々の変形例を適用できる。例えば、ＭＯＳＦＥＴに代えて、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ；Insulated Gate Bipolar Transistor)を備えていても良い。
＜半導体装置＞
次に、図１に示す半導体装置ＰＫＧ１のパッケージ構造について説明する。図３は、図１に示す半導体装置の上面図である。また、図４は、図３に示す半導体装置の下面図である。また、図５は、図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。また、図６は、図５のＡ−Ａ線に沿った断面図である。
本実施の形態の半導体装置ＰＫＧ１は、半導体チップ１０（図５、図６参照）、半導体チップ１０が搭載されるダイパッド（金属板、チップ搭載部、放熱板）２０（図３〜図６参照）、および外部端子である複数のリード（端子）３０を有している。半導体チップ１０と複数のリード３０とは、複数のワイヤ１２（図５、図６参照）を介して電気的に接続されている。また、半導体チップ１０、ダイパッド２０の上面２０ｔおよび複数のリード３０のインナ部（インナリード部、被封止部）３０Ｍ（図５、図６参照）は、封止体（樹脂封止体、樹脂体、モールド樹脂）４０により、封止されている。
本実施の形態では、図５に示すように、平面視において、複数のリード３０のそれぞれは、Ｙ方向に沿ってダイパッド２０と並んで配置され、かつ、Ｙ方向と交差（図５の例では直交）するＸ方向に沿って並ぶように配置されている。また、図５に示す例では、平面視において、Ｘ方向に沿って、複数のソース用のリード（ソースリード、ソース端子）３０Ｓ、ドレイン用のリード（ドレインリード、ドレイン端子）３０Ｄ、およびゲート用のリード（ゲートリード、ゲート端子）３０Ｇが順に並ぶように配列されている。複数のリード３０のそれぞれは、封止体４０に封止されるインナ部３０Ｍと、封止体４０から露出するアウタ部（アウタリード部、露出部）３０Ｘと、を備えている。また、図６に示すように複数のリード３０のそれぞれは、上面３０ｔおよび上面３０ｔの反対側の下面３０ｂを有している。
また、図６に示すように、半導体チップ１０は、表面（面、上面）１０ｔと、表面１０ｔの反対側に位置する裏面（面、下面）１０ｂを有している。また、図５に示すように半導体チップ１０の表面１０ｔ（または図６に示す裏面１０ｂ）は平面視において四角形を成し、周縁部に四つの側面１０ｓを有している。図５に示す例では半導体チップ１０は平面視において長方形を成し、長辺がＸ方向に沿って配置されている。
また、図５に示すように半導体チップ１０の表面１０ｔには、ゲート電極Ｇ（図１参照）と電気的に接続されるゲート電極パッドＧＥと、ソースＳ（図１参照）と電気的に接続されるソース電極パッドＳＥが形成されている。また、図６に示すように、半導体チップ１０の裏面１０ｂには、ドレインＤ（図１参照）と電気的に接続されるドレイン電極（電極）ＤＥが形成されている。図６に示す例では、半導体チップ１０の裏面１０ｂ全体が、ドレイン電極ＤＥになっている。
図２に示すように、半導体チップ１０を縦型チャネル構造とした場合、半導体チップ１０の厚さを薄く（図６に示す表面１０ｔと裏面１０ｂの距離を小さく）することにより、オン抵抗を低減することができる。一方、ダイパッド２０の熱容量を大きくする観点、あるいは、電流が流れる導電経路の断面積を大きくする観点からは、ダイパッド２０の厚さは厚い方が良い。このため、図６に示す例では、ダイパッド２０の厚さは半導体チップ１０の厚さよりも厚い。
また、半導体装置ＰＫＧ１は、半導体チップ１０が搭載されるダイパッド（金属板、チップ搭載部、放熱板）２０を有する。図６に示すように、ダイパッド２０は、半導体チップ１０がダイボンド材１１を介して搭載された上面（面、主面、表面、チップ搭載面）２０ｔと、上面２０ｔとは反対側の下面（面、主面、裏面、露出面、実装面）２０ｂを有している。図５に示す例では、半導体チップ１０の平面サイズ（表面１０ｔの面積）は、ダイパッド２０の平面サイズ（上面２０ｔの面積）よりも小さい。また、図４に示すようにダイパッド２０は、周縁部に下面２０ｂに連なる複数の側面２０ｓを有している。
また、図５に示すように、ダイパッド２０は、ドレイン端子であるリード３０Ｄと一体に形成されている。リード３０Ｄは、図１に示すドレインＤと電気的に接続される外部端子である。図６に示すように、半導体チップ１０の裏面１０ｂには、ＭＯＳＦＥＴであるトランジスタＱ１（図１参照）のドレインＤに接続されるドレイン電極ＤＥが形成されている。ドレイン電極ＤＥは、導電性材料から成るダイボンド材１１を介してダイパッド２０と電気的に接続される。ダイボンド材１１は、例えば半田、あるいは、銀（Ａｇ）粒子などの導電性粒子と樹脂との混合物の硬化物である、導電性樹脂である。リード３０Ｄは、ダイパッド２０に接続されており、ダイパッド２０およびダイボンド材１１を介して半導体チップ１０のドレイン電極ＤＥと電気的に接続される。また、リード３０Ｄは、ダイパッド２０に接続（連結）されており、後述する半導体装置の製造工程において、ダイパッド２０を支持する吊りリードとしての機能を備えている。
なお、本実施の形態では、ダイパッド２０の下面２０ｂが封止体４０から露出しているので、ダイパッド２０自身を、ドレイン端子として扱っても良い。また、本実施の形態では、パワートランジスタの例として、ＭＯＳＦＥＴを利用した実施態様を取り上げて説明しているので、リード３０およびダイパッド２０は、回路上では、半導体装置ＰＫＧ１のドレイン端子として動作する。しかし、変形例として、パワートランジスタにＩＧＢＴを用いる場合には、半導体チップの裏面には、コレクタ電極が形成される。このため、パワートランジスタがＩＧＢＴである場合には、リード３０およびダイパッド２０は、回路上では、半導体装置ＰＫＧ１のコレクタ端子として動作する。
また、図５に示すように、ダイパッド２０の複数の側面２０ｓは、平面視において、複数のリード３０のそれぞれと対向した状態で設けられ、封止体４０により封止された側面２０ｓ１を含む。また、複数の側面２０ｓは、側面２０ｓ１の反対側に設けられ、封止体４０から露出し、かつ、金属膜２２（図６参照）に覆われる側面２０ｓ２を含む。
また、図４および図６に示すように、ダイパッド２０の下面２０ｂは、封止体４０の下面４０ｂ側において、封止体４０から露出している。図４に示す例では、ダイパッド２０の下面２０ｂの面積は、封止体４０の下面４０ｂの面積以下である。また、図３に示すように、ダイパッド２０の一部分は、ダイパッド２０の上面２０ｔ側から視た平面視において、封止体４０が有する複数の側面４０ｓのうちの一つの側面４０ｓから外側に向かって突出している。そして、図３および図６に示すように、ダイパッド２０の上面２０ｔの一部分、および複数の側面２０ｓのうちの一部（少なくとも側面２０ｓ２）は、封止体４０から露出している。本実施の形態のようにダイパッド２０の平面サイズを大きくし、かつ、ダイパッド２０の一部を封止体４０から露出させることにより、半導体チップ１０で発生した熱の放熱効率を向上させることができる。
また、外部端子であるリード３０Ｄに接続されるダイパッド２０の下面２０ｂが封止体４０から露出していることにより、電流が流れる導通経路の断面積を大きくすることができる。このため、導通経路中のインピーダンスを低減することができる。特に、リード３０Ｄが、半導体装置ＰＫＧ１が有する回路の出力ノードに対応する外部端子になっている場合には、リード３０Ｄに接続される導通経路のインピーダンス成分を低減することにより、出力配線の電力損失を直接的に低減できる点で好ましい。
ダイパッド２０は、複数のリード３０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材２１を有する。また、複数のリード３０のそれぞれは、ダイパッド２０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材３１を有する。
また、ダイパッド２０のうち、封止体４０から露出する部分（アウタ部、露出部）は、金属膜２２に覆われている。同様に、リード３０のうち、封止体４０から露出する部分（アウタ部３０Ｘ）は、金属膜３２に覆われている。この金属膜２２および金属膜３２は、半導体装置ＰＫＧ１を実装基板に実装する際に、接続材料として用いる半田材の濡れ性を向上させるための金属膜である。金属膜２２および金属膜３２は、例えば、電解めっき法により形成されためっき金属膜である。詳細は後述するが、金属膜２２および金属膜３２は、例えば、錫（Ｓｎ）を含む半田材料から成る。
また、図５および図６に示すダイボンド材（接着材）１１は、半導体チップ１０をダイパッド２０上に固定し、かつ半導体チップ１０とダイパッド２０を電気的に接続するための導電性部材（ダイボンド材）である。ダイボンド材１１は例えば、半田材料を用いても良い。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材であっても良い。なお、図示は省略するが、ダイパッド２０の基材である銅（Ｃｕ）または銅合金よりもダイボンド材１１との接着性が高い金属膜（図示は省略）がダイパッド２０の上面２０ｔの一部分に形成されていても良い。これにより、ダイボンド材１１とダイパッド２０との接着強度を向上させることができる。
また、図５に示すように、半導体チップ１０のゲート電極パッドＧＥとリード３０Ｇ
は、ワイヤ１２（詳しくはワイヤ１２Ｇ）を介して電気的に接続されている。同様に、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓは、ワイヤ（導電性部材、金属線）１２（詳しくはワイヤ１２Ｓ）を介して電気的に接続されている。ワイヤ１２は、半導体チップ１０の表面１０ｔ側の電極パッドとリード３０とを接続する導電性部材であって、例えばアルミニウム（Ａｌ）を主成分としている。なお、ワイヤ１２の構成材料には種々の変形例があり、例えば、銅（Ｃｕ）、銀（Ａｇ）、あるいは金（Ａｕ）などの金属材料が主成分であっても良い。
図５に示すように、ワイヤ１２Ｇの一端は、半導体チップ１０のゲート電極パッドＧＥに接合される。一方、ワイヤ１２Ｇの上記一端とは反対側の他端は、リード３０Ｇの一部に形成されたワイヤ接合部（リードポスト、パッド、ボンディングパッド、ワイヤ接続部、接合部）３０Ｗの上面３０ｔに接合される。
また、図５および図６に示すように、ワイヤ１２Ｓの一端は、半導体チップ１０のソース電極パッドＳＥに接合される。一方、ワイヤ１２Ｓの上記一端とは反対側の他端は、リード３０Ｓの一部に形成されたワイヤ接合部（リードポスト、パッド、ボンディングパッド、ワイヤ接続部、接合部）３０Ｗの上面３０ｔに接合される。
また、パワー半導体装置では、ソース電極パッドＳＥに接続される配線経路には、ゲート電極パッドＧＥに接続される配線経路より大きな電流が流れる。このため、図５に示す例では、ワイヤ１２Ｓの太さは、ワイヤ１２Ｇの太さよりも太い。なお、ワイヤ１２の形状や本数は、図５に示す態様には限定されず、種々の変形例がある。例えば、ワイヤ１２Ｇとワイヤ１２Ｓの太さが同じであっても良い。また例えば、ソース電極パッドＳＥとリード３０Ｓとが、複数のワイヤ１２Ｓを介して電気的に接続されていても良い。詳細は後述するが、本実施の形態では、半導体チップ１０のソース電極パッドＳＥには、複数のワイヤ１２Ｓが接続されている。このように、ソース電極パッドＳＥに複数本の太いワイヤ１２Ｓを接続することで、図１に示すソースＳに繋がる導電経路のインピーダンスを低減できる。
また、半導体チップ１０、複数のリード３０、および複数のワイヤ１２は、封止体４０により封止される。封止体４０は、半導体チップ１０、および複数のワイヤ１２を封止する樹脂体である。詳しくは、封止体４０は、後述する図７に示す、ソース電極パッドＳＥの露出面である接合面ＳＥｔ１、ＳＥｔ２に接するように、半導体チップ１０、および複数のワイヤ１２を封止する樹脂体である。封止体４０は、上面４０ｔ（図３、図６参照）および上面４０ｔの反対側に位置する下面（実装面）４０ｂ（図４、図６参照）を有する。また、図３および図４に示すように封止体４０の上面４０ｔ（図３参照）および下面４０ｂ（図４参照）のそれぞれは、周縁部に複数の側面４０ｓを有している。また、封止体４０は、主要な材料として有機絶縁材料を含んでいる。例えば、主としてエポキシ系樹脂などの熱硬化性樹脂を含んでいる。また、本実施の形態では、封止体４０の特性（例えば熱影響による膨張特性）を向上させるため、例えば、シリカ（二酸化珪素；ＳｉＯ２）粒子などのフィラ粒子が樹脂材料中に混合されている。
＜ワイヤと電極パッドとの接続部分の詳細＞
ここで、半導体チップの電極パッドと、ワイヤとが接続される部分の詳細について説明する。図７は、図５に示す半導体チップに接続される複数のワイヤのうちの一部を拡大して示す拡大平面図である。また、図８は、図７のＡ−Ａ線に沿った拡大断面図である。また、図９は、図７に示すソース電極パッド用の開口部の拡大平面図である。図１０は図９に示す接合面にソースワイヤを接合した状態を示す拡大平面図である。また図１１は、図１０のＡ−Ａ線に沿った拡大断面図である。また、図１２は、図１０に対する検討例である接合面の拡大平面図である。また、図１３は、図１０に示すワイヤの接合位置がずれた場合のループ部の周辺を拡大して示す拡大平面図である。図８では、半導体チップ１０が備える多数のトランジスタＱ１のうち、二個のトランジスタＱ１を代表的に示している。また、図５に示すソース電極ＳＥの一部分を露出させる複数の接合面のそれぞれ、およびこれらに接合される複数のワイヤ１２のそれぞれは、互いに同様な構造になっている。したがって、図９および図１０では、代表例として図７に示す接合面ＳＥｔ１、およびこれに接続されるワイヤ１２Ｓ１を用いて説明し、他の接合面（およびワイヤ）の構造については重複する説明を省略する。
図７に示すように半導体チップ１０には、表面１０ｔを持つ絶縁膜１３が形成されている。絶縁膜１３は、半導体チップ１０の表面１０ｔ側を保護する保護膜である。絶縁膜（保護膜）１３の上面が、半導体チップ１０の表面１０ｔの大部分を構成する。本実施の形態の場合、絶縁膜１３は、有機材料（有機絶縁材料）から成る有機膜であって、例えばポリイミド膜である。絶縁膜１３が有機膜である場合、絶縁膜１３と有機絶縁材料を主成分とする封止体４０（図６参照）との接合強度が特に高くなる。ただし、絶縁膜１３の構成材料としては、種々の変形例がある。例えば、ポリイミド膜以外の有機膜であっても良い。また例えば、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）などの無機絶縁膜であっても良い。封止体４０との接合強度を考慮すると、有機膜の方が無機絶縁膜よりも好ましい。しかし、金属材料と封止体４０との接合強度と比較すると、無機絶縁膜と封止体４０との接合強度の方が高い。
また、絶縁膜１３には、複数の開口部が形成されている。図７に示す例では、絶縁膜１３には、開口部１３Ｈ１、開口部１３Ｈ２、および開口部１３Ｈ３が形成されている。開口部１３Ｈ１、１３Ｈ２、１３Ｈ３のそれぞれにおいて、絶縁膜１３の下層に形成された導体パターンの一部分が露出している。詳しくは、図８に示すように、開口部１３Ｈ１において、ソース電極パッドＳＥの一部分である接合面（露出面、接合部）ＳＥｔ１が絶縁膜１３から露出している。また、開口部１３Ｈ２において、ソース電極パッドＳＥの他の一部分である接合面（露出面、接合部）ＳＥｔ２が絶縁膜１３から露出している。また、開口部１３Ｈ３において、ゲート電極パッドＧＥの一部分である接合面ＧＥｔが絶縁膜１３から露出している。接合面ＳＥｔ１、ＳＥｔ２、およびＧＥｔのそれぞれは、絶縁膜１３から露出しているので、半導体チップ１０の表面１０ｔの一部を構成する。
また、図７に示すように、接合面ＳＥｔ１、ＳＥｔ２、およびＧＥｔのそれぞれには、ワイヤ１２が接続されている。詳しくは、接合面ＳＥｔ１にはワイヤ（ソースワイヤ）１２Ｓ１が接合され、接合面ＳＥｔ２にはワイヤ（ソースワイヤ）１２Ｓ２が接合されている。また、接合面ＧＥｔには、ワイヤ（ゲートワイヤ）１２Ｇが接合されている。図７に示す複数のワイヤ１２のうち、ワイヤ１２Ｓ１は、接合面ＳＥｔ１に複数箇所（図７では二箇所）で接合されている。この場合、ワイヤ１２Ｓ１と接合面ＳＥｔ１の接合面積（合計値）が大きくなるので、ワイヤ１２Ｓ１を介して供給される電位の供給経路のインピーダンスを低減できる。
詳しくは、図９に示すように、接合面ＳＥｔ１は、領域（接合領域）ＳＥＲ１と、領域（接合領域）ＳＥＲ２と、平面視において領域ＳＥＲ１と領域ＳＥＲ２との間にある領域（中間領域、非接合領域）ＳＥＲ３と、を有している。また、図１０に示すように、ワイヤ１２Ｓ１は、接合面ＳＥｔ１の領域ＳＥＲ１に接合される接合部（接続部、ステッチ部）１２Ｂ１と、接合面ＳＥｔ１の領域ＳＥＲ２に接合される接合部（接続部、ステッチ部）１２Ｂ２と、平面視において接合部１２Ｂ１と接合部１２Ｂ２の間に位置するループ部（中間部）１２Ｌ１と、を有している。
接合部１２Ｂ１および接合部１２Ｂ２のそれぞれは、ワイヤ１２のうち、半導体チップ１０の電極パッドに熱圧着された部分であって、接合部１２Ｂ１および接合部１２Ｂ２のそれぞれの下面が同一の（共通する）接合面ＳＥｔ１に接合されている。また、ループ部１２Ｌ１は、接合部１２Ｂ１と接合部１２Ｂ２とを連結する部分であって、接合面ＳＥｔ１と離間している（図８参照）。また、ワイヤ１２Ｓ１は、図５に示すリード３０Ｓのワイヤ接合部３０Ｗに接合される部分である接合部（接続部、ステッチ部）１２Ｂ３を有する。また、ワイヤ１２Ｓ１は、図７に示す接合部１２Ｂ２と接合部１２Ｂ３（図５参照）の間に位置し、接合部１２Ｂ２と接合部１２Ｂ３とを連結するループ部１２Ｌ２を有している。
図５に示すソース電極パッドＳＥの一部分が露出する四つの接合面のそれぞれは、図９および図１０に示す接合面ＳＥｔ１と同様な構造である。また、ソース電極パッドＳＥを露出させる四つの接合面に接合される四本のワイヤ１２のそれぞれは、図１０に示すワイヤ１２Ｓ１と同様な構造である。
また、図７に示す複数のワイヤ１２のうち、ゲート電極パッドＧＥに接続されるワイヤ１２Ｇは、ワイヤ１２Ｓ１、１２Ｓ２とは構造が異なる。すなわち、ワイヤ１２Ｇは、一つの接合面ＧＥｔに一箇所で接合されている。詳しくは、ワイヤ１２Ｇは、接合面ＧＥｔに接合する接合部（接続部、ステッチ部）１２Ｂ２、リード３０Ｇ（図５参照）のワイヤ接合部３０Ｗ（図５参照）に接合される接合部（接続部、ステッチ部）１２Ｂ３（図５参照）、および接合部１２Ｂ２と接合部１２Ｂ３の間に位置するループ部１２Ｌ２を有している。しかし、ワイヤ１２Ｇは、ワイヤ１２Ｓ１における接合部１２Ｂ１およびループ部１２Ｌ１に相当する部分を有していない。ワイヤ１２Ｇには、トランジスタＱ１（図１参照）のスイッチング動作を制御する信号（ゲート信号）が伝送される。ワイヤ１２Ｇを経由する伝送経路は、ワイヤ１２Ｓ１を経由する伝送経路と比較して、伝送経路中のインピーダンスが大きくなっても、スイッチング回路の性能に与える影響が相対的に小さい。このため、ワイヤ１２Ｇは、一つの接合面ＧＥｔに一箇所で接合されている。ワイヤ１２Ｇと半導体チップ１０との接続部分の構造を単純化することにより、製造工程が簡略化できる。
図８に示すように、本実施の形態の場合、接合面ＳＥｔ１および接合面ＳＥｔ２のそれぞれは、絶縁膜１３に覆われた一つのソース電極パッドＳＥの一部分である。言い換えれば、接合面ＳＥｔ１は、ソース電極パッドＳＥの第１の部分であり、接合面ＳＥｔ２は、ソース電極パッドＳＥの第２の部分である。一つのソース電極パッドＳＥに複数のワイヤ１２を接続する場合、例えば、開口部１３Ｈ１の開口面積を大きくして、一つの開口部１３Ｈ１において露出する接合面ＳＥｔ１に、ワイヤ１２Ｓ１およびワイヤ１２Ｓ２の両方を接合する方法が考えられる。この場合、ワイヤ１２を接合面ＳＥｔ１に接合する際の位置ズレのマージン（許容範囲）を大きくすることができる。
ところが、本願発明者の検討によれば、有機系の材料を主成分とする封止体４０（図６参照）と金属材料（例えばアルミニウム）を主成分とするソース電極パッドＳＥとの接合強度が低いことに起因して、封止体４０とソース電極パッドＳＥとの接合界面に剥離が生じ易いことが判った。また、ソース電極パッドＳＥと封止体４０とでは、線膨張係数の差が大きいので、封止体４０を形成した後のパッケージに印加される温度変化に起因して、剥離が生じやすい。上記したように、封止体４０には、シリカ粒子などのフィラ粒子が樹脂材料中に混合されている。このため、半導体基板であるシリコン（Ｓｉ）と同程度の線膨張係数にすることはできる。しかし、この場合でも、金属材料から成るソース電極パッドＳＥとの線膨張係数の差は、大きいので、剥離が生じやすい。
ソース電極パッドＳＥと封止体４０とが剥離した場合でも、半導体装置ＰＫＧ１（図６参照）の機能が直ちに損なわれることはない。しかし、半導体装置ＰＫＧ１の製品寿命など、長期間における製品品質を考慮すると、ソース電極パッドＳＥと封止体４０との剥離が抑制できることが好ましい。
上記したように、絶縁膜１３と封止体４０との接合界面は、金属膜であるソース電極パッドＳＥと封止体４０との接合界面と比較して剥離が生じ難い。例えば、絶縁膜１３が有機材料であるポリイミドから成る場合、封止体４０との密着性が高く、接合強度を向上させることができる。また、変形例として絶縁膜１３が二酸化珪素や窒化珪素などの無機絶縁材料から成る場合でも、金属膜と比較すると封止体４０との密着性を向上させることができる。また、絶縁膜１３の材料が二酸化珪素や窒化珪素などの無機絶縁膜である場合、封止体４０との線膨張係数差を低減できるので、剥離が生じ難くなる。
以上より、ソース電極パッドＳＥと封止体４０との剥離を抑制する観点からは、ソース電極パッドＳＥが絶縁膜１３から露出する部分の面積を小さくすることが好ましい。
また、本願発明者の検討によれば、図７に示すように複数のワイヤ１２が高密度で配置されている場合、隣り合うワイヤ１２の間において剥離が発生し易いことが判った。本実施の形態では、ソース電極パッドＳＥに電気的に接続される伝送経路の電気的特性を向上させる観点から、ワイヤ１２Ｇよりも線径が太い複数本のワイヤ１２Ｓを高密度でソース電極パッドＳＥに接続している。線形が太いワイヤ１２Ｓを複数本接続することにより、ソース電極パッドＳＥに電気的に接続される伝送経路の断面積を増大させることができるので、インピーダンス成分を低減できる。
例えば図５に示す例では、半導体チップ１０の表面１０ｔの面積との関係で４本のワイヤ１２Ｓが接続された例を示している。しかし、ワイヤ１２Ｓの本数は４本には限定されず、４本未満、あるいは５本以上であっても良い。また、図７に示す例の場合、ワイヤ１２Ｓ１、１２Ｓ２の線径は５００μｍである。また、Ｘ方向において互いに隣り合うワイヤ１２Ｓ１、１２Ｓ２の中心間距離は、８５０μｍである。また、ループ部１２Ｌ１におけるワイヤ１２Ｓ１、１２Ｓ２の幅（Ｘ方向におけるワイヤ１２の長さ）ＷＷ２は、ワイヤ１２Ｓ１、１２Ｓ２の線径と等しく、それぞれ５００μｍである。接合部１２Ｂ１、１２Ｂ２におけるワイヤ１２Ｓ１、１２Ｓ２の幅（Ｘ方向におけるワイヤ１２の長さ）ＷＷ１（図１０参照）は、それぞれ６００μｍ程度である。このため、互いに隣り合うワイヤ１２Ｓ１とワイヤ１２Ｓ２との離間距離は、１５０μｍ（隣り合う接合部１２Ｂ１間の距離ＷＳ１）〜３５０μｍ（隣り合うループ部１２Ｌ１間の距離ＷＳ２）程度である。言い換えれば、ワイヤ１２Ｓ１とワイヤ１２Ｓ２との離間距離は、ワイヤ１２Ｓ１の線径より小さい。
図６に示す封止体４０は、軟化した樹脂材料を供給し、半導体チップ１０、ワイヤ１２およびリード３０の一部分（インナ部３０Ｍ）を封止した後、樹脂材料を硬化させることにより形成される。この時、図７に示すように、複数のワイヤ１２が狭ピッチで配置されている場合、封止体４０の原料樹脂を供給する際に、隣り合うワイヤ１２の間に印加される力は、他の部分（例えば半導体チップ１０の表面１０ｔのうち、ワイヤ１２で覆われていない部分）に印加される力より小さい。このため、隣り合うワイヤ１２の間の領域では、他の領域と比較して、封止体４０と半導体チップ１０との接着強度が弱い。したがって、隣り合うワイヤ１２の間の領域では、他の領域と比較して特に剥離が発生し易い。
本願発明者の検討によれば、隣り合うワイヤ１２の間において、ソース電極パッドＳＥが絶縁膜１３から露出する部分のＸ方向の長さ（幅）が１５０μｍ以上の場合、封止体４０（図６参照）と接合面ＳＥｔ１との剥離が特に発生し易くなることが判った。そこで、本願発明者は、隣り合うワイヤ１２の間における接合面の露出面積を低減させる技術の検討を行った。なお、「隣り合うワイヤ１２の間において、ソース電極パッドＳＥが絶縁膜１３から露出する部分のＸ方向の長さ（幅）」とは、図７に示す隣り合うワイヤ１２Ｓの間にある領域のうち、絶縁膜１３に覆われていない部分のＸ方向における長さを言う。例えば、図１０に示す開口部１３Ｈ１において、ワイヤ１２Ｓ１の接合部１２Ｂ１から開口部１３Ｈ１の辺ＨＳ１の部分ＨＳＰ１までの長さＷＲ１は、「隣り合うワイヤ１２の間において、ソース電極パッドＳＥが絶縁膜１３から露出する部分のＸ方向の長さ（幅）」に相当する。また、開口部１３Ｈ２（図７参照）において、ワイヤ１２Ｓ２（図７参照）の接合部１２Ｂ１から開口部１３Ｈ２の辺ＨＳ２の一部分ＨＳＰ２１までの長さＷＲ２は、「隣り合うワイヤ１２の間において、ソース電極パッドＳＥが絶縁膜１３から露出する部分のＸ方向の長さ（幅）」に相当する。
まず、図１２に検討例として示すように、長方形の開口形状を有する接合面ＳＥｔＨにおいて、Ｘ方向の幅を小さくした場合について検討した。図１０および図１２において、ワイヤ１２Ｓ１の寸法は、同じである。すなわち、Ｘ方向におけるループ部１２Ｌ１におけるワイヤ１２Ｓ１の幅（Ｘ方向におけるワイヤ１２Ｓ１の長さ）ＷＷ２は５００μｍである。また、接合部１２Ｂ１および接合部１２Ｂ２におけるワイヤ１２Ｓ１の幅（Ｘ方向におけるワイヤ１２Ｓ１の長さ）ＷＷ１は、それぞれ６００μｍ程度である。また、Ｘ方向における接合面ＳＥｔＨの幅ＷＨ１（言い換えれば開口部１３Ｈ１の開口幅）は、７００μｍである。
平面視において、図１２に示す接合面ＳＥｔＨの周縁部は、Ｘ方向において、開口部１３Ｈ１の一方の端部にある辺（部分）ＨＳ１と、辺ＨＳ１の反対側の端部にある辺（部分）ＨＳ２と、を有している。図１２に示す例のように、接合部１２Ｂ１がＸ方向において接合面ＳＥｔＨの中心に接合されている場合、辺ＨＳ１と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ１および辺ＨＳ２と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ２は、それぞれ５０μｍである。繰り返しの説明は省略するが、図１２において接合部１２Ｂ２と辺ＨＳ１、ＨＳ２の関係も上記と同様である。また、図１２に示す例の場合、辺ＨＳ１とループ部１２Ｌ１の間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ３および辺ＨＳ２とループ部１２Ｌ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ４は、それぞれ１００μｍである。
図１２に示すようにＸ方向において接合面ＳＥｔＨの中心にワイヤ１２Ｓ１を接合できれば、Ｘ方向において接合面ＳＥｔＨが絶縁膜１３およびワイヤ１２Ｓ１から露出する部分の幅は、いずれも１５０μｍ未満になっている。したがって、上記した封止体４０（図６参照）と接合面ＳＥｔＨとの剥離は生じ難い。しかし、ワイヤ１２Ｓ１を接合面ＳＥｔＨに接合する際に、位置ずれが生じる場合がある。このため、安定的にワイヤ１２Ｓ１を接合する観点からは、５０μｍ程度の位置ずれのマージン（許容範囲）が必要である。
図１２に示す例において、ワイヤ１２Ｓ１の接続位置が辺ＨＳ１側あるいは辺ＨＳ２側に５０μｍずれた場合、幅ＷＲ３および幅ＷＲ４のうち、いずれか一方が１５０μｍになる。この場合、隣り合うワイヤ１２の間において、封止体４０（図６参照）と接合面ＳＥｔＨとの剥離が顕在化することが判った。一方、幅ＷＲ３および幅ＷＲ４を小さくするために接合面ＳＥｔＨの幅ＷＨ１を７００μｍより小さくした場合、ワイヤボンディング時のマージンが小さくなる。この結果、ワイヤボンディング時の位置ずれの程度によっては、接合部１２Ｂ１や接合部１２Ｂ２の一部分が絶縁膜１３（図７参照）に重なってしまう可能性がある。ワイヤ１２Ｓ１の一部分が絶縁膜１３に重なると、伝送経路の電気的特性の低下の原因になる。
本実施の形態の場合、図９に示すように、接合面ＳＥｔ１の平面形状、言い換えれば開口部１３Ｈ１の開口形状は四角形ではない。接合面ＳＥｔ１は、平面視において、領域ＳＥＲ１と領域ＳＥＲ２の間にくびれ部（領域ＳＥＲ３）を有している。
図９に示す接合面ＳＥｔ１（言い換えれば開口部１３Ｈ１）の形状は以下のように表現できる。平面視において、Ｘ方向における領域ＳＥＲ１の幅ＷＨ１と、Ｘ方向における領域ＳＥＲ２の幅ＷＨ２は、Ｘ方向における領域ＳＥＲ３の幅ＷＨ３より大きい。また、平面視において、接合面ＳＥｔ１（開口部１３Ｈ１）は、Ｘ方向において開口部１３Ｈ１の一方の端部にある辺（部分）ＨＳ１と、辺ＨＳ１の反対側の反対側の端部にある辺（部分）ＨＳ２と、を有している。また、接合面ＳＥｔ１（開口部１３Ｈ１）は、Ｘ方向に交差（図９では直交）するＹ方向において開口部１３Ｈ１の一方の端部にある辺（部分）ＨＳ３と、辺ＨＳ３の反対側の端部にある辺（部分）ＨＳ４と、を有している。辺ＨＳ３および辺ＨＳ４のそれぞれは、Ｘ方向に沿って延在している。また、辺ＨＳ１および辺ＨＳ２のそれぞれは、Ｙ方向に沿って延びているが、直線ではなく、領域ＳＥＲ１と領域ＳＥＲ３の間、および領域ＳＥＲ２と領域ＳＥＲ３の間で屈曲している。言い換えれば、接合面ＳＥｔ１は、辺ＨＳ１および辺ＨＳ２の両側にくびれ部を有している。
図９に示す例では、領域ＳＥＲ１の幅ＷＨ１と、Ｘ方向における領域ＳＥＲ２の幅ＷＨ２は、それぞれ７００μｍである。一方、領域ＳＥＲ３の幅ＷＨ３は、５００μｍである。
また、図９に示す接合面ＳＥｔ１（開口部１３Ｈ１）の形状は、以下のように表現できる。平面視において、接合面ＳＥｔ１（開口部１３Ｈ１）の辺ＨＳ１は、Ｙ方向に沿って延在する部分ＨＳＰ１と、Ｙ方向に沿って延在する部分ＨＳＰ２と、部分ＨＳＰ１と部分ＨＳＰ２との間に位置し、かつ、Ｙ方向に沿って延在する部分ＨＳＰ３と、を有している。また、図１０に示すように、平面視において、辺ＨＳ１の部分ＨＳＰ１と辺ＨＳ２とのＸ方向における間に、接合部１２Ｂ１が位置する。平面視において、辺ＨＳ１の部分ＨＳＰ２と辺ＨＳ２とのＸ方向における間に、接合部１２Ｂ２が位置する。また、図１０に示すように平面視において、辺ＨＳ１の部分ＨＳＰ３と辺ＨＳ２とのＸ方向における間に、ループ部１２Ｌ１が位置する。また、平面視において、辺ＨＳ１の部分ＨＳＰ１から辺ＨＳ２までのＸ方向における長さ（幅ＷＨ１）、および辺ＨＳ１の部分ＨＳＰ２から辺ＨＳ２までのＸ方向における長さ（幅ＷＨ２）、のそれぞれは、部分ＨＳＰ３から辺ＨＳ２までのＸ方向における長さ（幅ＷＨ３）より大きい。
また、図１０に示す例では、平面視において、辺ＨＳ１の部分ＨＳＰ１と部分ＨＳＰ２とは、同じ延長線ＶＬ１上にある。言い換えれば、辺ＨＳ１の部分ＨＳＰ２は部分ＨＳＰ１の延長線ＶＬ１上にある。また、辺ＨＳ１の部分ＨＳＰ３は、部分ＨＳＰ１の延長線ＶＬ１と辺ＨＳ２の間にある。また、平面視において、辺ＨＳ２の部分ＨＳＰ２１と部分ＨＳＰ２２とは、同じ延長線ＶＬ２上にある。言い換えれば、辺ＨＳ２の部分ＨＳＰ２２は部分ＨＳＰ２１の延長線ＶＬ２上にある。また、辺ＨＳ２の部分ＨＳＰ２３は、部分ＨＳＰ２１の延長線ＶＬ２と辺ＨＳ１の間にある。
図１０に示すように、接合部１２Ｂ１がＸ方向において接合面ＳＥｔ１の中心に接合されている場合、辺ＨＳ１と接合部１２Ｂ１の間の幅（Ｘ方向における接合面ＳＥｔ１の露出面の長さ）ＷＲ１および辺ＨＳ１と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔ１の露出面の長さ）ＷＲ２は、それぞれ５０μｍである。繰り返しの説明は省略するが、図１０において接合部１２Ｂ２と辺ＨＳ１、ＨＳ２の関係も上記と同様である。また、図１０に示す例の場合、辺ＨＳ１とループ部１２Ｌ１の間の幅（Ｘ方向における接合面ＳＥｔ１の露出面の長さ）および辺ＨＳ２とループ部１２Ｌ１との間の幅（Ｘ方向における接合面ＳＥｔ１の露出面の長さ）は、それぞれ０μｍである。
このため、仮に、図１０に示す例において、ワイヤ１２Ｓ１の接続位置が辺ＨＳ１側に５０μｍずれた場合、Ｘ方向における辺ＨＳ２とループ部１２Ｌ１の間の幅（Ｘ方向における接合面ＳＥｔ１の露出面の長さ）は、５０μｍである。また、ワイヤ１２Ｓ１の接続位置が辺ＨＳ２側に５０μｍずれた場合、Ｘ方向における辺ＨＳ１とループ部１２Ｌ１の間の幅（Ｘ方向における接合面ＳＥｔ１の露出面の長さ）は、５０μｍである。つまり、Ｘ方向におけるワイヤボンディングの位置精度のマージンを５０μｍとした場合、Ｘ方向における接合面ＳＥｔ１の露出面の長さは５０μｍ以下なので、封止体４０（図６参照）と接合面ＳＥｔ１の剥離を抑制することができる。また、Ｘ方向におけるワイヤボンディングの位置精度のマージンを５０μｍとした場合、ワイヤ１２Ｓ１の接合部１２Ｂ１、１２Ｂ２の一部分が絶縁膜１３（図７参照）と重なってしまうことを抑制できる。
なお、図９に示す例では、接合面ＳＥｔ１（開口部１３Ｈ１）は、領域ＳＥＲ３と、領域ＳＥＲ１との間に、領域ＳＥＲ４を有している。また、接合面ＳＥｔ１（開口部１３Ｈ１）は、領域ＳＥＲ３と、領域ＳＥＲ２との間に、領域ＳＥＲ５を有している。領域ＳＥＲ４および領域ＳＥＲ５では、Ｘ方向における幅（長さ）ＷＨ４、ＷＨ５が一定ではない。領域ＳＥＲ４において、幅ＷＨ４の値は、領域ＳＥＲ３に近い程小さく、領域ＳＥＲ１に近い程大きい。また、領域ＳＥＲ５において、幅ＷＨ４の値は、領域ＳＥＲ３に近い程小さく、領域ＳＥＲ２に近い程大きい。
また、図９に示す例では、辺ＨＳ１は、部分ＨＳＰ３と部分ＨＳＰ１の間に位置し、平面視においてＹ方向およびＸ方向に交差する方向（第３方向）に沿って延在する部分ＨＳＰ４を有している。また、辺ＨＳ１は、部分ＨＳＰ３と部分ＨＳＰ２の間に位置し、Ｙ方向およびＸ方向に交差する方向（第４方向）に沿って延在する部分ＨＳＰ５を有している。また、平面視において、接合面ＳＥｔ１（開口部１３Ｈ１）の辺ＨＳ２は、Ｙ方向に沿って延在する部分ＨＳＰ２１と、Ｙ方向に沿って延在する部分ＨＳＰ２２と、部分ＨＳＰ２１と部分ＨＳＰ２２との間に位置し、かつ、Ｙ方向に沿って延在する部分ＨＳＰ２３と、を有している。また、辺ＨＳ２は、部分ＨＳＰ２３と部分ＨＳＰ２１の間に位置し、平面視においてＹ方向およびＸ方向に交差する方向（第５方向）に沿って延在する部分ＨＳＰ２４を有している。また、辺ＨＳ２は、部分ＨＳＰ２３と部分ＨＳＰ２２の間に位置し、Ｙ方向およびＸ方向に交差する方向（第６方向）に沿って延在する部分ＨＳＰ２５を有している。
ただし、変形例としては、領域ＳＥＲ４および領域ＳＥＲ５が無い場合もある。この場合、図９に示す辺ＨＳ１の部分ＨＳＰ４、ＨＳＰ５と、辺ＨＳ２の部分ＨＳＰ２４、ＨＳＰ２５と、のそれぞれがＸ方向に沿って延びる。
また、図９に示す例では、領域ＳＥＲ３のＸ方向における幅ＷＨ３は、５００μｍとした。上記したように、図７に示す隣り合うワイヤ１２の間において、ソース電極パッドＳＥが絶縁膜１３から露出する部分のＸ方向の長さ（幅）が１５０μｍ以上の場合、封止体４０（図６参照）と接合面ＳＥｔ１との剥離が特に発生し易くなる。このため、Ｘ方向におけるワイヤボンディングの位置精度のマージンを５０μｍとした場合、幅ＷＨ３が７００μｍ未満であれば、接合面ＳＥｔ１が露出する部分のＸ方向の幅は、位置ずれを考慮しても１５０μｍ未満になる。
ただし、図９における領域ＳＥＲ３における剥離の発生を確実に抑制する観点からは、幅ＷＨ３の値は小さい方が好ましい。例えば、図１３に示すようにワイヤ１２Ｓ１の接合位置が開口部１３Ｈ１の辺ＨＳ２側に寄っている場合を考える。図１３に示す例では、ワイヤ１２Ｓ１の接合位置は、Ｘ方向において、約４０μｍ程度辺ＨＳ２側にずれている。この場合、接合面ＳＥｔ１のうち、上記した剥離の影響を考慮すべき部分は、接合面ＳＥｔ１のうち、開口部１３Ｈ１の辺ＨＳ１とワイヤ１２Ｓ１とに挟まれた部分である。辺ＨＳ１の部分ＨＳＰ１とワイヤ１２Ｓ１の接合部１２Ｂ１（図１０参照）との間の幅ＷＲ１は、約９０μｍである。また、図１３に示す例の場合、部分ＨＳＰ１の延長線ＶＬ１と部分ＨＳＰ３との間の幅（長さ）ＷＣ１は、１００μｍになっている。このため、辺ＨＳ１の部分ＨＳＰ３とワイヤ１２Ｓ１のループ部１２Ｌ１との間の幅（長さ）ＷＲ３は、約４０μｍである。この場合、領域ＳＥＲ３では、図９に示す領域ＳＥＲ１や領域ＳＥＲ２よりも上記した剥離が発生し難い。
このように、領域ＳＥＲ３における剥離の発生確率を抑制する観点からは、部分ＨＳＰ１の延長線ＶＬ１と部分ＨＳＰ３との間の幅ＷＣ１は、辺ＨＳ１の部分ＨＳＰ３とワイヤ１２Ｓ１のループ部１２Ｌ１との間の幅ＷＲ３より大きいことが好ましい。同様に、領域ＳＥＲ３における剥離の発生確率を抑制する観点からは、辺ＨＳ２の部分ＨＳＰ２１の延長線ＶＬ２と部分ＨＳＰ２３との間の幅ＷＣ２は、辺ＨＳ２の部分ＨＳＰ２３とワイヤ１２Ｓ１のループ部１２Ｌ１との間の幅ＷＲ４より大きいことが好ましい。
なお、図１０に示す例の場合、平面視において、ループ部１２Ｌ１の一方の辺と、開口部１３Ｈ１の部分ＨＳＰ３の位置が重なっているので、図１３に示す幅ＷＲ３の値は０μｍである。
また、上記したように、図６に示す封止体４０と接合面ＳＥｔ１との剥離は、隣り合うワイヤ１２の間で発生し易い。このため、図１０に示すワイヤ１２Ｓ１と開口部１３Ｈ１の辺ＨＳ３との間において、接合面ＳＥｔ１の露出面積が大きかった場合でも、上記した剥離は発生し難い。このため、図１０に示す例では、Ｙ方向における辺ＨＳ３と接合部１２Ｂ１との間の幅（Ｙ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ５は、Ｘ方向における辺ＨＳ１と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ１より大きい。幅ＷＲ５は、Ｘ方向における辺ＨＳ２と接合部１２Ｂ１との間の幅（Ｘ方向における接合面ＳＥｔＨの露出面の長さ）ＷＲ２より大きい。なお、図１０に示す例では、Ｘ方向における辺ＨＳ１と接合部１２Ｂ１との間の幅ＷＲ１は５０μｍである。また、図１３に示す例では、幅ＷＲ１は、約９０μｍである。これに対し、図１０に示す幅ＷＲ５の値は、１５０μｍ〜２００μｍ程度である。図１０に示すように、剥離が生じ難い部分では、幅ＷＲ５の値を大きくすることにより、ワイヤボンディング時の位置ずれのマージンを大きくすることができるので、ワイヤボンド工程における製造条件を緩和できる。
また、ソース電極パッドＳＥの露出面積を低減させる観点からは、図１４に示す検討例のような構造も考えられる。図１４は、図１１に対する検討例を示す拡大断面図である。図１４に示す検討例の場合、一つのワイヤ１２Ｓが、絶縁膜１３を介して分離された接合面ＳＥｔ３および接合面ＳＥｔ４に接合されている点で、図１１に示す実施態様と相違する。言い換えれば、図１４に示す例では、半導体チップ１０の表面１０ｔにおいて、ワイヤ１２Ｓは、ソース電極パッドＳＥに二箇所で接合されており、かつ、ワイヤ１２Ｓが接合される接合面ＳＥｔ３および接合面ＳＥｔ４は離間している。一方、図１１に示す例では、ワイヤ１２Ｓ１の接合部１２Ｂ１と接合部１２Ｂ２は、絶縁膜１３を介して分離されない一つの接合面ＳＥｔ１に接合されている。さらに言い換えれば、図１４に示す例では、ワイヤ１２Ｓのループ部１２Ｌ１は、ソース電極パッドＳＥの上方において、絶縁膜１３を跨いでいる。一方、図１１に示す例では、ワイヤ１２Ｓ１のループ部１２Ｌ１は、ソース電極パッドＳＥの上方において、絶縁膜１３を跨いでいない。図１４に示す例の場合、表面１０ｔにおいて、接合面ＳＥｔ３、ＳＥｔ４は絶縁膜１３を介して分離されているので、ソース電極パッドＳＥの露出面積を図１１に示す本実施の形態の例と比較して、さらに低減できる。
しかし、図１１と図１４を比較して判る、以下の点においては、図１１に示す例の方が好ましい。すなわち、図１４に示す例の場合、ワイヤ１２Ｓのループ部１２Ｌ１は、絶縁膜１３と接触しないような形状になっている必要がある。このため、ループ部１２Ｌ１のうち、ソース電極パッドＳＥの露出面からの距離が最も遠い位置までの距離をループ高さＨＴ１と規定すると、図１１に示す例のループ高さＨＴ１は、図１４に示す例のループ高さＨＴ１よりも低くできる。また、ループ部１２Ｌ１のＹ方向の長さ（言い換えれば、接合部１２Ｂ１と接合部１２Ｂ２の離間距離）をループ長さＬＥ１と定義すると、図１１に示す例のループ長さＬＥ１は、図１４に示す例のループ長さＬＥ１より短くできる。これは、図１１に示す例の方が、ループ高さＨＴ１を低くできることにより実現される。また、ループ長さＬＥ１が短くできれば、Ｙ方向におけるソース電極パッドＳＥの長さＬＥ２（絶縁膜１３に覆われた部分も含む）を短くすることができる。
したがって、図１１に示す例によれば、図１４に示す例と比較して、ソース電極パッドＳＥの大きさを小さくできるので、半導体チップ１０の平面積（表面１０ｔの面積）を低減できる。半導体チップ１０の平面積を小さくできれば、種々のメリットが得られる。例えば、半導体チップ１０が搭載される半導体装置ＰＫＧ１（図５参照）の平面積を小さくできる。また例えば、半導体チップを製造する際に、一枚の半導体ウエハから取得可能な半導体チップの数（取得効率）が向上するので、半導体チップの製造効率が向上する。
また、ソース電極パッドＳＥのＹ方向の長さＬＥ２が短くなることは、以下の点で好ましい。すなわち、ソース電極パッドＳＥと封止体４０の線膨張係数差に起因して生じる応力は、ソース電極パッドＳＥの長さに比例して大きくなる。したがって、図１１に示すように、本実施の形態によれば、Ｙ方向におけるソース電極パッドＳＥの長さＬＥ２を短くできるので、ソース電極パッドＳＥと封止体４０の線膨張係数差に起因して生じる応力を低減できる。この結果、その応力に起因して生じるソース電極パッドＳＥと封止体４０の剥離を抑制できる。
また、図６に示す封止体４０は、図７に示すゲート電極パッドＧＥの露出面である接合面ＧＥｔに接するように、形成されている。したがって、接合面ＧＥｔと封止体４０との剥離を抑制する観点からは、接合面ＧＥｔのうち、ワイヤ１２Ｇと重なっていない領域の面積を小さくすることが好ましい。ただし、本実施の形態の場合、ワイヤ１２Ｇの線径（直径）は、ワイヤ１２Ｓ１、１２Ｓ２の線径より細く、例えば１２５〜１５０μｍ程度である。また、ゲート電極パッドＧＥには、ワイヤ１２Ｇが一箇所で接合され、他の箇所では接合されていない。このため、ゲート電極パッドＧＥの接合面ＧＥｔの面積は、ソース電極パッドＳＥの接合面ＳＥｔ１、ＳＥｔ２のそれぞれの面積より小さい。例えば、図７に示す例では、ゲート電極パッドＧＥの接合面ＧＥｔの面積は、ソース電極パッドＳＥの接合面ＳＥｔ１、ＳＥｔ２のそれぞれの面積に対して、１／４以下である。言い換えれば、接合面ＳＥｔ１、ＳＥｔ２のそれぞれの面積は、接合面ＧＥｔの面積の４倍以上である。このように、接合面ＧＥｔは、ソース電極パッドＳＥの接合面ＳＥｔ１、ＳＥｔ２と比較して面積が十分に小さいので、接合面ＳＥｔ１、ＳＥｔ２より封止体４０と剥離し難い。したがって、半導体チップ１０の表面１０ｔにおいて、封止体４０との剥離対策を行う箇所は、ソース電極パッドＳＥの接合面ＳＥｔ１、ＳＥｔ２の方がゲート電極パッドＧＥの接合面ＧＥｔよりも優先順位が高い。
＜半導体装置の製造方法＞
次に、図１〜図１１を用いて説明した半導体装置ＰＫＧ１の製造工程について説明する。半導体装置ＰＫＧ１は、図１５に示すフローに沿って製造される。図１５は、図１〜図１１を用いて説明した半導体装置の製造工程の概要を示す説明図である。以下の説明では、半導体装置ＰＫＧ１の構成部品の説明に際し、必要に応じて既に説明した図１〜図１４を参照して説明する場合がある。
＜半導体チップ準備工程＞
図１５に示す半導体チップ準備工程では、図１６に示す半導体チップ１０を準備する。図１６は、図１５に示す半導体チップ準備工程で準備する半導体チップの表面（電極露出面）側の平面図である。
本工程で準備する半導体チップ１０は、図６に示すように表面１０ｔと表面１０ｔの反対側にある裏面１０ｂとを有している。また、図１６に示すように、半導体チップ１０の表面１０ｔは、絶縁膜１３の上面および絶縁膜１３から露出するソース電極パッド（電極）ＳＥの接合面（露出面）ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４を含んでいる。ソース電極パッドＳＥは、絶縁膜１３に形成された開口部１３Ｈ１において絶縁膜１３から露出する接合面ＳＥｔ１と、絶縁膜１３に形成された開口部１３Ｈ２において絶縁膜１３から露出する接合面ＳＥｔ２と、を有している。また、図１６に示す例では、ソース電極パッドＳＥは、絶縁膜１３に形成された開口部１３Ｈ４において絶縁膜１３から露出する接合面ＳＥｔ３と、絶縁膜１３に形成された開口部１３Ｈ５において絶縁膜１３から露出する接合面ＳＥｔ４と、を有している。接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４のそれぞれは、Ｙ方向に延在し、かつ、Ｙ方向と交差するＸ方向に互いに隣り合うように配列されている。
また、半導体チップ１０の表面１０ｔには、ゲート電極パッド（電極）ＧＥが形成されている。ゲート電極パッドＧＥは、絶縁膜１３に形成された開口部１３Ｈ３において、絶縁膜１３から露出する接合面ＧＥｔを有している。また、図６に示すように、半導体チップ１０の裏面１０ｂには、ドレインＤ（図１参照）と電気的に接続されるドレイン電極（電極）ＤＥが形成されている。図６に示す例では、半導体チップ１０の裏面１０ｂ全体が、ドレイン電極ＤＥになっている。
接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４の形状や構造は、図９を用いて既に説明したので、重複する説明は省略する。
図１６に示す半導体チップ１０は、例えば以下のように製造される。ｎ型単結晶シリコンから成る半導体基板ＷＨ（図２参照）の主面ＷＨｔ（図２参照）上に、ｎ−型のエピタキシャル層ＥＰが形成された半導体ウエハ（図示は省略）を準備して、図８に示すようにエピタキシャル層ＥＰ上に複数のトランジスタＱ１を形成する。半導体ウエハには多数のチップ領域が含まれており、複数のチップ領域のそれぞれに対して、複数のトランジスタＱ１が形成される。また、トランジスタＱ１上にソース電極パッドＳＥおよびゲート電極パッドＧＥを形成する。ソース電極パッドＳＥは、複数のソース領域ＳＲに接続され、ゲート電極パッドＧＥは、複数のゲート電極Ｇに接続される。図８に示す例では、ソース領域ＳＲとソース電極パッドＳＥとが直接的に接続されている例を示しているが、変形例として、ソース領域とソース電極パッドＳＥとの間に、引出配線（ソース配線）が介在していても良い。また、図８では図示を省略したが、ゲート電極パッドＧＥとゲート電極Ｇは、図示しない引出配線（ゲート配線）を介して接続されている。次に、ソース電極パッドＳＥおよびゲート電極パッドＧＥの全体を覆うように絶縁膜１３を形成する。その後、絶縁膜１３に図１６に示す開口部１３Ｈ１、１３Ｈ２、１３Ｈ３、１３Ｈ４、および１３Ｈ５を形成し、ソース電極パッドＳＥの一部分（接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、ＳＥｔ４）およびゲート電極パッドＧＥの一部分（接合面ＧＥｔ）を絶縁膜１３から露出させる。その後、回路に対する電気的試験など、必要な試験（ウエハテスト）を行った後、ウエハを複数の半導体チップ１０に分割する。なお、図６に示すドレイン電極ＤＥとして、裏面１０ｂに金属膜が形成される場合には、ドレイン電極ＤＥとして利用される金属膜は、半導体ウエハを準備する工程から半導体ウエハを分割する工程の間の任意のタイミングで形成される。例えば、開口部１３Ｈ１、１３Ｈ２、１３Ｈ３、１３Ｈ４、１３Ｈ５を形成した後、ウエハテストの前に、半導体ウエハの裏面を研磨して半導体チップ１０の厚さを薄くする場合には、裏面を研磨した後に、裏面１０ｂ（図６参照）にドレイン電極ＤＥである金属膜が形成される。ドレイン電極ＤＥとして金属膜を用いない場合には、この工程は省略できる。
また、半導体チップ準備工程では、半導体ウエハを分割して複数の半導体チップ１０を取得する前に、ウエハテストが実施される。このウエハテストには、半導体チップ１０に形成された回路の電気的特性を確認する電気的な試験が含まれる。この電気的試験では、例えば、ソース電極パッドＳＥに図示しない試験用の端子（プローブ）を接触させる。この時、試験用の端子をソース電極パッドＳＥに食い込ませると、ソース電極パッドＳＥには試験用の端子が食い込んだ痕跡（図１６に示すプローブ痕ＰＲＭ）が残る。
接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４のそれぞれは、上記したように領域ＳＥＲ１、ＳＥＲ２、およびＳＥＲ３を有している。このうち、領域ＳＥＲ１および領域ＳＥＲ２は、ワイヤ１２（図７参照）を接合する領域である。ワイヤ１２の接続安定性を考慮すると、ワイヤ１２を接合する領域には、プローブ痕ＰＲＭのような凹凸が無い方が良い。したがって、図１６に示すように、プローブ痕ＰＲＭは、ワイヤ接続の予定領域ではない領域ＳＥＲ３に形成されている。
なお、図１６に示す例では、接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４のそれぞれは、互いに電気的に接続されているので、代表的に接合面ＳＥｔ４に試験用の端子を接触させた例を示している。しかし、接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４の全てにプローブ痕ＰＲＭが形成される場合もある。この場合、接合面ＳＥｔ１、ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４のそれぞれが備える領域ＳＥＲ３にプローブ痕ＰＲＭが形成される。
＜リードフレーム準備工程＞
また、図１５に示すリードフレーム準備工程では、図１７に示すリードフレームＬＦを準備する。また、図１７は、図１５に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。
図１７に示すように、本工程で準備するリードフレームＬＦは、枠部（フレーム部）ＬＦｆに接続されるデバイス形成部ＬＦｄを備えている。一つのデバイス形成部ＬＦｄは、図５に示す一つの半導体装置ＰＫＧ１に相当する。図１７では、１個分のデバイス形成部ＬＦｄを図示しているが、リードフレームＬＦは、枠部ＬＦｆを介して連結される複数のデバイス形成部ＬＦｄを備えている。このように、複数のデバイス形成部ＬＦｄを備えるリードフレームＬＦを用いることで、複数の半導体装置ＰＫＧ１（図３参照）を一括して製造することができるので、製造効率を向上させることができる。
リードフレームＬＦは、例えば銅（Ｃｕ）を主成分とする金属材料から成り、例えば厚さが１２５μｍ〜４００μｍ程度である。また、複数のデバイス形成部ＬＦｄのそれぞれは、枠部ＬＦｆに接続されている。枠部ＬＦｆは、図１５に示すリード分離工程までの間、デバイス形成部ＬＦｄ内に形成された各部材を支持する支持部である。
また、図１７に示すようにデバイス形成部ＬＦｄには、ダイパッド２０および複数のリード３０が形成されている。ダイパッド２０は複数のリード３０のうちの一つ（リード３０Ｄ）を介して枠部ＬＦｆと連結され、枠部ＬＦｆに支持されている。また、ダイパッド２０は、チップ搭載面である上面２０ｔを備えている。
また、複数のリード３０は、それぞれ枠部ＬＦｆに連結され、枠部ＬＦｆに支持されている。複数のリード３０のそれぞれは、Ｙ方向に沿って延び、Ｘ方向において互いに隣り合うように並んで配列されている。複数のリード３０のそれぞれは、タイバーＬＦｔを介して互いに連結されている。
複数のリード３０にはソース用のリードである複数のリード３０Ｓが含まれている。複数のリード３０Ｓのそれぞれは、Ｘ方向において互いに隣り合って並ぶように配列され、ワイヤ接合部（リードポスト、パッド、ボンディングパッド、ワイヤ接続部、接合部）３０Ｗに連結されている。また、複数のリード３０には、ゲート用のリードであるリード３０Ｇが含まれている。リード３０Ｇのダイパッド２０側の先端部分には、ワイヤ接合部３０Ｗが設けられている。また、複数のリード３０には、ドレイン用のリードであるリード３０Ｄが含まれている。リード３０Ｄは、Ｘ方向においてリード３０Ｇとリード３０Ｓの間に配置され、Ｙ方向においてダイパッド２０側の先端はダイパッド２０に連結されている。
本実施の形態ではダイパッド２０の上面２０ｔは、リード３０のワイヤ接合部３０Ｗの上面３０ｔとは異なる高さに配置されている。ダイパッド２０を支持するリード３０Ｄ、およびダイパッド２０と枠部ＬＦｆとを接続する部分には曲げ加工が施され、ダイパッド２０はオフセットされている。本実施の形態では、ダイパッド２０は、リードフレームＬＦの他の部材に対してダウンセットされている。このため、図６に示すように、ダイパッド２０の上面２０ｔはリード３０の上面３０ｔより下方に配置されている。このようにダイパッド２０をダウンセットすることにより、図６に示すようにダイパッド２０の下面２０ｂが封止体４０から露出する。
＜半導体チップ搭載工程＞
次に、図１５に示す半導体チップ搭載工程では、図５に示すように、リードフレームＬＦのダイパッド２０に半導体チップ１０を搭載する。
本工程では、ドレイン端子であるリード３０Ｄと一体に形成されたダイパッド２０の上面２０ｔにダイボンド材１１を介して半導体チップ１０を搭載（接着固定）する。また、半導体チップ１０はドレイン電極ＤＥ（図６参照）が形成された裏面１０ｂ（図６参照）が、ダイパッド２０のチップ搭載面である上面２０ｔと対向するように、ダイボンド材１１を介して接着固定される。これにより、半導体チップ１０のドレイン電極ＤＥは、導電性の接続材料であるダイボンド材１１を介してダイパッド２０と電気的に接続される。
本工程では、ダイパッド２０の上面２０ｔ上にダイボンド材１１を塗布した後、ダイボンド材１１上に半導体チップ１０を配置する。そして、ダイボンド材を硬化させることで半導体チップ１０とダイパッド２０とを固定する。
ダイボンド材１１は例えば、半田材料を用いても良い。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材であっても良い。ダイボンド材１１が半田材料である場合、ダイボンド材を硬化させる方法としてリフロー処理を行う。また、ダイボンド材１１が導電性の樹脂接着材である場合、ダイボンド材１１に含まれる熱硬化性樹脂成分を加熱して硬化させる。
＜ワイヤボンド工程＞
次に、図１５に示すワイヤボンド工程では、図５に示すように、半導体チップ１０の複数の電極パッド（ゲート電極パッドＧＥおよびソース電極パッドＳＥ）と複数のリード３０のそれぞれをワイヤ（金属ワイヤ）１２を介して電気的に接続する。
図５に示すように、本工程では、半導体チップ１０のゲート電極パッドＧＥとリード３０Ｇとをワイヤ１２Ｇを介して電気的に接続する。また、本工程では、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓを、ワイヤ１２Ｓを介して電気的に接続する。詳しくは、ゲート電極パッドＧＥの一部分である接合面ＧＥｔ（図７参照）にワイヤ１２Ｇの接合部１２Ｂ２（図７参照）を接合し、リード３０Ｇのワイヤ接続部３０Ｗの上面（接合面）３０ｔにワイヤ１２Ｇの接合部１２Ｂ３を接合する。また、ソース電極パッドＳＥの一部分である接合面ＳＥｔ１（図７参照）にワイヤ１２Ｓ１（図７参照）の接合部１２Ｂ１および接合部１２Ｂ２を接合し、リード３０Ｓのワイヤ接続部３０Ｗの上面（接合面）３０ｔにワイヤ１２Ｓ１の接合部１２Ｂ３を接合する。接合面ＳＥｔ１と同様に、図１６に示す接合面ＳＥｔ２、ＳＥｔ３、およびＳＥｔ４のそれぞれにワイヤ１２（図５参照）を接合する。
ワイヤ１２の接続方法には種々の変形例が適用可能であるが、本実施の形態では、図示しないウェッジツールと呼ばれるボンディングツールを用いて、アルミニウム製のワイヤ１２をボンディングしている。以下では、ウェッジボンディング方法を利用したワイヤボンド工程の例として、図１０に示すワイヤ１２Ｓ１を介して、ソース電極パッドＳＥと図５に示すリード３０Ｓとを電気的に接続する方法を取り上げて説明する。
まず、ワイヤボンド工程は、ウェッジツールを用いて、図１０および図１１に示すワイヤ１２Ｓ１の接合部１２Ｂ１とソース電極パッドＳＥのうち、開口部１３Ｈ１において露出する接合面ＳＥｔ１の領域ＳＥＲ１（図１０参照）とを接合する（第１ボンド工程）。ウェッジボンディング方法の場合、ウェッジツールの先端面と接合面ＳＥｔ１との間にワイヤ１２Ｓ１を挟み、先端面から圧力および熱を印加することにより、ワイヤ１２Ｓ１を接合面ＳＥｔ１に熱圧着する。また、この時、先端面から超音波を印加することにより、ワイヤ１２Ｓ１を接合させ易くなる。ウェッジツールに押圧されたワイヤ１２Ｓ１は変形し、接合部１２Ｂ１が形成される。このように円形の断面を持つ状態のワイヤを変形させることにより形成された接合部１２Ｂ１は、ステッチ部と呼ばれる。
次に、ワイヤボンド工程は、ウェッジツールを図１０および図１１に示す接合面ＳＥｔ１から遠ざけた後、Ｙ方向に沿って移動させることにより、ループ部１２Ｌ１を形成する（第１ループ形成工程）。本工程では、ウェッジツールが、ワイヤ１２Ｓ１を繰り出しながらリードフレームＬＦの上方に上昇することによって、ウェッジツールと半導体チップ１０との距離を遠ざける。その後、第２ボンドを行う領域に向かってＹ方向に沿って移動させた後、ウェッジツールを再び下降させる。これにより、図１１に示すループ部１２Ｌ１が形成される。この時、図１１を用いて説明したように、本実施の形態の場合、ワイヤ１２のループ部１２Ｌ１とソース電極パッドＳＥの間に絶縁膜１３が介在しない。このため、ウェッジツールＷＴを上昇させる高さは低くても良い。これにより、図１１に示すループ長さＬＥ１を短くすることができる。
次に、ワイヤボンド工程は、ウェッジツールを用いて、図１０および図１１に示すワイヤ１２Ｓ１の接合部１２Ｂ２とソース電極パッドＳＥのうち、開口部１３Ｈ１において露出する接合面ＳＥｔ１の領域ＳＥＲ２（図１０参照）とを接合する（第２ボンド工程）。第２ボンド工程では、第１ボンド工程と同様に、ワイヤ１２Ｓ１を接合面ＳＥｔ１に熱圧着させる。この時、超音波を印加しても良い。
次に、ワイヤボンド工程は、ウェッジツールを図１０および図１１に示す接合面ＳＥｔ１から遠ざけた後、リード３０Ｓ（図５参照）のワイヤ接合部３０Ｗ（図５参照）に向かって移動させることにより、ループ部１２Ｌ２（図１１参照）を形成する（第２ループ形成工程）。ループ部１２Ｌ２は、半導体チップ１０からリード３０に向かって延びる。このため、第２ループ形成工程の後は、図７に示すように、平面視において、ループ部１２Ｌ２は、開口部１３Ｈ１が有する複数の辺のうちのいずれかと交差する。図７に示す例では、ワイヤ１２Ｓ１のループ部１２Ｌ２は開口部１３Ｈ１の辺ＨＳ４（図９参照）と交差している。
次に、ワイヤボンド工程は、ウェッジツールを用いて、ワイヤ１２Ｓ１（図１０参照）の接合部１２Ｂ３（図５参照）とリード３０Ｓ（図５参照）のワイヤ接合部３０Ｗ（図５参照）の接合面である上面３０ｔ（図５参照）とを接合する（第３ボンド工程）。
次に、ワイヤボンド工程は、ウェッジツールが備えるワイヤカッタを用いてワイヤ１２Ｓ１を切断する（ワイヤカット工程）。
以上の各工程により、図５に示すワイヤ１２Ｓを介して半導体チップ１０のソース電極パッドＳＥとリード３０Ｓとが電気的に接続される。
また、本実施の形態の場合、ワイヤ１２Ｓの接合位置の位置ずれに対するマージンが小さい。このため、ワイヤボンド工程では、一本目のワイヤ１２Ｓを接合した後、ワイヤ１２Ｓの接合位置の位置ずれの程度を確認し、その確認結果に基づいてワイヤボンディング位置を調整（必要に応じて変更）することが好ましい。位置ずれの確認は、少なくとも図１０に示すワイヤ１２Ｓ１の接合部１２Ｂ１が接合された後に実施される。ただし、ワイヤ１２Ｓ１を図５に示すリード３０Ｓに接合した後で実施しても良い。これにより、二本目以降のワイヤ１２Ｓの位置精度を向上させることができる。また、一つのリードフレームＬＦ（図１７参照）に複数のデバイス形成部ＬＦｄが形成されている場合には、複数のデバイス形成部ＬＦｄのうち、最初にワイヤボンド工程が実施されるデバイス形成部ＬＦｄにおいて位置ずれの確認および調整を行う。これにより、第２番目以降にワイヤボンド工程が実施されるデバイス形成部ＬＦｄに対しては、位置ずれの確認を実施しなくても良い。
＜封止工程＞
次に、図１５に示す封止工程では、図５に示す、半導体チップ１０、ダイパッド２０の一部、複数のリード３０のそれぞれの一部分（図１９に示すインナ部３０Ｍ）、および複数のワイヤ１２を絶縁樹脂で封止し、図１８に示す封止体４０を形成する。図１８は、図１５に示す封止工程において半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。また、図１９は、図１８のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。また、図２０は、封止工程において、樹脂に封止されたワイヤの周辺を示す拡大断面図である。
本工程では、例えば、図１９に示すように上型（第１金型）６２Ｔと、下型（第２金型）６２Ｂを備える成形金型６２を用いて、所謂トランスファモールド方式により封止体４０を形成する。
図１９に示す例では、デバイス形成部ＬＦｄのダイパッド２０および複数のリード３０のそれぞれの一部分が、上型６２Ｔおよび下型６２Ｂに形成されたキャビティ６２Ｃ内に位置するようにリードフレームＬＦを配置する。そしてリードフレームＬＦを、上型６２Ｔと下型６２Ｂでクランプする（挟み込む）。この状態で、軟化（可塑化）させた熱硬化性樹脂（絶縁樹脂）を含む封止体の原料を、成形金型６２のキャビティ６２Ｃに圧入すると、絶縁樹脂はキャビティ６２Ｃと下型６２Ｂで形成された空間内に供給され、キャビティ６２Ｃの形状に倣って成形される。
この時、図１９に示すように、ダイパッド２０の上面２０ｔのうち、オフセットされた部分に連なり、相対的に高い位置に配置されている先端側の一部分は、上型６２Ｔによって押圧されている。また、ダイパッド２０の下面２０ｂは下型６２Ｂによって押圧されている。図１９に示す例では、ダイパッド２０のうち、オフセットされている部分の下面２０ｂが下型６２Ｂと密着している。このため、図１８に示すように、本工程の後、ダイパッド２０の下面２０ｂのうちの一部分は、封止体４０から露出する。
また、図２０に示すように、本工程では封止体４０を構成する樹脂が接合面ＳＥｔ１に接触するように封止体４０が形成される。また、本工程では、ワイヤ１２のループ部１２Ｌ１と接合面ＳＥｔ１、ＳＥｔ２の間にも樹脂が侵入し、ワイヤ１２のループ部１２Ｌ１と接合面ＳＥｔ１、ＳＥｔ２の間に封止体４０が介在した状態になる。
ところで、平面視において、ワイヤ１２Ｓ１のループ部１２Ｌ１と接合面ＳＥｔ１とが重畳している領域では、図２０に示すように接合面ＳＥｔ１は絶縁膜１３およびワイヤ１２Ｓ１から露出し、かつ、封止体４０に密着している。ただし、ワイヤ１２Ｓ１のループ部１２Ｌ１と接合面ＳＥｔ１とが重畳している領域では、封止体４０がワイヤ１２Ｓ１のループ部１２Ｌ１によって接合面ＳＥｔ１に挟まれているので、この領域では接合面ＳＥｔ１と封止体４０との剥離が生じ難い。したがって、封止体４０と接合面ＳＥｔ１との剥離を考慮する場合、図１０に示すように平面視において、接合面ＳＥｔ１のうちワイヤ１２Ｓ１と重畳しない領域における露出面の面積を低減させることが重要である。また、接合面ＳＥｔ１のうちワイヤ１２Ｓ１と重畳しない領域のうち、図７に示すように隣り合うワイヤ１２の間に配置される領域では、接合面ＳＥｔ１の露出面積が特に小さくなっていることが好ましい。
上記した通り、封止体４０と金属材料からなる接合面ＳＥｔ１の接触面積が大きい場合、本工程の後、封止体４０と接合面ＳＥｔ１との接合界面で剥離が生じる場合がある。特に図７に示すように隣り合うワイヤ１２の離間距離が小さい場合、隣り合うワイヤ１２の間において剥離が生じやすい。しかし、本実施の形態によれば、上記した通り、封止体４０と接合面ＳＥｔ１との接触界面のうち、剥離が生じやすい部分の面積を低減できるので、剥離を抑制できる。
封止体４０が成形された後、封止体４０に含まれる熱硬化性樹脂の一部が硬化するまで加熱される（仮硬化と呼ぶ）。この仮硬化によりリードフレームＬＦを成形金型６２から取り出すことが可能になったら、リードフレームＬＦを成形金型６２から取り出す。そして、加熱炉に搬送してさらに加熱処理（キュアベイク）を行う。これにより、熱硬化性樹脂の残部が硬化して、図１８に示す封止体４０が得られる。
また、封止体４０は、絶縁性の樹脂を主体として構成されるが、例えば、シリカ（二酸化珪素；ＳｉＯ２）粒子などのフィラ粒子を熱硬化性樹脂に混合することで、封止体４０の機能（例えば、反り変形に対する耐性）を向上させることができる。
＜めっき工程＞
次に、図１５に示すめっき工程では、図１８に示すリードフレームＬＦを図示しないめっき溶液に浸し、封止体４０から露出した金属部分（アウタ部）の表面に金属膜（図６に示す金属膜２２および金属膜３２）を形成する。
本工程では、電解めっき法により、樹脂から露出した金属部材の表面に、例えば半田からなる金属膜２２、３２（図６参照）を形成する。図示は省略するが、電解めっき法では、被めっき加工物であるリードフレームＬＦ（図１８参照）を、めっき液が入っためっき槽内に配置する。このとき、被加工物をめっき槽内のカソードに接続する。例えば、リードフレームＬＦの枠部ＬＦｆ（図１８参照）をカソードと電気的に接続する。そして、このカソードと、同じくめっき槽内に配置されたアノードとの間に例えば直流電圧をかけることによって、リードフレームＬＦの枠部ＬＦｆと接続された金属部材の露出面に金属膜２２、３２を形成する。本実施の形態では所謂、電解めっき法により金属膜２２、３２を形成する。
なお、図１５では、図示を省略しているが、めっき工程では、めっき液にリードフレームＬＦを浸す前に、前処理として、図１８に示すダイパッド２０やリード３０の表面に化学研磨を施しても良い。めっき液にリードフレームＬＦを浸す前に、前処理を施すことで、例えば、封止体４０（図１８参照）から露出するリードフレームＬＦの表面の酸化膜や、微小なバリを除去することができる。
本実施の形態の金属膜２２、３２は、上記したように、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。このため、本めっき工程で使用するめっき液は、例えばＳｎ２＋、あるいはＢｉ３＋などの金属塩が含まれる、電解めっき液である。なお、以下の説明では、鉛フリー半田めっきの例としてＳｎ−Ｂｉの合金化金属めっきについて説明するが、ビスマス（Ｂｉ）を銅（Ｃｕ）や銀（Ａｇ）などの金属に置き換える、あるいは、ビスマス（Ｂｉ）だけでなく銅（Ｃｕ）や銀（Ａｇ）を加えた電解めっき液に置き換えることができる。
本実施の形態では、図１８に示すダイパッド２０（図６参照）が、リード３０を介して枠部ＬＦｆと電気的に接続された状態で、めっき工程を行う。リードフレームＬＦをめっき液に浸した状態で、アノードとカソードの間に電圧をかけると、カソードに接続されたリード３０およびダイパッド２０と、アノードとの間は、めっき液を介して通電する。この時、めっき液中のＳｎ２＋、およびＢｉ３＋が所定の割合でリード３０およびダイパッド２０のうちの封止体４０からの露出面に析出し、図６に示す金属膜２２、３２が形成される。
＜個片化工程＞
次に、図１５に示す個片化工程では、図３に示す半導体装置ＰＫＧ１（図３参照）に相当する組立体を図１８に示すリードフレームＬＦの枠部ＬＦｆおよびタイバーＬＦｔから分離して、個片化する。
本工程では、ダイパッド２０（図６参照）に連結されている枠部ＬＦｆ（図１８参照）を切断し、枠部ＬＦｆを介して連結された複数のダイパッド２０をそれぞれ分割する。また、本工程では、タイバーＬＦｔ（図１８参照）を切断し、かつ、複数のリード３０と枠部ＬＦｆとの境界を切断することで、複数のリード３０のそれぞれを分離させる。
タイバーＬＦｔ、枠部ＬＦｆ、およびリード３０の切断方法には、切断治具を被切断箇所に押し付けることによりせん断する、加工方法（プレス加工）を用いることができる。本工程は、めっき工程の後に行うので、本工程で切断されることにより新たに形成された側面は、めっき膜（図６に示す金属膜２２、３２）から露出している。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図３に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷され、あるいは図示しない実装基板に実装される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態や上記実施の形態内で説明した変形例のみに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下では、代表的な変形例について説明する。
＜変形例１＞
図９および図１０を用いて説明したように、接合面ＳＥｔ１の露出面積を小さくした場合、ワイヤボンド工程においてワイヤの接合位置の位置ずれに対するマージンが小さくなる。このため、ワイヤボンド工程では、ワイヤ１２Ｓ１の接合部１２Ｂ１、１２Ｂ２と接合面ＳＥｔ１との位置関係を目視あるいはイメージセンサ等を用いて確認し、確認結果に基づいてワイヤボンド位置の微調整を行うことが好ましい。また、ワイヤ１２Ｓ１の接合部１２Ｂ１、１２Ｂ２と接合面ＳＥｔ１との位置関係を確認する場合、接合部１２Ｂ１、１２Ｂ２の近傍に位置ずれの程度を把握可能なマークがあれば、容易に微調整を実施できる。本変形例では、図９に示す接合面ＳＥｔ１の一部分に位置ずれの程度を把握するマークを形成した構造例について説明する。図２１は、図９に対する変形例を示す拡大平面図である。また、図２２および図２３は、図２１に示す接合面にワイヤを接合した状態例を示す拡大平面図である。
図２１に示す変形例の場合、接合面ＳＥｔ１の領域ＳＥＲ１は、開口部１３Ｈ１の辺ＨＳ１においてＸ方向に沿って突出する突出部ＨＳＭ１と、開口部１３Ｈ１の辺ＨＳ２においてＸ方向に沿って突出する突出部ＨＳＭ２と、を有している。また、接合面ＳＥｔ１の領域ＳＥＲ２は、開口部１３Ｈ１の辺ＨＳ１においてＸ方向に沿って突出する突出部ＨＳＭ３と、開口部１３Ｈ１の辺ＨＳ２においてＸ方向に沿って突出する突出部ＨＳＭ４と、を有している。
突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４のそれぞれは、接合面ＳＥｔ１の面内から絶縁膜１３（図７参照）に向かって突出している。また、突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４のそれぞれは、上記したワイヤボンド工程において、ワイヤ１２Ｓ１の接合位置の位置ずれの程度を確認する際に参照するマークである。詳しくは、ワイヤボンド工程では、Ｘ方向における突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、またはＨＳＭ４の長さ（幅）ＷＲＰを参照して、図１０に示すワイヤ１２Ｓ１の接合部１２Ｂ１または接合部１２Ｂ２の位置のずれ量を確認する。図２１に示す突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、またはＨＳＭ４のＸ方向における長さ（幅）ＷＲＰの値は互いに等しく、例えば５０μｍである。この５０μｍという値は、ワイヤボンド工程において許容される位置ずれ量の上限値である。
また、平面視において、Ｙ方向における突出部ＨＳＭ１の長さＬＭ１およびＹ方向における突出部ＨＳＭ２の長さＬＭ２のそれぞれは、Ｙ方向における領域ＳＥＲ１の長さより短い。言い換えれば、突出部ＨＳＭ１は、領域ＳＥＲ１の辺ＨＳ１の一部分に形成されている。また、突出部ＨＳＭ２は、領域ＳＥＲ１の辺ＨＳ２の一部分に形成されている。また、Ｙ方向における突出部ＨＳＭ３の長さＬＭ３およびＹ方向における突出部ＨＳＭ４の長さＬＭ４のそれぞれは、Ｙ方向における領域ＳＥＲ２の長さより短い。突出部ＨＳＭ１が領域ＳＥＲ１の一部分に形成されているので、図２２および図２３に示すように、辺ＨＳ１と接合部１２Ｂ１との離間距離ＧＰ１と突出部ＨＳＭ１のＸ方向の長さＷＲＰとを比較することができる。突出部ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４についても同様である。
本変形例のように、接合面ＳＥｔ１の領域ＳＥＲ１に位置ずれ量の目安となるマークが形成されている場合、図２２および図２３に示すように、接合部１２Ｂ１の位置が接合面ＳＥｔ１の領域ＳＥＲ１の所定位置に対してずれていた場合に、ずれ量を容易に確認できる。例えば、図２２に示すように、接合部１２Ｂ１が開口部１３Ｈ１の辺ＨＳ１側に寄っている場合、辺ＨＳ１と接合部１２Ｂ１との離間距離ＧＰ１と突出部ＨＳＭ１のＸ方向の長さＷＲＰとを比較すると、許容値に対するずれ量の程度を容易に確認できる。
また、図２３に示すように、接合部１２Ｂ１が開口部１３Ｈ１の辺ＨＳ２側に寄っている場合は、辺ＨＳ２と接合部１２Ｂ１との離間距離ＧＰ２と突出部ＨＳＭ２のＸ方向の長さＷＲＰとを比較すると、許容値に対するずれ量の程度を容易に確認できる。図２１に示すように、辺ＨＳ１と辺ＨＳ２の両側に突出部ＨＳＭ１、ＨＳＭ２が形成されている場合、高精度で、ずれ量を把握することができる。
ただし、図２３に示すように、接合部１２Ｂ１が開口部１３Ｈ１の辺ＨＳ２側に寄っている場合にも、辺ＨＳ１と接合部１２Ｂ１との離間距離ＧＰ１と突出部ＨＳＭ１のＸ方向の長さＷＲＰとを比較しても良い。この場合でも、接合部１２Ｂ１の位置ずれの程度を把握することはできる。
また、図２１に示す例では、接合面ＳＥｔ１の領域ＳＥＲ２には、突出部ＨＳＭ３および突出部ＨＳＭ４が形成されている。図１０に示すように、ワイヤ１２Ｓ１の接合部１２Ｂ１、ループ部１２Ｌ１、および接合部１２Ｂ２のそれぞれは、Ｙ方向に沿って直線的に配置される。このため、図２１に示す突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４のうち、少なくともいずれか一つが形成されていれば、ずれ量の把握は可能である。しかし、図２１に示すように、領域ＳＥＲ１と領域ＳＥＲ２のそれぞれに突出部が形成されていれば、図１０に示すワイヤ１２Ｓ１の延在方向の角度がＹ方向に対して傾斜していた場合に、その傾斜角度の程度を把握し易い。
また、図２１に示す突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４の長さＷＲＰは、ワイヤボンド工程における許容範囲の設定値に応じて変更可能であるが、この値が極端に大きくなると、突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、またはＨＳＭ４が上記した剥離の起点になる場合がある。したがって、長さＷＲＰは、剥離が発生しない程度に小さいことが好ましい。図２１に示す例では、長さＷＲＰは、５０μｍであって、長さＬＭ１、ＬＭ２、ＬＭ３およびＬＭ４のそれぞれより短い。長さＬＭ１、ＬＭ２、ＬＭ３およびＬＭ４は例えば２００μｍ程度である。また、長さＷＲＰは、図２２および図２３に示す離間距離ＧＰ１および離間距離ＧＰ２のうち、いずれか大きい方の値よりも小さいことが好ましい。例えば図２２および図２３に示す例の場合、離間距離ＧＰ１と離間距離ＧＰ２の合計値は１００μｍなので、長さＷＲＰが５０μｍであれば、離間距離ＧＰ１が５０μｍである場合を除き、上記した条件を満たす。
また、図２１〜図２３では、ワイヤ１２Ｓ１（図２２参照）の接合部１２Ｂ１の近傍に位置ずれ量を把握するためのマークを配置した例について説明したが、マークは、図９に示す領域ＳＥＲ３に形成されていても良い。図２４は、図２１に対する変形例を示す拡大平面図である。図２５は、図２４に示す接合面にワイヤを接合した状態例を示す拡大平面図である。
図２４に示す変形例の場合、接合面ＳＥｔ１の領域ＳＥＲ３は、開口部１３Ｈ１の辺ＨＳ１においてＸ方向に沿って領域ＳＥＲ３に向かって窪む、窪み部ＨＳＭ５と、開口部１３Ｈ１の辺ＨＳ２においてＸ方向に沿って領域ＳＥＲ３に向かって窪む、窪み部ＨＳＭ６と、を有している。
窪み部ＨＳＭ５およびＨＳＭ６のそれぞれは、接合面ＳＥｔ１の領域ＳＥＲ３に食い込むように窪んでいる。また、窪み部ＨＳＭ５およびＨＳＭ６のそれぞれは、上記したワイヤボンド工程において、ワイヤ１２Ｓ１の接合位置の位置ずれの程度を確認する際に参照するマークである。詳しくは、ワイヤボンド工程では、Ｘ方向における窪み部ＨＳＭ５およびＨＳＭ６の長さ（幅）ＷＲＰと、図１０に示すワイヤ１２Ｓ１のループ部１２Ｌ１の位置関係を確認することにより、位置のずれ量を確認する。図２１に示す窪み部ＨＳＭ５およびＨＳＭ６のＸ方向における長さ（幅）ＷＲＰの値は互いに等しく、例えば５０μｍである。この５０μｍという値は、上記したようにワイヤボンド工程において許容される位置ずれ量の上限値である。
また、平面視において、Ｙ方向における窪み部ＨＳＭ５の長さＬＭ５および窪み部ＨＳＭ６の長さＬＭ６のそれぞれは、Ｘ方向における領域ＳＥＲ３の長さより短い。言い換えれば、窪み部ＨＳＭ５は、領域ＳＥＲ３の辺ＨＳ１の一部分に形成されている。また、窪み部ＨＳＭ６は、領域ＳＥＲ３の辺ＨＳ２の一部分に形成されている。窪み部ＨＳＭ５が領域ＳＥＲ３の一部分に形成されているので、図２５に示すように、平面視において、窪み部ＨＳＭ５のうちループ部１２Ｌ１から露出する部分のＸ方向における長さＧＰ３を容易に把握することができる。
本変形例のように、接合面ＳＥｔ１の領域ＳＥＲ３に位置ずれ量の目安となるマークが形成されている場合、図２５に示すように、ループ部１２Ｌ１の位置が接合面ＳＥｔ１の領域ＳＥＲ３の所定位置に対してずれていた場合に、ずれ量を容易に確認できる。また、上記したように図１０に示すワイヤ１２Ｓ１の接合部１２Ｂ１、ループ部１２Ｌ１、および接合部１２Ｂ２のそれぞれは、Ｙ方向に沿って直線的に配置される。このため、ループ部１２Ｌ１における、ずれ量が把握できれば、接合部１２Ｂ１、１２Ｂ２における、ずれ量を推測することができる。
また、図２１に示す例では、突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４が形成されない場合と比較して、開口部１３Ｈ１の開口面積が大きくなる。このため、例えば図７に示すように、互いに隣り合う開口部１３Ｈ１と開口部１３Ｈ２の離間距離が小さい場合、開口部１３Ｈ１と開口部１３Ｈ２のそれぞれに形成された突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４が互いに連通しないようにレイアウトを考慮する必要がある。
一方、図２４に示す例の場合、窪み部ＨＳＭ５およびＨＳＭ６が形成されていない例と比較して、開口部１３Ｈ１の開口面積は小さくなる。したがって、図７に示すように、互いに隣り合う開口部１３Ｈ１と開口部１３Ｈ２の離間距離が小さい場合であっても、レイアウトの自由度は高い。
なお、図２５に示すように、ワイヤ１２Ｓ１の位置が、開口部１３Ｈ１の辺ＨＳ２側に寄っている場合、辺ＨＳ２に設けられた窪み部ＨＳＭ６は視認できなくなる。反対に、ワイヤ１２Ｓ１の位置が、開口部１３Ｈ１の辺ＨＳ１側に寄っている場合、辺ＨＳ１に設けられた窪み部ＨＳＭ５は視認できなくなる。したがって、ワイヤ１２Ｓ１の位置が辺ＨＳ１およびＨＳ２のうち、どちら側に寄っている場合でも、ずれ量を把握する観点からは、図２４に示すように、辺ＨＳ１および辺ＨＳ２の両方に窪み部が形成されていることが好ましい。
また、図２４に示す例では、図２１を用いて説明した突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４は形成されていない。しかし変形例として、図２５に示す窪み部ＨＳＭ５、ＨＳＭ６に加えて、図２１に示す突出部ＨＳＭ１、ＨＳＭ２、ＨＳＭ３、およびＨＳＭ４のうちの一つ以上が形成されていても良い。
＜変形例２＞
また、上記実施の形態では、図９に示すように、開口部１３Ｈ１の辺ＨＳ１および辺ＨＳ２の両方にくびれ部が形成された実施態様を取り上げて説明した。しかし、変形例としては、図２６に示すように、辺ＨＳ１および辺ＨＳ２のうちいずれか一方にくびれ部が形成されていても良い。図２６は、図１３に対する変形例を示す拡大平面図である。
図２６に示す接合面ＳＥｔ１は、開口部１３Ｈ１の辺ＨＳ２側に図１３に示す部分ＨＳＰ２３が無く、辺ＨＳ２が直線的に延びている点で、図１３に示す接合面ＳＥｔ１と相違する。
図２６に示す変形例の場合であっても、ワイヤ１２Ｓ１の接合位置が辺ＨＳ２側に寄っている場合、辺ＨＳ２とワイヤ１２Ｓ１のループ部１２Ｌ１の間の幅ＷＲ４の値は、１００μｍ未満になる。一方、図示は省略するが、ワイヤ１２Ｓ１の接合位置が辺ＨＳ１側に寄っている場合、幅ＷＲ４の値は１５０μｍになる場合がある。
ただし、図５に示すように、複数のワイヤ１２Ｓは互いに隣り合って配列されているが、図７に示すように、ワイヤ１２Ｓ１は配列の端部に配置されている。また、開口部１３Ｈ１の辺ＨＳ２側には、ワイヤ１２Ｓは配置されていない。このため、図２６に示す例において、図１２に示す検討例において、幅ＷＲ３の値が１５０μｍになった場合と比較すると、幅ＷＲ３の値が１５０μｍになった場合には剥離は発生し難い。
このように、接合面（開口部）が互いに隣り合うように配列されている場合、配列の端部に配置される接合面の場合には、辺ＨＳ１および辺ＨＳ２のうちの一方にくびれ部を設ける場合もある。
＜変形例３＞
また、上記実施の形態では、例えば図８に示すように、一つのソース電極パッドＳＥの複数の部分が絶縁膜１３に設けられた複数の開口部１３Ｈ１において露出している実施態様について説明した。しかし、図８に示す接合面ＳＥｔ１が、絶縁膜１３に覆われた第１のソース電極パッド（電極、ソース電極）ＳＥ１の一部であり、接合面ＳＥｔ２が、絶縁膜１３に覆われた第２のソース電極パッド（電極、ソース電極）ＳＥ２の一部であっても良い。
＜変形例４＞
また、上記実施の形態では、例えば図７に示すように、接合面ＳＥｔ１と接合面ＳＥｔ２の形状が長方形である場合について説明した。しかし、接合面ＳＥｔ１と接合面ＳＥｔ２の形状は長方形には限定されず、例えば、多角形や円形（楕円形を含む）など種々の変形例がある。
＜変形例５＞
また、図示は省略するが、図７に対する他の変形例として、ワイヤ１２Ｓ１が、三箇所以上で一つの接合面ＳＥｔ１に接合されていても良い。この場合、ワイヤ１２Ｓ１と接合面ＳＥｔ１の接合面積が増えるので、ワイヤ１２Ｓ１を介する導電経路のインピーダンスを低減できる。ワイヤ１２Ｓ２についても同様である。
ただし、ワイヤ１２Ｓ１と接合面ＳＥｔ１の接合箇所数が多い場合、接合面ＳＥｔ１のＹ方向の長さ（例えば図７に示す例では、辺ＨＳ１および辺ＨＳ２の長さ）が長くなる。この場合、封止体４０（図２０参照）とソース電極パッドＳＥの線膨張係数差に起因する応力が、接合面ＳＥｔ１のうち、Ｙ方向における両端部（図７に示す辺ＨＳ３の近傍および辺ＨＳ４の近傍）において、特に大きくなる。このため、Ｙ方向におけるソース電極パッドＳＥの長さを短くする観点からは、図７に示すように、ワイヤ１２Ｓ１が、二箇所で一つの接合面ＳＥｔ１に接合されている態様が特に好ましい。
＜変形例６＞
また、上記実施の形態では、パワー半導体装置が備えるパワートランジスタの例として、ＭＯＳＦＥＴを例示したが、種々の変形例を適用できる。例えば、ＭＯＳＦＥＴに代えて、ＩＧＢＴを備えていても良い。この場合、上記実施の形態で説明したＭＯＳＦＥＴのドレインをＩＧＢＴのコレクタと読み替え、ＭＯＳＦＥＴのソースをＩＧＢＴのエミッタと読み替えて適用できる。また、ＩＧＢＴを利用する場合、負荷電流の流れ方向を制御するダイオード（ＦＷＤ，Free Wheeling Diode）チップがＩＧＢＴチップとは別に搭載される場合が多い。このため、図５に示すダイパッド２０上には、ＩＧＢＴチップおよびＦＷＤチップが搭載される。
また、上記実施の形態では、環境温度や温度サイクル負荷耐性に関し、過酷な条件が要求されやすい半導体装置の例として、パワー半導体装置を取り上げて説明した。しかし、パワー半導体装置以外の半導体装置（例えば、制御系の半導体装置や通信系の半導体装置）などの場合でも、環境温度や温度サイクル負荷耐性に関する要求仕様が高い場合には、上記実施の形態または変形例で説明した技術を適用することにより、これらに関する性能を向上させることができる。また、パワー半導体装置以外の半導体装置では、ワイヤとして金（Ａｕ）ワイヤを用いられ、ワイヤボンディング方式としてボールボンディング方式を用いられる場合が多い。
＜変形例７＞
また、上記実施の形態では、例えば図７に示す半導体チップ１０のように、接合面ＳＥｔ１および接合面ＳＥｔ２の配列方向であるＸ方向と、接合面ＳＥｔ１および接合面ＳＥｔ２の延在方向であるＹ方向とが半導体チップ１０の表面１０ｔの外縁の各辺に沿って延びている実施態様について説明した。しかし、上記した各構成は、Ｘ方向およびＹ方向のそれぞれが半導体チップ１０の表面１０ｔの外縁の各辺に対して、直交以外の角度で交差している場合にも適用可能である。
＜変形例８＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。また、各変形例の一部分を抽出して組み合わせても良い。
１０ 半導体チップ
１０ｂ 裏面（面、主面、下面）
１０ｓ 側面（面）
１０ｔ 表面（面、主面、上面）
１１ ダイボンド材（接着材）
１２、１２Ｇ、１２Ｓ，１２Ｓ１，１２Ｓ２ ワイヤ（金属ワイヤ、導電性部材、金属線）
１２Ｂ１，１２Ｂ２，１２Ｂ３ 接合部（接続部、ステッチ部）
１２Ｌ１，１２Ｌ２ ループ部（中間部、延在部）
１３ 絶縁膜（保護膜）
１３Ｈ１，１３Ｈ２，１３Ｈ３，１３Ｈ４，１３Ｈ５ 開口部
２０ ダイパッド（金属板、チップ搭載部、放熱板）
２０ｂ 下面（面、主面、裏面、露出面、実装面）
２０ｓ，２０ｓ１，２０ｓ２ 側面
２０ｔ 上面（面、主面、表面、チップ搭載面）
２１，３１ 基材
２２，３２ 金属膜（めっき膜）
３０，３０Ｄ，３０Ｇ，３０Ｓ リード（端子）
３０ｂ 下面（面）
３０Ｍ インナ部（インナリード部、被封止部）
３０ｓ 側面
３０ｔ 上面（面、ワイヤボンディング面）
３０Ｗ ワイヤ接合部（（リードポスト、パッド、ボンディングパッド、ワイヤ接続部、接合部）
３０Ｘ アウタ部（アウタリード部、露出部）
４０ 封止体（樹脂封止体、樹脂体、モールド樹脂）
４０ｂ 下面（実装面）
４０ｓ 側面
４０ｔ 上面
６２ 成形金型
６２Ｂ 下型（第２金型）
６２Ｃ キャビティ
６２Ｔ 上型（第１金型）
ＣＨ チャネル形成領域
Ｄ ドレイン
ＤＥ ドレイン電極（電極）
ＥＰ エピタキシャル層
Ｇ ゲート電極
ＧＥ ゲート電極パッド（電極、ゲート電極）
ＧＥｔ，ＳＥｔ１，ＳＥｔ２，ＳＥｔ３，ＳＥｔ４，ＳＥｔＨ 接合面（露出面、接合部）
ＧＩ ゲート絶縁膜
ＧＰ１，ＧＰ２ 離間距離
ＧＰ３ 長さ
ＧＷ 配線（ゲート配線）
ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４ 辺（部分）
ＨＳＭ１，ＨＳＭ２，ＨＳＭ３，ＨＳＭ４ 突出部
ＨＳＭ５，ＨＳＭ６ 窪み部
ＨＳＰ１，ＨＳＰ２，ＨＳＰ３，ＨＳＰ４，ＨＳＰ５，ＨＳＰ２１，ＨＳＰ２２，ＨＳＰ２３，ＨＳＰ２４，ＨＳＰ２５ 部分
ＨＳＭ１，ＨＳＭ２，ＨＳＭ３，ＨＳＭ４ 突出部
ＨＳＭ５，ＨＳＭ６ 窪み部
ＨＳＰ１，ＨＳＰ２，ＨＳＰ３，ＨＳＰ４，ＨＳＰ５，ＨＳＰ２１，ＨＳＰ２２，ＨＳＰ２３，ＨＳＰ２４，ＨＳＰ２５ 部分
ＨＴ１ ループ高さ
ＬＥ１ ループ長さ
ＬＥ２ 長さ
ＬＦ リードフレーム
ＬＦｄ デバイス形成部
ＬＦｆ 枠部（フレーム部）
ＬＦｔ タイバー
ＬＭ１，ＬＭ２，ＬＭ３，ＬＭ４，ＬＭ５，ＬＭ６ 長さ
ＰＫＧ１ 半導体装置
ＰＲＭ プローブ痕
Ｑ１ トランジスタ
Ｓ ソース
ＳＥ ソース電極パッド（電極、ソース電極）
ＳＲ ソース領域
ＳＷ 配線（ソース配線）
ＴＲ１ トレンチ（開口部、溝）
ＶＬ１，ＶＬ２ 延長線（仮想線）
ＷＣ１，ＷＣ２，ＷＨ１，ＷＨ２，ＷＨ３，ＷＨ４，ＷＨ５，ＷＲ１，ＷＲ２，ＷＲ３，ＷＲ４，ＷＲ５，ＷＲ６，ＷＲＰ，ＷＷ１，ＷＷ２ 幅（長さ、太さ）
ＷＨ 半導体基板
ＷＨｔ 主面
ＷＳ１，ＷＳ２ 距離

Claims (20)

  1. 第１接合面を有する電極パッドと、前記電極パッドの前記第１接合面を露出する第１開口部を備えた絶縁膜と、を有する半導体チップと、
    前記電極パッドの前記第１接合面と接合される第１ワイヤと、
    前記電極パッドの前記第１接合面に接触するように、前記半導体チップと、前記第１ワイヤを封止する封止体と、を有し、
    前記第１接合面は、金属から成り、
    前記封止体は、絶縁材料から成り、
    平面視において、前記第１接合面は、第１領域、第２領域、および前記第１領域と前記第２領域との間にある第３領域、を有し、
    前記第１ワイヤは、前記第１接合面の前記第１領域に接合される第１接合部、前記第１接合面の前記第２領域に接合される第２接合部、および、前記第１接合部と前記第２接合部の間に位置する第１中間部を有し、
    平面視において前記第１中間部は第１方向に沿って延在し、かつ、前記第１中間部と前記第３領域とは互いに離間し、
    平面視において、前記第１方向に直交する第２方向における前記第１領域の幅と、前記第２方向における前記第２領域の幅は、前記第２方向における前記第３領域の幅よりも大きい、半導体装置。
  2. 請求項１において、
    前記第１開口部は、前記第２方向において前記第１開口部の一方の端部にあり、かつ、前記第１方向に延在する第１辺と、前記第１辺の反対側の端部にあり、かつ、前記第１方向に延在する第２辺と、を有し、
    前記第１辺は、前記第１領域と前記第３領域の間、および前記第２領域と前記第３領域の間においてそれぞれ屈曲し、
    前記第２辺は、前記第１領域と前記第３領域の間、および前記第２領域と前記第３領域の間においてそれぞれ屈曲する、半導体装置。
  3. 請求項１において、
    平面視において、前記第２方向における前記第３領域の幅は、前記第２方向における前記第１ワイヤの前記第１中間部の幅以下である、半導体装置。
  4. 請求項１において、
    前記第２方向において、前記第１ワイヤの隣には第２ワイヤが配置され、
    前記第２方向における前記第１ワイヤと前記第２ワイヤとの離間距離は、前記第１ワイヤの線径より小さい、半導体装置。
  5. 請求項１において、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
    前記第１辺は、平面視において、前記第１領域に沿って延在する第１部分と、前記第２領域に沿って延在する第２部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第３領域に沿って延在する第３部分と、を有し、
    前記第１辺の前記第１部分の延長線と前記第３部分との間の幅は、前記第１辺の前記第３部分と前記第１ワイヤの前記第１中間部との間の幅より大きい、半導体装置。
  6. 請求項１において、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
    前記第１辺は、平面視において、前記第１領域に沿って延在する第１部分と、前記第２領域に沿って延在する第２部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第３領域に沿って延在する第３部分と、を有し、
    前記第２辺は、平面視において、前記第１領域に沿って延在する第４部分と、前記第２領域に沿って延在する第５部分と、前記第４部分と前記第５部分との間に位置し、かつ、前記第３領域に沿って延在する第６部分と、を有し、
    前記第１辺の前記第３部分は、前記第１部分の延長線と前記第２辺との間にあり、
    前記第２辺の前記第６部分は、前記第４部分の延長線と前記第１辺との間にある、半導体装置。
  7. 請求項１において、
    前記第１接合面の前記第１領域は、前記第２方向に沿って突出する第１突出部を有し、
    平面視において、前記第１方向における前記第１突出部の長さは、前記第１方向における前記第１領域の長さより短い、半導体装置。
  8. 請求項７において、
    平面視において、前記第２方向における前記第１突出部の長さは、前記第１方向における前記第１突出部の長さより短い、半導体装置。
  9. 請求項１において、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
    前記第１接合面の前記第１領域は、前記第１開口部の前記第１辺において前記第２方向に沿って突出する第１突出部と、前記第１開口部の前記第２辺において前記第２方向に沿って突出する第２突出部と、を有し、
    平面視において、前記第１方向における前記第１突出部の長さおよび前記第１方向における前記第２突出部の長さのそれぞれは、前記第１方向における前記第１領域の長さより短い、半導体装置。
  10. 請求項９において、
    前記第１接合面の前記第２領域は、前記第１開口部の前記第１辺において前記第２方向に沿って突出する第３突出部と、前記第１開口部の前記第２辺において前記第２方向に沿って突出する第４突出部と、を有し、
    平面視において、前記第１方向における前記第３突出部の長さおよび前記第１方向における前記第４突出部の長さのそれぞれは、前記第１方向における前記第２領域の長さより短い、半導体装置。
  11. 請求項１において、
    前記第１接合面の前記第３領域は、前記第２方向に沿って前記第３領域に向かって窪む第１窪み部を有し、
    平面視において、前記第１方向における前記第１窪み部の長さは、前記第１方向における前記第３領域の長さより短い、半導体装置。
  12. 請求項１において、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、を有し、
    前記第１接合面の前記第３領域は、前記第１開口部の前記第１辺において前記第２方向に沿って前記第２辺に向かって窪む第１窪み部と、前記第１開口部の前記第２辺において前記第２方向に沿って前記第２辺に向かって窪む第２窪み部と、を有し、
    平面視において、前記第１方向における前記第１窪み部の長さおよび前記第２窪み部の長さのそれぞれは、前記第１方向における前記第３領域の長さより短い、半導体装置。
  13. 請求項１において、
    前記第３領域は、試験用の端子が食い込んだ痕跡を有している、半導体装置。
  14. 第１接合面を有する電極パッドと、前記電極パッドの前記第１接合面を露出する第１開口部を備えた絶縁膜と、を有する半導体チップと、
    前記電極パッドの前記第１接合面と接合される第１ワイヤと、
    前記電極パッドの前記第１接合面に接触するように、前記半導体チップと、前記第１ワイヤを封止する封止体と、を有し、
    前記第１接合面は、金属から成り、
    前記封止体は、絶縁材料から成り、
    前記第１ワイヤは、前記第１接合面に接合される第１接合部、前記第１接合面に接合される第２接合部、および、前記第１接合部と前記第２接合部の間に位置する第１中間部を有し、
    平面視において前記第１中間部は第１方向に沿って延在し、かつ、前記第１中間部と前記第１接合面とは互いに離間し、
    平面視において、前記第１開口部は、前記第１方向に沿って延在する第１辺、および前記第１辺の反対側の第２辺と、前記第１方向に直交する第２方向に沿って延在する第３辺と、前記第３辺の反対側の第４辺と、を有し、
    前記第１辺は、平面視において、前記第１方向に沿って延在する第１部分と、前記第１方向に沿って延在する第２部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第１方向に沿って延在する第３部分と、を有し、
    平面視の前記第２方向において、前記第１接合部は、前記第１辺の前記第１部分と前記第２辺との間に位置し、
    平面視の前記第２方向において、前記第２接合部は、前記第１辺の前記第２部分と前記第２辺との間に位置し、
    平面視の前記第２方向において、前記第１中間部は、前記第１辺の前記第３部分と前記第２辺との間に位置し、
    平面視において、前記第１辺の前記第１部分から前記第２辺までの前記第２方向における長さ、および前記第１辺の前記第２部分から前記第２辺までの前記第２方向における長さ、のそれぞれは、前記第３部分から前記第２辺までの前記第２方向における長さより大きい、半導体装置。
  15. 請求項１４において、
    前記第２辺は、平面視において、前記第１方向に沿って延在する第４部分と、前記第１方向に沿って延在する第５部分と、前記第１部分と前記第２部分との間に位置し、かつ、前記第１方向に沿って延在する第６部分と、を有し、
    前記第１辺の前記第３部分は、前記第１部分の延長線と前記第２辺との間にあり、
    前記第２辺の前記第６部分は、前記第４部分の延長線と前記第１辺との間にある、半導体装置。
  16. 請求項１４において、
    前記第１接合面のうち、前記第１ワイヤの前記第１中間部と重畳する領域は、試験用の端子が食い込んだ痕跡を有している、半導体装置。
  17. 以下の工程を有する半導体装置の製造方法：
    （ａ）第１表面と、前記第１表面の反対側の第１裏面と、第１接合面を有する電極パッドと、前記第１表面を持ち、前記電極パッドの前記第１接合面を露出する第１開口部を備えた絶縁膜と、を有する半導体チップを準備する工程と、
    （ｂ）前記半導体チップが固定されるチップ搭載部と、前記チップ搭載部と離間する第１リードと、を有するリードフレームを準備する工程と、
    （ｃ）前記（ａ）工程と、前記（ｂ）工程の後、前記半導体チップの前記第１裏面と前記チップ搭載部とが向い合うように前記半導体チップを前記チップ搭載部に搭載する工程と、
    （ｄ）前記（ｃ）工程の後、前記半導体チップの前記第１接合面に第１ワイヤを接合する工程と、
    （ｅ）前記（ｄ）工程の後、前記電極パッドの前記第１接合面に接触するように、前記半導体チップと、前記第１ワイヤを、絶縁材料で封止する工程と、を有し、
    前記第１接合面は、金属から成り、
    平面視において、前記第１接合面は、第１領域、第２領域、および前記第１領域と前記第２領域との間にある第３領域、を有し、
    前記（ｄ）工程には、
    （ｄ１）前記第１ワイヤの第１接合部を前記第１接合面の前記第１領域に接合する工程と、
    （ｄ２）前記（ｄ１）工程の後、前記第１接合部に連結され、かつ、第１方向に沿って延びる前記第１ワイヤの第１中間部を、前記第１接合面の前記第３領域を跨ぐように成形する工程と、
    （ｄ３）前記（ｄ２）工程の後、前記第１ワイヤの前記第１中間部に連結される前記第１ワイヤの第２接合部を前記第１接合面の前記第２領域に接合する工程と、
    が含まれ、
    前記第１ワイヤの前記第１中間部と前記第３領域とは互いに離間し、
    平面視において、前記第１方向に直交する第２方向における前記第１領域の幅と、前記第２方向における前記第２領域の幅は、前記第２方向における前記第３領域の幅よりも大きい、半導体装置の製造方法。
  18. 請求項１７において、
    前記第１接合面の前記第１領域は、前記第２方向に沿って突出する第１突出部を有し、
    平面視において、前記第１方向における前記第１突出部の長さは、前記第１方向における前記第１領域の長さより短く、
    前記（ｄ）工程には、
    （ｄ４）前記（ｄ１）工程の後、前記第１ワイヤと前記第１接合面との位置関係を確認し、前記確認した結果に基づいてワイヤボンディング位置を調整する工程が含まれ、
    前記（ｄ４）工程では、前記第２方向における前記第１突出部の長さを参照して、前記第１ワイヤの前記第１接合部の位置のずれ量を確認する、半導体装置の製造方法。
  19. 請求項１７において、
    前記第１接合面の前記第３領域は、前記第２方向に沿って前記第３領域に向かって窪む第１窪み部を有し、
    平面視において、前記第１方向における前記第１窪み部の長さは、前記第１方向における前記第３領域の長さより短く、
    前記（ｄ）工程には、
    （ｄ４）前記（ｄ１）工程の後、前記第１ワイヤと前記第１接合面との位置関係を確認し、前記確認した結果に基づいてワイヤボンディング位置を調整する工程が含まれ、
    前記（ｄ４）工程では、前記第２方向における前記第１窪み部の長さと、前記第１ワイヤの前記第１中間部の位置関係を確認する、半導体装置の製造方法。
  20. 請求項１７において、
    前記（ａ）工程には、前記第３領域に試験用の端子を接触させる工程が含まれる、半導体装置の製造方法。
JP2017087869A 2017-04-27 2017-04-27 半導体装置およびその製造方法 Active JP6901902B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2017087869A JP6901902B2 (ja) 2017-04-27 2017-04-27 半導体装置およびその製造方法
TW106146132A TWI745516B (zh) 2017-04-27 2017-12-28 半導體裝置及其製造方法
CN201820371520.7U CN207938601U (zh) 2017-04-27 2018-03-19 半导体器件
CN201810226534.4A CN108807323A (zh) 2017-04-27 2018-03-19 半导体器件及其制造方法
US15/934,310 US10515877B2 (en) 2017-04-27 2018-03-23 Semiconductor device and method of manufacturing the same
EP18166322.0A EP3396709A1 (en) 2017-04-27 2018-04-09 Semiconductor device and manufacturing method thereof
KR1020180047230A KR102481304B1 (ko) 2017-04-27 2018-04-24 반도체 장치 및 그 제조 방법
US16/684,897 US10777490B2 (en) 2017-04-27 2019-11-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017087869A JP6901902B2 (ja) 2017-04-27 2017-04-27 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2018186207A JP2018186207A (ja) 2018-11-22
JP2018186207A5 JP2018186207A5 (ja) 2019-12-05
JP6901902B2 true JP6901902B2 (ja) 2021-07-14

Family

ID=61952580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017087869A Active JP6901902B2 (ja) 2017-04-27 2017-04-27 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US10515877B2 (ja)
EP (1) EP3396709A1 (ja)
JP (1) JP6901902B2 (ja)
KR (1) KR102481304B1 (ja)
CN (2) CN108807323A (ja)
TW (1) TWI745516B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7299751B2 (ja) * 2019-05-14 2023-06-28 ローム株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290747A (ja) 1985-06-19 1986-12-20 Hitachi Ltd 電子回路装置
JP2621420B2 (ja) * 1988-09-28 1997-06-18 日本電気株式会社 半導体装置のボンディングパッド
EP0882308B1 (de) 1996-11-11 2004-02-11 Infineon Technologies AG Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
JP3902342B2 (ja) 1998-10-08 2007-04-04 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
DE102005039940B4 (de) 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente
JP5148825B2 (ja) * 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US7443018B2 (en) 2005-11-09 2008-10-28 Stats Chippac Ltd. Integrated circuit package system including ribbon bond interconnect
JP4951276B2 (ja) * 2006-05-29 2012-06-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置
JP5176557B2 (ja) * 2007-03-19 2013-04-03 三菱電機株式会社 電極パターンおよびワイヤボンディング方法
JP2013016837A (ja) * 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
TW200933851A (en) * 2008-01-30 2009-08-01 Powertech Technology Inc COL semiconductor package
DE102008008853B4 (de) 2008-02-13 2010-05-06 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Bondverbindung
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
TW201103113A (en) * 2009-07-10 2011-01-16 Chipsip Technology Co Ltd Package structure with lead frame
JP2012195459A (ja) 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置
JP2013026361A (ja) * 2011-07-20 2013-02-04 Panasonic Corp 半導体装置及び半導体装置の製造方法
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
US20140001480A1 (en) * 2012-07-02 2014-01-02 Infineon Technologies Ag Lead Frame Packages and Methods of Formation Thereof
JP5870200B2 (ja) * 2012-09-24 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6303623B2 (ja) 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP6663340B2 (ja) * 2016-10-28 2020-03-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20200091046A1 (en) 2020-03-19
JP2018186207A (ja) 2018-11-22
KR20180120598A (ko) 2018-11-06
US10515877B2 (en) 2019-12-24
TW201839932A (zh) 2018-11-01
EP3396709A1 (en) 2018-10-31
TWI745516B (zh) 2021-11-11
US20180315684A1 (en) 2018-11-01
CN108807323A (zh) 2018-11-13
CN207938601U (zh) 2018-10-02
US10777490B2 (en) 2020-09-15
KR102481304B1 (ko) 2022-12-26

Similar Documents

Publication Publication Date Title
US9355941B2 (en) Semiconductor device with step portion having shear surfaces
JP5870200B2 (ja) 半導体装置の製造方法および半導体装置
JP5868043B2 (ja) 半導体装置
TW200522328A (en) Semiconductor device and manufacturing method thereof
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
US10504869B2 (en) Semiconductor device
US10910337B2 (en) Semiconductor device
JP5125975B2 (ja) 樹脂ケース製造方法
JP6901902B2 (ja) 半導体装置およびその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
US20240006275A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2013128040A (ja) 半導体装置
JP2016076730A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210618

R150 Certificate of patent or registration of utility model

Ref document number: 6901902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150