JP7299751B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7299751B2
JP7299751B2 JP2019091182A JP2019091182A JP7299751B2 JP 7299751 B2 JP7299751 B2 JP 7299751B2 JP 2019091182 A JP2019091182 A JP 2019091182A JP 2019091182 A JP2019091182 A JP 2019091182A JP 7299751 B2 JP7299751 B2 JP 7299751B2
Authority
JP
Japan
Prior art keywords
source
control
lead
drain
lead exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019091182A
Other languages
English (en)
Other versions
JP2020188104A (ja
Inventor
誠 平田
慎吾 松丸
智 名手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019091182A priority Critical patent/JP7299751B2/ja
Priority to US16/588,463 priority patent/US10957636B2/en
Publication of JP2020188104A publication Critical patent/JP2020188104A/ja
Application granted granted Critical
Publication of JP7299751B2 publication Critical patent/JP7299751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

特許法第３０条第２項適用 第３０条第２項適用、平成３１年３月２８日にローム株式会社がウェブサイトにて公開
本開示は、半導体装置に関する。
特許文献１には、スイッチング素子としてのＭＯＳＦＥＴを備えた半導体装置が開示されている。同文献に開示された半導体装置では、スイッチング素子を動作させるための複数のリードが、樹脂部から一方向に露出した構成となっている。
特開２０１７－５１６５号公報
スイッチング素子を備えた半導体装置では、高電圧化が求められる場合がある。高電圧化に対応するには、半導体装置が大型とならざるを得ないことが多い。
本開示は、上記した事情のもとで考え出されたものであって、高電圧化と小型化とを図ることが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、複数のリードと、ドレイン電極、ソース電極およびゲート電極を有するスイッチング素子と、前記スイッチング素子を制御する制御素子と、前記複数のリードの一部ずつ、前記スイッチング素子および前記制御素子を覆う樹脂部と、を備える半導体装置であって、前記複数のリードは、前記ドレイン電極に導通するドレインリードと、前記ソース電極に導通するソースリードと、前記制御素子に導通する１以上の制御リードと、を含み、前記ドレインリードが前記樹脂部から露出する部分であるドレインリード露出部と前記ソースリードが前記樹脂部から露出する部分であるソースリード露出部との第１方向における距離は、前記制御リードが前記樹脂部から露出する部分である制御リード露出部と前記ソースリード露出部とのうち隣り合うもの同士の距離よりも大きい。
本開示の半導体装置によれば、高電圧化と小型化とを図ることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態に係る半導体装置を示す斜視図である。 本開示の第１実施形態に係る半導体装置を示す正面図である。 本開示の第１実施形態に係る半導体装置を示す平面図である。 本開示の第１実施形態に係る半導体装置を示す底面図である。 本開示の第１実施形態に係る半導体装置を示す背面図である。 本開示の第１実施形態に係る半導体装置を示す左側面図である。 本開示の第１実施形態に係る半導体装置を示す右側面図である。 本開示の第１実施形態に係る半導体装置を示す要部正面図である。 本開示の第１実施形態に係る半導体装置を示す要部拡大正面図である。 図８のＸ－Ｘ線に沿う断面図である。 図８のＸＩ－ＸＩ線に沿う断面図である。 本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図８のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図２のＸＩＶ－ＸＩＶ線に沿う断面図である。 図２のＸＶ－ＸＶ線に沿う断面図である。 本開示の第２実施形態に係る半導体装置を示す底面図である。 本開示の第３実施形態に係る半導体装置を示す底面図である。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
＜第１実施形態＞
図１～図１５は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、複数のリード１，２，３，４、スイッチング素子５、制御素子６、絶縁層７および樹脂部８を備えている。半導体装置Ａ１の用途は特に限定されず、様々な電力変換等の機能を果たす半導体装置として用いられる。半導体装置Ａ１の用途の一例としては、たとえば産業機器向けのＡＣ／ＤＣコンバータが挙げられる。たとえば、１２００Ｖ程度の交流電力を、５Ｖ程度の直流電力に変換するＡＣ／ＤＣコンバータが挙げられる。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す正面図である。図３は、半導体装置Ａ１を示す平面図である。図４は、半導体装置Ａ１を示す底面図である。図５は、半導体装置Ａ１を示す背面図である。図６は、半導体装置Ａ１を示す左側面図である。図７は、半導体装置Ａ１を示す右側面図である。図８は、半導体装置Ａ１を示す要部正面図である。図９は、半導体装置Ａ１を示す要部拡大正面図である。図１０は、図８のＸ－Ｘ線に沿う断面図である。図１１は、図８のＸＩ－ＸＩ線に沿う断面図である。図１２は、半導体装置Ａ１を示す要部拡大断面図である。図１３は、図８のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図２のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５は、図２のＸＶ－ＸＶ線に沿う断面図である。これらの図において、ｘ方向は、本開示の第１方向に相当し、ｙ方向は、本開示の第２方向に相当し、ｚ方向は、本開示の第３方向に相当する。
複数のリード１，２，３，４は、スイッチング素子５および制御素子６を支持したり、スイッチング素子５および制御素子６を動作させるための導通経路を構成している。本実施形態においては、複数のリード１，２，３，４は、ドレインリード１、ソースリード２、１以上の制御リード３および制御リード４を含む。複数のリード１，２，３，４の材質は特に限定されず、金属等の導電性材料が適宜用いられる。複数のリード１，２，３，４の材質の一例としては、Ｃｕ、Ｆｅ、Ｎｉやこれらの合金が挙げられる。また、複数のリード１，２，３，４の表面の適所に、めっき層等を適宜設けてもよい。
＜ドレインリード１＞
ドレインリード１は、ダイボンディング部１１、連結部１２およびドレイン端子部１３を有する。ダイボンディング部１１は、スイッチング素子５や制御素子６がダイボンディングされる部位であり、比較的大きなｘ方向およびｙ方向に広がる平板状の部位である。図８に示すように、本実施形態では、ダイボンディング部１１は、主部１１１、第１延出部１１２および第２延出部１１３を有する。
主部１１１は、ダイボンディング部１１の大部分を占める部位であり、図示された例においては、略矩形状である。図示された例においては、主部１１１には、貫通孔１１７およびスリット１１８が形成されている。
貫通孔１１７は、主部１１１をｚ方向に貫通する孔である。貫通孔１１７の形状は特に限定されず、図示された例においては、円形状である。スリット１１８は、所定の形状の溝または貫通スリットである。図示された例においては、スリット１１８は、主部１１１をｚ方向に貫通する貫通スリットである。スリット１１８の形状は何ら限定されない。
第１延出部１１２および第２延出部１１３は、主部１１１からｙ方向一方側に延出している。第２延出部１１３は、主部１１１のｘ方向一方側部分から延出しており、第１延出部１１２は、主部１１１のｘ方向他方側部分から延出している。
図９に示すように、図示された例においては、ダイボンディング部１１は、曲線部１１４および屈曲線部１１６を有する。曲線部１１４は、主部１１１と第２延出部１１３との境界に位置しており、ｚ方向視において凹曲線状である。屈曲線部１１６は、主部１１１と第１延出部１１２との境界に位置しており、ｚ方向視において２つの曲線部分が繋がった部分である。
連結部１２は、ダイボンディング部１１とドレイン端子部１３とを連結する部位である。図示された例においては、連結部１２は、ダイボンディング部１１の第２延出部１１３に繋がっており、第２延出部１１３からｙ方向一方側に延びている。また、図１０に示すように、連結部１２は、ｙ方向において一方側に向かうほどｚ方向において一方側に位置するように傾斜している。
ドレイン端子部１３は、ワイヤボンディング部２１に繋がっており、連結部１２からｙ方向一方側に延びており、樹脂部８からｙ方向一方側に突出する部位である。本実施形態においては、ドレイン端子部１３は、ｙ方向に沿った形状である。
＜ソースリード２＞
ソースリード２は、ドレインリード１の連結部１２およびドレイン端子部１３に対してｘ方向他方側に離間して配置されており、ドレインリード１の主部１１１に対してｙ方向一方側に離間して配置されている。ソースリード２は、ワイヤボンディング部２１およびソース端子部２３を有する。
ワイヤボンディング部２１は、ワイヤ９１やワイヤ９３がボンディングされる部位である。図９に示すように、図示された例においては、ワイヤボンディング部２１は、第１延出部２１１および第２延出部２１２を有する。第１延出部２１１は、ｘ方向他方側に延出する部分である。第２延出部２１２は、ｘ方向一方側に延出する部分である。図示された例においては、第２延出部２１２のｘ方向の大きさが、第１延出部２１１のｘ方向の大きさよりも大きい。図１０および図１１から理解されるように、ワイヤボンディング部２１は、ダイボンディング部１１よりもｚ方向一方側に位置しており、ドレイン端子部１３とｚ方向の位置が略同じである。
図示された例においては、ワイヤボンディング部２１は、曲線部２１３、曲線部２１４、曲線部２１５および角部２１６を有する。曲線部２１３は、第１延出部２１１のｘ方向他方側端縁とｙ方向一方側の端縁を繋いでおり、ｚ方向視において凸曲線状である。曲線部２１４は、第２延出部２１２のｙ方向他方側端縁とｘ方向一方側端縁とを繋いでおり、ｚ方向視において凸曲線状である。また、曲線部２１４は、ｚ方向視においてドレインリード１の曲線部１１４と対向する位置に設けられている。曲線部２１５は、第２延出部２１２のｙ方向一方側端縁とｘ方向一方側端縁とを繋いでおり、ｚ方向視において凸曲線状である。
ソース端子部２３は、樹脂部８からｙ方向一方側に突出する部位である。本実施形態においては、図８および図１１に示すように、ソース端子部２３は、ソース基端部２３１、ソース先端部２３２およびソース連結部２３３を有する。ソース基端部２３１は、樹脂部８からｙ方向一方側に沿って延びる部分である。ソース先端部２３２は、ソース基端部２３１に対してｙ方向一方側であって、ｚ方向一方側に位置している。ソース先端部２３２は、ｙ方向に沿って延びている。ソース連結部２３３は、ソース基端部２３１およびソース先端部２３２を連結しており、ｙ方向およびｚ方向に対して傾斜している。
＜制御リード３＞
制御リード３は、ソースリード２に対してｘ方向他方側に離間して配置されており、ドレインリード１の主部１１１に対してｙ方向一方側に離間して配置されている。制御リード３の本数は特に限定されず、図示された例においては、３本の制御リード３が設けられている。３本の制御リード３は、ｘ方向に当ピッチで配置されている。制御リード３は、ｘ方向においてソースリード２を挟んでドレインリード１とは反対側に配置されている。制御リード３は、ワイヤボンディング部３１および制御端子部３３を有する。
ワイヤボンディング部３１は、ワイヤ９４がボンディングされる部位である。図示された例においては、ワイヤボンディング部３１は、制御素子６に向かって延びる形状部分を有する。図１０、図１１および図１３から理解されるように、ワイヤボンディング部３１は、ダイボンディング部１１よりもｚ方向一方側に位置しており、ドレイン端子部１３およびワイヤボンディング部２１とｚ方向の位置が略同じである。
制御端子部３３は、樹脂部８からｙ方向一方側に突出する部位である。本実施形態においては、図８および図１３に示すように、制御端子部３３は、制御基端部３３１、制御先端部３３２および制御連結部３３３を有する。制御基端部３３１は、樹脂部８からｙ方向一方側に沿って延びる部分である。制御先端部３３２は、制御基端部３３１に対してｙ方向一方側であって、ｚ方向一方側に位置している。制御先端部３３２は、ｙ方向に沿って延びている。制御連結部３３３は、制御基端部３３１および制御先端部３３２を連結しており、ｙ方向およびｚ方向に対して傾斜している。
図４に示すように、本実施形態においては、ソースリード２のソース先端部２３２および複数の制御リード３の制御先端部３３２のｚ方向位置は、すべてが同一とはなっておらず、異なる高さのものを含む。図示された例においては、ソース先端部２３２と３つの制御先端部３３２とが、ｙ方向視において千鳥状に配置されている。
＜制御リード４＞
制御リード４は、制御リード３に対してｘ方向他方側に離間して配置されており、ドレインリード１の主部１１１に対してｙ方向一方側に離間して配置されている。制御リード４の本数は特に限定されず、図示された例においては、１本の制御リード４が設けられている。制御リード４は、ｘ方向において制御リード３を挟んでソースリード２とは反対側に配置されている。制御リード４は、ワイヤボンディング部４１および制御端子部４３を有する。
ワイヤボンディング部４１は、ワイヤ９４がボンディングされる部位である。図示された例においては、ワイヤボンディング部４１は、制御素子６に向かって延びる形状部分を有する。ワイヤボンディング部４１は、ダイボンディング部１１よりもｚ方向一方側に位置しており、ドレイン端子部１３、ワイヤボンディング部２１およびワイヤボンディング部３１とｚ方向の位置が略同じである。
制御端子部４３は、樹脂部８からｙ方向一方側に突出する部位である。本実施形態においては、図１、図２、図７および図８に示すように、制御端子部４３は、樹脂部８からｙ方向一方側に沿って延びている。図４に示すように、制御端子部４３のｚ方向の位置は、ドレイン端子部１３のｚ方向の位置と略同じである。
＜スイッチング素子５＞
スイッチング素子５は、入力電流をスイッチングする素子であり、何ら限定されない。本実施形態においては、スイッチング素子５は、ＳｉＣを主材とする半導体層を有するＳｉＣ－ＭＯＳＦＥＴである。ＳｉＣ－ＭＯＳＦＥＴは、たとえばＳｉを主材とする半導体層を有するＳｉ－ＭＯＳＦＥＴと比べて、低損失であるという利点を有する。本実施形態においては、図８、図９、図１１および図１２に示すように、スイッチング素子５は、半導体層５１、ドレイン電極５２、ソース電極５３およびゲート電極５４を有する。
スイッチング素子５は、ダイボンディング部１１の主部１１１のｙ方向一方側であって、ｘ方向における略中央に搭載されている。また、スイッチング素子５は、スリット１１８に対してｙ方向一方側に位置している。半導体層５１は、ＳｉＣを主材とする半導体層である。ドレイン電極５２は、半導体層５１のｚ方向他方側に設けられている。本実施形態においては、ドレイン電極５２は、導電性接合材５９によって主部１１１に導通接合されている。導電性接合材５９は、たとえばはんだやＡｇペーストである。ソース電極５３は、半導体層５１のｚ方向一方側に設けられている。ゲート電極５４は、半導体層５１のｚ方向一方側に設けられており、ソース電極５３に対してｙ方向他方側に配置されている。ソース電極５３は、複数のワイヤ９１によってワイヤボンディング部２１に接続されている。ゲート電極５４は、ワイヤ９２によって制御素子６に接続されている。
＜制御素子６＞
制御素子６は、スイッチング素子５のスイッチング動作を制御するための集積回路素子である。制御素子６は、本体６１および複数の電極パッド６２を有する。本体６１は、集積回路が形成された部分であり、ｚ方向視において矩形状である。複数の電極パッド６２は、本体６１のｚ方向一方側に設けられている。
制御素子６は、ドレインリード１のダイボンディング部１１の主部１１１および第１延出部１１２に跨るように搭載されている。制御素子６の搭載手法は何ら限定されない。制御素子６は、スイッチング素子５に対してｘ方向他方側に位置している。また、図示された例においては、制御素子６は、スイッチング素子５に対してｙ方向一方側にシフトして配置されている。
＜絶縁層７＞
本実施形態においては、制御素子６とダイボンディング部１１との間に絶縁層７が介在している。絶縁層７は、スイッチング素子５のドレイン電極５２と同電位となるダイボンディング部１１と制御素子６とを適切に絶縁し得る層であり、たとえばアルミナに代表されるセラミックス等の絶縁材料からなる。図１３に示すように、絶縁層７は、接合材７９によってダイボンディング部１１に接合されている。制御素子６の本体６１は、接合材６９によって絶縁層７に接合されている。接合材７９および接合材６９は特に限定されず、本実施形態においては、絶縁性の接合材が用いられている。
図９に示すように、図示された例においては、絶縁層７のｙ方向他方側端縁と、スイッチング素子５のｙ方向他方側端縁とが、ｙ方向において略同じ位置に配置されている。
複数の電極パッド６２には、ワイヤ９３および複数のワイヤ９４が適宜接続されている。ワイヤ９３は、１つの電極パッド６２とワイヤボンディング部２１の第１延出部２１１とに接続されている。複数のワイヤ９４は、複数の電極パッド６２と複数のワイヤボンディング部３１およびワイヤボンディング部４１とに個別に接続されている。
＜樹脂部８＞
樹脂部８は、複数のリード１，２，３，４の一部ずつ、スイッチング素子５、制御素子６、絶縁層７およびワイヤ９１，９２，９３，９４を覆っている。樹脂部８の材質は特に限定されず、たとえばフィラーが混入された黒色のエポキシ樹脂からなる。
図１～図７、図１０、図１１および図１３～図１５に示すように、樹脂部８は、第１面８１、第２面８２、第３面８３、第４面８４、第５面８５、第６面８６、第７面８７および第８面８８を有する。
第１面８１は、ｚ方向一方側を向く面である。本実施形態においては、第１面８１は、ｚ方向に対して直角な面であり、ｚ方向視において略矩形状である。第２面８２は、ｚ方向一方側を向く面である。本実施形態においては、第１面８１は、ｚ方向に対して直角な面であり、ｚ方向視において略矩形状である。第２面８２は、第１面８１に対してｙ方向一方側であって、ｚ方向他方側に位置している。本実施形態においては、第１面８１は、ｚ方向視においてスイッチング素子５、制御素子６、絶縁層７およびワイヤ９１，９２，９３，９４と重なる。一方第２面８２は、ｚ方向視においてスイッチング素子５、制御素子６、絶縁層７およびワイヤ９１，９２，９３，９４とは重ならない。第３面８３は、第１面８１と第２面８２との間に介在しており、ｙ方向およびｚ方向に対して傾いている。
第４面８４は、ｚ方向他方側を向く面である。本実施形態においては、第４面８４は、ｚ方向に対して直角な面であり、ｚ方向視において略矩形状である。
第５面８５は、ｚ方向において第１面８１、第２面８２および第３面８３と第４面８４との間に位置しており、図示された例においては、第１面８１、第２面８２および第３面８３と第４面８４とに繋がっている。第５面８５は、ｘ方向一方側を向く面である。図示された例においては、第５面８５は、ｚ方向に対して５°程度傾いている。すなわち、第５面８５は、ｚ方向において一方側に向かうほどｘ方向において他方側に位置するように傾斜している。第６面８６は、ｚ方向において第１面８１、第２面８２および第３面８３と第４面８４との間に位置しており、図示された例においては、第１面８１、第２面８２および第３面８３と第４面８４とに繋がっている。第６面８６は、ｘ方向他方側を向く面である。図示された例においては、第６面８６は、ｚ方向に対して５°程度傾いている。すなわち、第６面８６は、ｚ方向において一方側に向かうほどｘ方向において一方側に位置するように傾斜している。
第７面８７は、ｚ方向において第１面８１と第４面８４との間に位置しており、図示された例においては、第１面８１および第４面８４に繋がっている。第７面８７は、ｙ方向一方側を向く面である。図示された例においては、第７面８７は、ｚ方向に分かれて配置された２つの傾斜面からなる。第８面８８は、ｚ方向において第２面８２と第４面８４との間に位置しており、図示された例においては、第２面８２および第４面８４に繋がっている。第８面８８は、ｙ方向他方側を向く面である。図示された例においては、第８面８８は、ｙ方向に対して略直角な面である。
本実施形態の樹脂部８は、図２、図５、図１４および図１５に示すように、貫通孔８０７、凹部８０８および凹部８０９を有する。貫通孔８０７は、樹脂部８をｚ方向に貫通しており、ドレインリード１のダイボンディング部１１の貫通孔１１７にｚ方向視において内包されている。凹部８０８は、第２面８２から凹んだ部分である。凹部８０９は、第４面８４から凹んだ部分である。凹部８０８および凹部８０９は、たとえば、樹脂部８の形成においてドレインリード１を支持する処理等に起因して形成される。
図１、図２、図４～図８に示すように、樹脂部８は、ドレイン露出部８０１、ソース露出部８０２、１以上の制御露出部８０３および制御露出部８０４を有する。ドレイン露出部８０１は、ドレインリード１のドレイン端子部１３が樹脂部８の第７面８７から露出する部分である。ソース露出部８０２は、ソースリード２のソース端子部２３が樹脂部８の第７面８７から露出する部分である。１以上の制御露出部８０３は、１以上の制御リード３の制御端子部３３が樹脂部８の第７面８７から露出する部分である。本実施形態においては、３つの制御リード３が設けられていることに対応して、３つの制御露出部８０３が設けられている。制御露出部８０４は、制御リード４の制御端子部４３が樹脂部８の第７面８７から露出する部分である。
図４に示すように、ドレイン露出部８０１、ソース露出部８０２、複数の制御露出部８０３および制御露出部８０４は、ｘ方向に並んでいる。複数の制御露出部８０３は、ｘ方向において、ソース露出部８０２を挟んでドレイン露出部８０１とは反対側に配置されている。
ドレイン露出部８０１とソース露出部８０２との距離ｄｘ１は、ソース露出部８０２、複数の制御露出部８０３および制御露出部８０４のうち隣り合うもの同士の距離である距離ｄｘ２，ｄｘ３，ｄｘ４，ｄｘ５のいずれよりも大きい。なお、好ましくは、距離ｄｘ１は、距離ｄｘ２，ｄｘ３，ｄｘ４，ｄｘ５の２倍以上４倍以下である。
ドレイン端子部１３とソース先端部２３２とのｚ方向における距離ｄｚ１は、ドレイン露出部８０１とソース露出部８０２との距離ｄｘ１よりも大きい。
ドレイン端子部１３の先端とソース先端部２３２の先端との距離ｄ１は、ソース先端部２３２の先端と複数の制御先端部３３２の先端および制御端子部４３の先端との距離よりも大きい。また、ドレイン端子部１３の先端と制御先端部３３２の先端および制御端子部４３の先端との距離である距離ｄ２，ｄ３，ｄ４，ｄ５は、距離ｄ１よりも大きい。
ドレイン露出部８０１とソース先端部２３２とのｚ方向における距離ｄｚ１と、３本の制御先端部３３２のうちｘ方向において中央に位置するものとのｚ方向における距離ｄｚ１とは、略同じである。３本の制御先端部３３２のうちｘ方向両側に位置するものとドレイン露出部８０１とのｚ方向における距離ｄｚ２は、距離ｄｚ１よりも大きい。また、距離ｄｚ１は、ソース先端部２３２および３本の制御先端部３３２のうち隣り合うもの同士のｚ方向における距離よりも大きい。
距離ｄ１は、樹脂部８のｘ方向における大きさＷの０．５倍以上１．０倍以下であることが好ましい。
図示された例においては、大きさＷが、たとえば１０ｍｍである。この場合、距離ｄ１は、５ｍｍ以上１０ｍｍ以下であり、たとえば７ｍｍ程度である。この他、距離ｄｘ１は、たとえば３．２ｍｍ程度であり、距離ｄｘ２，ｄｘ３，ｄｘ４，ｄｘ５は、たとえば１．２ｍｍ程度である。また、距離ｄｚ１は、６．３ｍｍ程度であり、距離ｄｚ２は、７．６ｍｍ程度である。
次に、半導体装置Ａ１の作用について説明する。
本実施形態によれば、図４に示すように、ドレイン露出部８０１とソース露出部８０２との距離ｄｘ１は、ソース露出部８０２、複数の制御露出部８０３および制御露出部８０４のうち隣り合うもの同士の距離ｄｘ２，ｄｘ３，ｄｘ４，ｄｘ５よりも大きい。これにより、相対的に電位差が大きくなるドレインリード１とソースリード２とをより適切に絶縁しつつ、半導体装置Ａ１の全体が大型化することを回避することが可能である。したがって、半導体装置Ａ１の高電圧化と小型化とを図ることができる。
距離ｄｘ１が、距離ｄｘ２，ｄｘ３，ｄｘ４，ｄｘ５の２倍以上４倍以下であることは、半導体装置Ａ１の高電圧化と小型化とを図るのに好ましい。
ドレイン端子部１３の先端とソース先端部２３２の先端との距離ｄ１は、大きさＷの０．５倍以上１．０倍以下とされている。これにより、半導体装置Ａ１が回路基板（図示略）に実装された場合に、ドレインリード１のドレイン端子部１３とソースリード２のソース先端部２３２とのそれぞれの実装接合部分を、互いに遠ざけることが可能である。これは、半導体装置Ａ１を小型に維持しつつ、回路基板での絶縁向上を図ることが可能であり、高電圧可に好ましい。
ドレイン端子部１３とソース先端部２３２とのｚ方向の距離ｄｚ１は、ドレイン露出部８０１とソース露出部８０２とのｘ方向の距離ｄｘ１よりも大きい。これにより、半導体装置Ａ１のｘ方向寸法を不当に拡大させずに、ドレイン端子部１３とソース先端部２３２とを遠ざけることができる。また、ドレイン端子部１３と複数の制御先端部３３２との距離ｄｚ１，ｄｚ２は、ドレイン露出部８０１と複数の制御露出部８０３との距離よりも大きい。これは、半導体装置Ａ１の高電圧化と小型化とを図るのに好ましい。
ソース先端部２３２および複数の制御先端部３３２は、ｙ方向視において千鳥配置とされている。これにより、ソース露出部８０２と複数の制御露出部８０３とを相互に不当に離間させることなく、ソース先端部２３２および複数の制御先端部３３２のうち隣り合うもの同士の距離をより大きく確保することができる。これは、半導体装置Ａ１を回路基板等に実装する際に、ソース先端部２３２および複数の制御先端部３３２を接合するためのはんだ等が互いに付着してしまうことを回避するのに好ましい。
ドレイン端子部１３に対して、ｘ方向反対側に配置された制御端子部４３は、ｙ方向に沿った直線形状とされている。これにより、ドレイン端子部１３および制御端子部４３と、これらに挟まれたソース先端部２３２および複数の制御先端部３３２とが、ｚ方向に大きく離間した配置となる。このため、半導体装置Ａ１を回路基板等に実装した際に、ドレイン端子部１３および制御端子部４３とソース先端部２３２および複数の制御先端部３３２とによって、スイッチング素子５、制御素子６および樹脂部８等をより強固に支持することが可能である。
図８および図９に示すように、ワイヤボンディング部２１は、第１延出部２１１および第２延出部２１２を有する。ｘ方向一方側に延出する第２延出部２１２は、ｘ方向他方側に延出する第１延出部２１１よりもｘ方向の大きさが大きい。これにより、複数のワイヤ９１をボンディングする部位であるワイヤボンディング部２１の大きさを拡大しつつ、ドレインリード１のワイヤボンディング部３１からソースリード２のソース端子部２３をｘ方向他方側に離間させることが可能である。これは、高電圧可や大電流化に好ましい。
図１６および図１７は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜第２実施形態＞
図１６は、本開示の第２実施形態に係る半導体装置を示す底面図である。本実施形態の半導体装置Ａ２は、半導体装置Ａ１における制御リード４を備えていない点が、上述した実施形態と異なる。
本実施形態においては、複数の制御リード３は、半導体装置Ａ１と同様に、制御先端部３３２が、ドレイン端子部１３に対してｚ方向一方側に配置された構成となっている。これは、複数の制御先端部３３２とドレイン端子部１３との距離ｄ２，ｄ３，ｄ４を適切に確保するのに好ましい。また、本実施形態から理解されるように、本開示においては、半導体装置Ａ１における制御リード４を備えない構成であってもよい。
＜第３実施形態＞
図１７は、本開示の第３実施形態に係る半導体装置を示す底面図である。本実施形態の半導体装置Ａ３は、ドレインリード１、ソースリード２、複数の制御リード３および制御リード４に加えて制御リード４’を備えている。
制御リード４’は、制御リード４に対してｘ方向においてドレインリード１、ソースリード２および複数の制御リード３と反対側に配置されている。制御リード４’は、制御素子６の複数の電極パッド６２のいずれかに導通している。
制御リード４’は、制御端子部４３’を有する。制御端子部４３’は、樹脂部８の第７面８７からｙ方向一方側に延出している。制御端子部４３は、制御基端部４３１、制御先端部４３２および制御連結部４３３を有する。制御基端部４３１は、樹脂部８からｙ方向一方側に沿って延びる部分である。制御先端部４３２は、制御基端部４３１に対してｙ方向一方側であって、ｚ方向一方側に位置している。制御先端部４３２は、ｙ方向に沿って延びている。制御連結部４３３は、制御基端部４３１および制御先端部４３２を連結しており、ｙ方向およびｚ方向に対して傾斜している。なお、制御リード４’が樹脂部８から露出する部分である制御露出部８０４’と制御露出部８０４とのｘ方向における距離ｄｘ６は、たとえば距離ｄｘ５と略同じである。
制御先端部４３２は、ｚ方向において制御リード４の制御端子部４３とソース先端部２３２および複数の制御先端部３３２との間に位置している。制御先端部４３２は、ｚ方向においてソース先端部２３２および複数の制御先端部３３２よりも制御端子部４３に近い位置に配置されている。制御端子部４３と制御先端部４３２とのｚ方向における距離は、たとえば距離ｄｚ１と距離ｄｚ２の差に相当する大きさである。
本実施形態によっても、半導体装置Ａ３の小型化と高電圧化とを図ることができる。また、本実施形態から理解されるように、制御リード３および制御リード４，４’の本数は何ら限定されない。また、制御リード４’の制御端子部４３は、ｘ方向においてドレイン端子部１３から十分に離れているため、ｚ方向に大きく折り曲げてドレイン端子部１３との距離を確保する必要はない。ただし、隣り合う制御リード４の制御端子部４３と制御端子部４３’とをｚ方向にシフトさせておくことにより、半導体装置Ａ３を実装する際に、制御端子部４３および制御先端部４３２を回路基板に接合するためのはんだ等が不当に付着することを抑制することができる。
本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
複数のリードと、
ドレイン電極、ソース電極およびゲート電極を有するスイッチング素子と、
前記スイッチング素子を制御する制御素子と、
前記複数のリードの一部ずつ、前記スイッチング素子および前記制御素子を覆う樹脂部と、を備える半導体装置であって、
前記複数のリードは、前記ドレイン電極に導通するドレインリードと、前記ソース電極に導通するソースリードと、前記制御素子に導通する１以上の制御リードと、を含み、
前記ドレインリードが前記樹脂部から露出する部分であるドレインリード露出部と前記ソースリードが前記樹脂部から露出する部分であるソースリード露出部との第１方向における距離は、前記制御リードが前記樹脂部から露出する部分である制御リード露出部と前記ソースリード露出部とのうち隣り合うもの同士の距離よりも大きい、半導体装置。
〔付記２〕
前記ドレインリード露出部、前記ソースリード露出部および前記制御リード露出部は、前記第１方向に並んでいる、付記１に記載の半導体装置。
〔付記３〕
前記複数のリードは、複数の前記制御リードを含む、付記２に記載の半導体装置。
〔付記４〕
複数の前記制御リード露出部は、前記第１方向において、前記ソースリード露出部を挟んで前記ドレインリード露出部とは反対側に配置されている、付記３に記載の半導体装置。
〔付記５〕
前記ドレインリード露出部と前記前記ソースリード露出部との距離は、前記ソースリード露出部および前記複数の制御リード露出部のうち隣り合うもの同士の距離の２倍以上４倍以下である、付記４に記載の半導体装置。
〔付記６〕
前記ドレインリードは、前記樹脂部から突出するドレイン端子部を有し、
前記ソースリードは、前記樹脂部から突出するソース端子部を有し、
前記制御リードは、前記樹脂部から突出する制御端子部を有する、付記４または５に記載の半導体装置。
〔付記７〕
前記ドレイン端子部は、前記第１方向と直角である第２方向に沿った形状である、付記６に記載の半導体装置。
〔付記８〕
前記ソース端子部は、前記ソースリード露出部から前記第２方向に沿って延びるソース基端部と、前記ソース基端部に対して前記第２方向一方側であって前記第１方向および前記第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びるソース先端部と、を有する、付記７に記載の半導体装置。
〔付記９〕
前記ソース端子部は、前記ソース基端部および前記ソース先端部を連結し且つ前記第２方向および前記第３方向に対して傾斜したソース連結部を有する、付記８に記載の半導体装置。
〔付記１０〕
前記ドレイン端子部と前記ソース先端部との前記第３方向における距離は、前記ドレインリード露出部と前記ソースリード露出部との距離よりも大きい、付記９に記載の半導体装置。
〔付記１１〕
前記複数の制御端子部は、前記制御リード露出部から前記第２方向に沿って延びる制御基端部と、前記制御基端部に対して前記第２方向一方側であって前記第１方向および前記第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びる制御先端部と、有するものを含む、付記９または１０に記載の半導体装置。
〔付記１２〕
前記複数の制御端子部は、前記制御基端部および前記制御先端部を連結し且つ前記第２方向および前記第３方向に対して傾斜した制御連結部を有するものを含む、付記１１に記載の半導体装置。
〔付記１３〕
前記ドレイン端子部と前記制御先端部との前記第３方向における距離は、前記ドレインリード露出部と前記制御リード露出部との距離よりも大きい、付記１２に記載の半導体装置。
〔付記１４〕
前記ソース先端部および前記複数の制御先端部のうち前記第１方向において隣り合うもの同士は、互いの前記第３方向における位置が異なる、付記１１または１２に記載の半導体装置。
〔付記１５〕
前記複数の制御端子は、前記第１方向において前記ドレイン端子部から最も離間し且つ前記制御端子部が第２方向に沿って延びる形状であるものを含む、付記１２ないし１４のいずれかに記載の半導体装置。
〔付記１６〕
前記ドレイン端子部の先端と前記ソース端子部の先端との距離は、前記樹脂部の前記第１方向における大きさの０．５倍以上１．０倍以下である、付記８ないし１５のいずれかに記載の半導体装置。
〔付記１７〕
前記ドレイン端子部の先端と前記ソース端子部の先端との距離は、５ｍｍ以上１０ｍｍ以下である、付記１６に記載の半導体装置。
〔付記１８〕
前記スイッチング素子は、ＳｉＣを主材とする半導体層を有する、付記１ないし１７のいずれかに記載の半導体装置。
Ａ１，Ａ２，Ａ３：半導体装置
１ ：ドレインリード
２ ：ソースリード
３，４，４’：制御リード
５ ：スイッチング素子
６ ：制御素子
７ ：絶縁層
８ ：樹脂部
１１ ：ダイボンディング部
１２ ：連結部
１３ ：ドレイン端子部
２１ ：ワイヤボンディング部
２３ ：ソース端子部
３１ ：ワイヤボンディング部
３３ ：制御端子部
４１ ：ワイヤボンディング部
４３ ：制御端子部
４３' ：制御端子部
５１ ：半導体層
５２ ：ドレイン電極
５３ ：ソース電極
５４ ：ゲート電極
５９ ：導電性接合材
６１ ：本体
６２ ：電極パッド
６９ ：接合材
７９ ：接合材
８１ ：第１面
８２ ：第２面
８３ ：第３面
８４ ：第４面
８５ ：第５面
８６ ：第６面
８７ ：第７面
８８ ：第８面
９１，９２，９３，９４：ワイヤ
１１１ ：主部
１１２ ：第１延出部
１１３ ：第２延出部
１１４ ：曲線部
１１６ ：屈曲線部
１１７ ：貫通孔
１１８ ：スリット
２１１ ：第１延出部
２１２ ：第２延出部
２１３ ：曲線部
２１４ ：曲線部
２１５ ：曲線部
２１６ ：角部
２３１ ：ソース基端部
２３２ ：ソース先端部
２３３ ：ソース連結部
３３１ ：制御基端部
３３２ ：制御先端部
３３３ ：制御連結部
４３１ ：制御基端部
４３２ ：制御先端部
４３３ ：制御連結部
８０１ ：ドレイン露出部
８０２ ：ソース露出部
８０３ ：制御露出部
８０４ ：制御露出部
８０７ ：貫通孔
８０８，８０９：凹部
ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄｘ１，ｄｘ２，ｄｘ３，ｄｘ４，ｄｘ５，ｄｚ１，ｄｚ２：距離

Claims (11)

  1. 複数のリードと、
    ドレイン電極、ソース電極およびゲート電極を有するスイッチング素子と、
    前記スイッチング素子を制御する制御素子と、
    前記複数のリードの一部ずつ、前記スイッチング素子および前記制御素子を覆う樹脂部と、を備える半導体装置であって、
    前記複数のリードは、前記ドレイン電極に導通するドレインリードと、前記ソース電極に導通するソースリードと、前記制御素子に導通する１以上の制御リードと、を含み、
    前記ドレインリードが前記樹脂部から露出する部分であるドレインリード露出部と前記ソースリードが前記樹脂部から露出する部分であるソースリード露出部との第１方向における距離は、前記制御リードが前記樹脂部から露出する部分である制御リード露出部と前記ソースリード露出部とのうち隣り合うもの同士の距離よりも大きく、
    前記ドレインリード露出部、前記ソースリード露出部および前記制御リード露出部は、前記第１方向に並んでおり、
    前記複数のリードは、複数の前記制御リードを含み、
    複数の前記制御リード露出部は、前記第１方向において、前記ソースリード露出部を挟んで前記ドレインリード露出部とは反対側に配置されており、
    前記ドレインリード露出部と前記前記ソースリード露出部との距離は、前記ソースリード露出部および前記複数の制御リード露出部のうち隣り合うもの同士の距離の２倍以上４倍以下であり、
    前記ドレインリードは、前記樹脂部から突出するドレイン端子部を有し、
    前記ソースリードは、前記樹脂部から突出するソース端子部を有し、
    前記制御リードは、前記樹脂部から突出する制御端子部を有し、
    前記ドレイン端子部は、前記第１方向と直角である第２方向に沿った形状であり、
    前記ソース端子部は、前記ソースリード露出部から前記第２方向に沿って延びるソース基端部と、前記ソース基端部に対して前記第２方向一方側であって前記第１方向および前記第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びるソース先端部と、を有し、
    前記ソース端子部は、前記ソース基端部および前記ソース先端部を連結し且つ前記第２方向および前記第３方向に対して傾斜したソース連結部を有し、
    前記ドレイン端子部と前記ソース先端部との前記第３方向における距離は、前記ドレインリード露出部と前記ソースリード露出部との距離よりも大きい、半導体装置。
  2. 前記複数の制御端子部は、前記制御リード露出部から前記第２方向に沿って延びる制御基端部と、前記制御基端部に対して前記第２方向一方側であって前記第１方向および前記 第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びる制御先端部と、有するものを含む、請求項１に記載の半導体装置。
  3. 前記複数の制御端子部は、前記制御基端部および前記制御先端部を連結し且つ前記第２方向および前記第３方向に対して傾斜した制御連結部を有するものを含む、請求項２に記載の半導体装置。
  4. 前記ドレイン端子部と前記制御先端部との前記第３方向における距離は、前記ドレインリード露出部と前記制御リード露出部との距離よりも大きい、請求項３に記載の半導体装置。
  5. 複数のリードと、
    ドレイン電極、ソース電極およびゲート電極を有するスイッチング素子と、
    前記スイッチング素子を制御する制御素子と、
    前記複数のリードの一部ずつ、前記スイッチング素子および前記制御素子を覆う樹脂部と、を備える半導体装置であって、
    前記複数のリードは、前記ドレイン電極に導通するドレインリードと、前記ソース電極に導通するソースリードと、前記制御素子に導通する１以上の制御リードと、を含み、
    前記ドレインリードが前記樹脂部から露出する部分であるドレインリード露出部と前記ソースリードが前記樹脂部から露出する部分であるソースリード露出部との第１方向における距離は、前記制御リードが前記樹脂部から露出する部分である制御リード露出部と前記ソースリード露出部とのうち隣り合うもの同士の距離よりも大きく、
    前記ドレインリード露出部、前記ソースリード露出部および前記制御リード露出部は、前記第１方向に並んでおり、
    前記複数のリードは、複数の前記制御リードを含み、
    複数の前記制御リード露出部は、前記第１方向において、前記ソースリード露出部を挟んで前記ドレインリード露出部とは反対側に配置されており、
    前記ドレインリード露出部と前記前記ソースリード露出部との距離は、前記ソースリード露出部および前記複数の制御リード露出部のうち隣り合うもの同士の距離の２倍以上４倍以下であり、
    前記ドレインリードは、前記樹脂部から突出するドレイン端子部を有し、
    前記ソースリードは、前記樹脂部から突出するソース端子部を有し、
    前記制御リードは、前記樹脂部から突出する制御端子部を有し、
    前記ドレイン端子部は、前記第１方向と直角である第２方向に沿った形状であり、
    前記ソース端子部は、前記ソースリード露出部から前記第２方向に沿って延びるソース基端部と、前記ソース基端部に対して前記第２方向一方側であって前記第１方向および前記第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びるソース先端部と、を有し、
    前記ソース端子部は、前記ソース基端部および前記ソース先端部を連結し且つ前記第２方向および前記第３方向に対して傾斜したソース連結部を有し、
    前記複数の制御端子部は、前記制御リード露出部から前記第２方向に沿って延びる制御基端部と、前記制御基端部に対して前記第２方向一方側であって前記第１方向および前記 第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びる制御先端部と、有するものを含み、
    前記複数の制御端子部は、前記制御基端部および前記制御先端部を連結し且つ前記第２方向および前記第３方向に対して傾斜した制御連結部を有するものを含み、
    前記ドレイン端子部と前記制御先端部との前記第３方向における距離は、前記ドレインリード露出部と前記制御リード露出部との距離よりも大きい、半導体装置。
  6. 前記ソース先端部および前記複数の制御先端部のうち前記第１方向において隣り合うもの同士は、互いの前記第３方向における位置が異なる、請求項２または３に記載の半導体装置。
  7. 前記複数の制御端子は、前記第１方向において前記ドレイン端子部から最も離間し且つ前記制御端子部が第２方向に沿って延びる形状であるものを含む、請求項３ないし６のいずれかに記載の半導体装置。
  8. 前記ドレイン端子部の先端と前記ソース端子部の先端との距離は、前記樹脂部の前記第１方向における大きさの０．５倍以上１．０倍以下である、請求項１ないし７のいずれかに記載の半導体装置。
  9. 複数のリードと、
    ドレイン電極、ソース電極およびゲート電極を有するスイッチング素子と、
    前記スイッチング素子を制御する制御素子と、
    前記複数のリードの一部ずつ、前記スイッチング素子および前記制御素子を覆う樹脂部と、を備える半導体装置であって、
    前記複数のリードは、前記ドレイン電極に導通するドレインリードと、前記ソース電極に導通するソースリードと、前記制御素子に導通する１以上の制御リードと、を含み、
    前記ドレインリードが前記樹脂部から露出する部分であるドレインリード露出部と前記ソースリードが前記樹脂部から露出する部分であるソースリード露出部との第１方向における距離は、前記制御リードが前記樹脂部から露出する部分である制御リード露出部と前記ソースリード露出部とのうち隣り合うもの同士の距離よりも大きく、
    前記ドレインリード露出部、前記ソースリード露出部および前記制御リード露出部は、前記第１方向に並んでおり、
    前記複数のリードは、複数の前記制御リードを含み、
    複数の前記制御リード露出部は、前記第１方向において、前記ソースリード露出部を挟んで前記ドレインリード露出部とは反対側に配置されており、
    前記ドレインリード露出部と前記前記ソースリード露出部との距離は、前記ソースリード露出部および前記複数の制御リード露出部のうち隣り合うもの同士の距離の２倍以上４倍以下であり、
    前記ドレインリードは、前記樹脂部から突出するドレイン端子部を有し、
    前記ソースリードは、前記樹脂部から突出するソース端子部を有し、
    前記制御リードは、前記樹脂部から突出する制御端子部を有し、
    前記ドレイン端子部は、前記第１方向と直角である第２方向に沿った形状であり、
    前記ソース端子部は、前記ソースリード露出部から前記第２方向に沿って延びるソース基端部と、前記ソース基端部に対して前記第２方向一方側であって前記第１方向および前記第２方向と直角である第３方向の一方側に位置し且つ前記第２方向に沿って延びるソース先端部と、を有し、
    前記ドレイン端子部の先端と前記ソース端子部の先端との距離は、前記樹脂部の前記第１方向における大きさの０．５倍以上１．０倍以下である、半導体装置。
  10. 前記ドレイン端子部の先端と前記ソース端子部の先端との距離は、５ｍｍ以上１０ｍｍ以下である、請求項８または９に記載の半導体装置。
  11. 前記スイッチング素子は、ＳｉＣを主材とする半導体層を有する、請求項１ないし１０のいずれかに記載の半導体装置。
JP2019091182A 2019-05-14 2019-05-14 半導体装置 Active JP7299751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019091182A JP7299751B2 (ja) 2019-05-14 2019-05-14 半導体装置
US16/588,463 US10957636B2 (en) 2019-05-14 2019-09-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019091182A JP7299751B2 (ja) 2019-05-14 2019-05-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2020188104A JP2020188104A (ja) 2020-11-19
JP7299751B2 true JP7299751B2 (ja) 2023-06-28

Family

ID=73221367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019091182A Active JP7299751B2 (ja) 2019-05-14 2019-05-14 半導体装置

Country Status (2)

Country Link
US (1) US10957636B2 (ja)
JP (1) JP7299751B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058744A (ja) 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置
JP2008060597A (ja) 2001-05-18 2008-03-13 Sanyo Electric Co Ltd 電源回路装置
US20090001535A1 (en) 2005-07-28 2009-01-01 Infineon Technologies Ag Semiconductor Module for a Switched-Mode Power Supply and Method for Its Assembly
JP2009135444A (ja) 2007-10-15 2009-06-18 Power Integrations Inc パワー半導体デバイスのためのパッケージ
JP2017050374A (ja) 2015-09-01 2017-03-09 ローム株式会社 パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP2018022849A (ja) 2016-08-05 2018-02-08 ローム株式会社 パワーモジュール及びモータ駆動回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975023B2 (en) * 2002-09-04 2005-12-13 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
US8593771B2 (en) * 2011-02-17 2013-11-26 Fairchild Semiconductor Corporation Power modules with reverse polarity protection
US9171837B2 (en) * 2012-12-17 2015-10-27 Nxp B.V. Cascode circuit
US20140210061A1 (en) * 2013-01-28 2014-07-31 Infineon Technologies Austria Ag Chip arrangement and chip package
JP6374225B2 (ja) * 2014-06-02 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6520437B2 (ja) 2015-06-12 2019-05-29 富士電機株式会社 半導体装置
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN108282092B (zh) * 2017-01-05 2020-08-14 罗姆股份有限公司 整流ic以及使用该整流ic的绝缘型开关电源
DE112018002137T5 (de) * 2017-04-24 2020-01-16 Rohm Co., Ltd. Halbleiterbauteil
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058744A (ja) 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置
JP2008060597A (ja) 2001-05-18 2008-03-13 Sanyo Electric Co Ltd 電源回路装置
US20090001535A1 (en) 2005-07-28 2009-01-01 Infineon Technologies Ag Semiconductor Module for a Switched-Mode Power Supply and Method for Its Assembly
JP2009135444A (ja) 2007-10-15 2009-06-18 Power Integrations Inc パワー半導体デバイスのためのパッケージ
JP2017050374A (ja) 2015-09-01 2017-03-09 ローム株式会社 パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP2018022849A (ja) 2016-08-05 2018-02-08 ローム株式会社 パワーモジュール及びモータ駆動回路

Also Published As

Publication number Publication date
JP2020188104A (ja) 2020-11-19
US20200365496A1 (en) 2020-11-19
US10957636B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR100430772B1 (ko) 반도체장치
US7821128B2 (en) Power semiconductor device having lines within a housing
US9433075B2 (en) Electric power semiconductor device
JP7137558B2 (ja) 半導体装置
KR100284241B1 (ko) 반도체장치
JP2014204006A (ja) 電力用半導体装置
JP3164658B2 (ja) 電子回路装置
JP2023015278A (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP4020795B2 (ja) 半導体装置
JP7299751B2 (ja) 半導体装置
WO2021241304A1 (ja) 半導体モジュールの実装構造
CN116190339A (zh) 端子元件或汇流条以及包括端子元件或汇流条的功率半导体模块装置
JP3744431B2 (ja) 半導体装置およびその製造方法
WO2021200166A1 (ja) 半導体装置
JP2005174955A (ja) 半導体モジュール
JP2003209132A (ja) リードフレーム組立体及びそれを使用した半導体装置
WO2022070768A1 (ja) 半導体装置
KR20210041426A (ko) 전력용 반도체 모듈 및 그 제조 방법
WO2024128062A1 (ja) 半導体装置
WO2023021938A1 (ja) 半導体装置
WO2022153806A1 (ja) 半導体装置
US12021323B2 (en) Semiconductor module
JP7342889B2 (ja) 半導体装置
WO2023100663A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230616

R150 Certificate of patent or registration of utility model

Ref document number: 7299751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150