JP3164658B2 - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JP3164658B2 JP3164658B2 JP24357792A JP24357792A JP3164658B2 JP 3164658 B2 JP3164658 B2 JP 3164658B2 JP 24357792 A JP24357792 A JP 24357792A JP 24357792 A JP24357792 A JP 24357792A JP 3164658 B2 JP3164658 B2 JP 3164658B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit device
- conductor
- base
- contact surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Conversion In General (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Multi-Conductor Connections (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、少なくとも一つの絶縁
性の基体と、少なくとも一つの金属性の導体部分とを有
し、絶縁性の基体が、その上に設けられる接触面と、該
接触面に設けられる半導体要素とを有し、金属性の導体
部分が、少なくとも一つの基体の基体面の外側に配置さ
れている電子回路装置、特に高性能半導体回路に関する
ものである。
性の基体と、少なくとも一つの金属性の導体部分とを有
し、絶縁性の基体が、その上に設けられる接触面と、該
接触面に設けられる半導体要素とを有し、金属性の導体
部分が、少なくとも一つの基体の基体面の外側に配置さ
れている電子回路装置、特に高性能半導体回路に関する
ものである。
【0002】
【従来の技術】この種の電子回路は公知であり、一つま
たは複数の基体上に、該基体上に接着されている異形の
接触面と、この接触面に設けられた小片状の半導体要素
とを用いて、接続導体が設けられている。接触導体は、
幾何学的に特定された態様で電子回路装置を外部の電流
接続部及び制御接続部に接続させる。基体上の接触面の
幾何学的形状は電子回路装置の幾何学的形状を表してお
り、半導体要素の表面と接触面の表面とは内部の導体
(例えばボンドワイヤー)により接続されている。この
場合、基体表面上での必要な電気的接続はすべて次のよ
うに構成されており、即ち一つの基体上に、外部への接
続のために常にただ一つの特定の接続用導電接触部が存
在するように構成されている。特にかなりの電流密度を
持った高性能半導体回路では、基体表面上において、導
体軌道のオーム抵抗に適合した軌道幅が必要であり、ま
た冷却目的のためにも用いられる基体上での発熱性半導
体要素の最適な熱分布を考慮していない導体構造部とし
ての接触面の幾何学的形状に制限がある。基体表面上で
導体構造部を例えば交差させることは不可能であるの
で、迂回が必要であるが、これは最適な構造とは言い難
い。
たは複数の基体上に、該基体上に接着されている異形の
接触面と、この接触面に設けられた小片状の半導体要素
とを用いて、接続導体が設けられている。接触導体は、
幾何学的に特定された態様で電子回路装置を外部の電流
接続部及び制御接続部に接続させる。基体上の接触面の
幾何学的形状は電子回路装置の幾何学的形状を表してお
り、半導体要素の表面と接触面の表面とは内部の導体
(例えばボンドワイヤー)により接続されている。この
場合、基体表面上での必要な電気的接続はすべて次のよ
うに構成されており、即ち一つの基体上に、外部への接
続のために常にただ一つの特定の接続用導電接触部が存
在するように構成されている。特にかなりの電流密度を
持った高性能半導体回路では、基体表面上において、導
体軌道のオーム抵抗に適合した軌道幅が必要であり、ま
た冷却目的のためにも用いられる基体上での発熱性半導
体要素の最適な熱分布を考慮していない導体構造部とし
ての接触面の幾何学的形状に制限がある。基体表面上で
導体構造部を例えば交差させることは不可能であるの
で、迂回が必要であるが、これは最適な構造とは言い難
い。
【0003】迂回により面積もかなり増大し、基体とこ
れに接続しているケースのコストが増大する。さらに、
基体表面上に配置されている導体部分は、例えば小さな
間隔で上下に配置されている導体部分よりも導電インダ
クタンスが高く、切り換え過程時に高い過電圧が生じ
る。
れに接続しているケースのコストが増大する。さらに、
基体表面上に配置されている導体部分は、例えば小さな
間隔で上下に配置されている導体部分よりも導電インダ
クタンスが高く、切り換え過程時に高い過電圧が生じ
る。
【0004】
【発明が解決しようとする課題】本発明の課題は、基体
の所定の面積で、導線の最適なオーム抵抗と低い電気的
インダクタンスとが得られ、且つ基体表面を最適に活用
して熱が放散されるように、例えば発熱性の半導体要素
を基体表面上に均一に分配させることにより熱が放散さ
れるように発熱性の半導体要素を配置することができる
ように電子的回路装置を、特に高性能半導体回路を構成
することである。
の所定の面積で、導線の最適なオーム抵抗と低い電気的
インダクタンスとが得られ、且つ基体表面を最適に活用
して熱が放散されるように、例えば発熱性の半導体要素
を基体表面上に均一に分配させることにより熱が放散さ
れるように発熱性の半導体要素を配置することができる
ように電子的回路装置を、特に高性能半導体回路を構成
することである。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するため、導体部分が、少なくとも一つの基体の少な
くとも一つの接触面及び少なくとも一つの半導体要素、
または少なくとも一つの基体の複数の接触面を電気的に
接続させ、且つ外部接続部を有していることを特徴とす
るものである。
決するため、導体部分が、少なくとも一つの基体の少な
くとも一つの接触面及び少なくとも一つの半導体要素、
または少なくとも一つの基体の複数の接触面を電気的に
接続させ、且つ外部接続部を有していることを特徴とす
るものである。
【0006】
【実施例】次に、本発明の実施例を添付の図面を用いて
説明する。
説明する。
【0007】図1は、本発明の基本的な原理を図示した
ものである。電子回路装置10は、冷却板12を有して
いる。冷却板12は、冷却フィンを備えた冷却体として
構成することもできる。冷却板12には、公知の態様
で、電子的に絶縁された基体14が固定されている。電
子回路装置10は、半導体要素16と接触面18によっ
て形成される。この場合内側の接続導体20は、例えば
ボンドワイヤー(Bonddraete)として構成され、半導体要
素16と、基体14の表面に固持された接触面18とを
接続させている。
ものである。電子回路装置10は、冷却板12を有して
いる。冷却板12は、冷却フィンを備えた冷却体として
構成することもできる。冷却板12には、公知の態様
で、電子的に絶縁された基体14が固定されている。電
子回路装置10は、半導体要素16と接触面18によっ
て形成される。この場合内側の接続導体20は、例えば
ボンドワイヤー(Bonddraete)として構成され、半導体要
素16と、基体14の表面に固持された接触面18とを
接続させている。
【0008】本発明によれば、電子回路装置10は、基
体14の外側に延びている他の接続導体22,26を有
している。これらの接続導体22,26の機能は以下の
とおりである。
体14の外側に延びている他の接続導体22,26を有
している。これらの接続導体22,26の機能は以下の
とおりである。
【0009】a)分離して配置されている接触面18の
接続、または接触面18と半導体要素16の間の接続。
接続、または接触面18と半導体要素16の間の接続。
【0010】b)電子回路装置を制御回路等の回路に接
続させるため、外側の接続部24により、外部への接続
を可能にする。
続させるため、外側の接続部24により、外部への接続
を可能にする。
【0011】接続導体22,26を基体14上方に配置
することにより、基体14の表面上での導線の案内が避
けられる。図示した実施例の電流経路の場合、基体14
の表面上で導線を案内すると、基体14上で導線が占め
る面積が増大する。本発明にしたがって接続導体22,
26を基体14上方に配置することにより、接続導体2
2,26の多層構造によって接続導体22,26を交差
させることができ、さらに、電流を案内している接触面
18にたいする接続導体22,26の間隔がわずかであ
ることにより、接続導体22,26のインダクタンスの
値が低くなる。また、接続導体22,26の強度を適当
に選定することにより、基体14上で制限的な層強度し
か得られない、接触面18の導体層の場合よりも、接続
導体22,26をコンパクトに構成することができる。
することにより、基体14の表面上での導線の案内が避
けられる。図示した実施例の電流経路の場合、基体14
の表面上で導線を案内すると、基体14上で導線が占め
る面積が増大する。本発明にしたがって接続導体22,
26を基体14上方に配置することにより、接続導体2
2,26の多層構造によって接続導体22,26を交差
させることができ、さらに、電流を案内している接触面
18にたいする接続導体22,26の間隔がわずかであ
ることにより、接続導体22,26のインダクタンスの
値が低くなる。また、接続導体22,26の強度を適当
に選定することにより、基体14上で制限的な層強度し
か得られない、接触面18の導体層の場合よりも、接続
導体22,26をコンパクトに構成することができる。
【0012】本発明による接続導体22,26は一体に
構成することができるが、多体に構成して接続させても
よい。
構成することができるが、多体に構成して接続させても
よい。
【0013】接続導体22,26と接触面18との接
続、または接続導体22,26と半導体要素16との接
続は、蝋付け、溶接、ボンドによる接続によって密に行
なうことができ、もしくは圧力接触によって引き離し可
能に行なうことができる。
続、または接続導体22,26と半導体要素16との接
続は、蝋付け、溶接、ボンドによる接続によって密に行
なうことができ、もしくは圧力接触によって引き離し可
能に行なうことができる。
【0014】接続導体22,26に適当な幾何学的形状
を付与することにより、基体14または冷却板12の各
外周位置における外側の接続部24の位置を、整流器回
路の構造的条件に応じて選択的に固定することができ
る。
を付与することにより、基体14または冷却板12の各
外周位置における外側の接続部24の位置を、整流器回
路の構造的条件に応じて選択的に固定することができ
る。
【0015】図2に図示した電子回路装置が図1に図示
した構成と異なる点は、接続導体22,26の面が基体
14の接触面18の面にたいして一定の角度(例えば9
0°)を取っていること、接続導体22,26を互いに
近接させて案内でき、このことは特定の整流器回路では
非常にコンパクトな構成をもたらし、導体案内のインダ
クタンスを低くさせる。さらにこの実施例では、接続導
体22,26により複数の基体を請求の範囲に記載の構
成に基づいて接続させることができる。
した構成と異なる点は、接続導体22,26の面が基体
14の接触面18の面にたいして一定の角度(例えば9
0°)を取っていること、接続導体22,26を互いに
近接させて案内でき、このことは特定の整流器回路では
非常にコンパクトな構成をもたらし、導体案内のインダ
クタンスを低くさせる。さらにこの実施例では、接続導
体22,26により複数の基体を請求の範囲に記載の構
成に基づいて接続させることができる。
【0016】次に、本発明の有利な構成を列記してお
く。
く。
【0017】(1)接触面(18)または半導体要素
(16)と導体部分(22,26)との接続が、材料結
合性接触によって形成されることを特徴とする電子回路
装置。
(16)と導体部分(22,26)との接続が、材料結
合性接触によって形成されることを特徴とする電子回路
装置。
【0018】(2)接触面(18)または半導体要素
(16)と導体部分(22,26)との接続が、切り離
し可能な接触によって形成されることを特徴とする電子
回路装置。
(16)と導体部分(22,26)との接続が、切り離
し可能な接触によって形成されることを特徴とする電子
回路装置。
【0019】(3)少なくとも一つの導体部分(22,
26)が、主要な部分において、基体表面に平行に延び
ていることを特徴とする電子回路装置。
26)が、主要な部分において、基体表面に平行に延び
ていることを特徴とする電子回路装置。
【0020】(4)導体部分(22,26)が、互いに
小さな間隔で延び、または少なくとも一つの基体(1
4)の接触面(18)にたいして小さな間隔を持って延
びていることを特徴とする電子回路装置。
小さな間隔で延び、または少なくとも一つの基体(1
4)の接触面(18)にたいして小さな間隔を持って延
びていることを特徴とする電子回路装置。
【0021】(5)導体部分(22,26)が、互いに
電気的に分離され、または薄い絶縁体により接触面(1
8)にたいして電気的に分離されていることを特徴とす
る、上記第4項に記載の電子回路装置。
電気的に分離され、または薄い絶縁体により接触面(1
8)にたいして電気的に分離されていることを特徴とす
る、上記第4項に記載の電子回路装置。
【0022】(6)導体部分(22,26)が、互いに
接続されている複数の導電性部分から成っていることを
特徴とする電子回路装置。
接続されている複数の導電性部分から成っていることを
特徴とする電子回路装置。
【0023】(7)導体部分(22,26)が、複数の
半導体要素(16)の同一の電極を接続させていること
を特徴とする電子回路装置。
半導体要素(16)の同一の電極を接続させていること
を特徴とする電子回路装置。
【0024】
【発明の効果】本発明によれば、コンパクトで安価な構
成の電子回路装置が得られる。この構成は、所定の基面
上での高い電流密度を可能にし、接続導体をフレキシブ
ルに配置することにより、例えば整流器回路の構造的、
電気的条件に適合可能である。
成の電子回路装置が得られる。この構成は、所定の基面
上での高い電流密度を可能にし、接続導体をフレキシブ
ルに配置することにより、例えば整流器回路の構造的、
電気的条件に適合可能である。
【図1】本発明の電子回路装置の第1実施例の斜視図で
ある。
ある。
【図2】本発明の電子回路装置の第2実施例の一部分の
斜視図である。
斜視図である。
10 電子回路装置 14 基体 22,26 導体部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴェルナー トゥルスキー ドイツ連邦共和国 ヴェー・8540 シュ ヴァーバッハ ゲオルク・クラフト・シ ュトラーセ 7 (56)参考文献 特開 平1−255257(JP,A) 特開 平5−121605(JP,A) 独国特許出願公開3406420(DE,A 1) 独国特許出願公開3734067(DE,A 1) 独国特許出願公開3839383(DE,A 1) (58)調査した分野(Int.Cl.7,DB名) H01L 25/00 H01L 23/48
Claims (1)
- 【請求項1】 少なくとも一つの絶縁性の基体(14)
と、少なくとも一つの金属性の導体部分(22,26)
とを有し、絶縁性の基体(14)が、その上に設けられ
る接触面(18)と、該接触面(18)に設けられる半
導体要素(16)とを有し、金属性の導体部分(22,
26)が、少なくとも一つの基体(14)の基体面の外
側に配置されている電子回路装置において、 導体部分(22,26)が、少なくとも一つの基体(1
4)の少なくとも一つの接触面(18)及び少なくとも
一つの半導体要素(16)、または少なくとも一つの基
体(14)の複数の接触面(18)を電気的に接続さ
せ、且つ外部接続部を有していることを特徴とする電子
回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4130160.9 | 1991-09-11 | ||
DE4130160A DE4130160A1 (de) | 1991-09-11 | 1991-09-11 | Elektronische schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05243305A JPH05243305A (ja) | 1993-09-21 |
JP3164658B2 true JP3164658B2 (ja) | 2001-05-08 |
Family
ID=6440332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24357792A Expired - Lifetime JP3164658B2 (ja) | 1991-09-11 | 1992-09-11 | 電子回路装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0531984A1 (ja) |
JP (1) | JP3164658B2 (ja) |
DE (1) | DE4130160A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486468A (zh) * | 2015-08-24 | 2017-03-08 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3100834B2 (ja) * | 1994-06-30 | 2000-10-23 | 三菱電機株式会社 | 電動式パワーステアリング回路装置 |
DE19543920C2 (de) * | 1995-11-24 | 2000-11-16 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
US5705848A (en) * | 1995-11-24 | 1998-01-06 | Asea Brown Boveri Ag | Power semiconductor module having a plurality of submodules |
US5777849A (en) * | 1996-02-06 | 1998-07-07 | Asea Brown Boveri Ag | Power semiconductor module having elongate plug contacts |
DE10037533C1 (de) * | 2000-08-01 | 2002-01-31 | Semikron Elektronik Gmbh | Induktivitätsarme Schaltungsanordnung |
JP3910383B2 (ja) * | 2001-07-17 | 2007-04-25 | 株式会社日立製作所 | パワーモジュールおよびインバータ |
DE10144324A1 (de) * | 2001-09-10 | 2003-03-27 | Delphi Tech Inc | Elektrisches Modul |
DE10157362B4 (de) * | 2001-11-23 | 2006-11-16 | Infineon Technologies Ag | Leistungsmodul und Verfahren zu seiner Herstellung |
GB2433354A (en) * | 2005-12-14 | 2007-06-20 | Goodrich Control Sys Ltd | Electrical contact arrangement |
DE102006004322A1 (de) * | 2006-01-31 | 2007-08-16 | Häusermann GmbH | Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung |
JP5076440B2 (ja) * | 2006-10-16 | 2012-11-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
DE102011008261A1 (de) * | 2011-01-11 | 2012-07-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Schiene für die elektrische Kontaktierung eines elektrisch leitfähigen Substrates |
DE102012201889A1 (de) * | 2012-02-09 | 2012-10-04 | Conti Temic Microelectronic Gmbh | Elektrisches Leistungsmodul und Verfahren und Vorrichtung zum Herstellen eines elektrischen Leistungsmoduls |
JP6305302B2 (ja) | 2014-10-02 | 2018-04-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE202018102765U1 (de) | 2018-03-28 | 2018-06-12 | DEHN + SÖHNE GmbH + Co. KG. | Oberflächenmontierbares elektronisches Bauelement mit mindestens zwei elektrischen Anschlusselementen |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2819327C2 (de) * | 1978-05-03 | 1984-10-31 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiterbaueinheit |
IT1212708B (it) * | 1983-02-28 | 1989-11-30 | Ates Componenti Elettron | Dispositivo di potenza a semiconduttore costituito da una molteplicita' di elementi attivi uguali collegati in parallelo. |
EP0138048B1 (en) * | 1983-09-29 | 1993-12-15 | Kabushiki Kaisha Toshiba | Press-packed semiconductor device |
US4819042A (en) * | 1983-10-31 | 1989-04-04 | Kaufman Lance R | Isolated package for multiple semiconductor power components |
JPS60239051A (ja) * | 1984-05-11 | 1985-11-27 | Mitsubishi Electric Corp | 半導体装置 |
JPS6393126A (ja) * | 1986-10-08 | 1988-04-23 | Fuji Electric Co Ltd | 半導体装置 |
DE3839383A1 (de) * | 1988-11-22 | 1990-05-23 | Semikron Elektronik Gmbh | Verfahren zum herstellen einer halbleiterbaueinheit und vorrichtung zur durchfuehrung des verfahrens |
JPH02222565A (ja) * | 1989-02-23 | 1990-09-05 | Mitsubishi Electric Corp | 半導体装置 |
DE3937045A1 (de) * | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
DE9017041U1 (de) * | 1990-12-18 | 1991-03-07 | Akyürek, Altan, Dipl.-Ing., 8560 Lauf | Halbleitermodul |
-
1991
- 1991-09-11 DE DE4130160A patent/DE4130160A1/de not_active Ceased
-
1992
- 1992-09-10 EP EP92115454A patent/EP0531984A1/de not_active Withdrawn
- 1992-09-11 JP JP24357792A patent/JP3164658B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486468A (zh) * | 2015-08-24 | 2017-03-08 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
CN106486468B (zh) * | 2015-08-24 | 2019-03-15 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
Also Published As
Publication number | Publication date |
---|---|
DE4130160A1 (de) | 1993-03-25 |
EP0531984A1 (de) | 1993-03-17 |
JPH05243305A (ja) | 1993-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3164658B2 (ja) | 電子回路装置 | |
JP3051011B2 (ja) | パワ−モジュ−ル | |
US7821128B2 (en) | Power semiconductor device having lines within a housing | |
EP0863549B1 (en) | Semiconductor device comprising a wiring substrate | |
JPH07505505A (ja) | バイアのない1つ以上の電力/接地平面を有するリードフレーム | |
JPH02180056A (ja) | 多機能接地面 | |
US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
JPH08148839A (ja) | 混成集積回路装置 | |
US6605870B2 (en) | Pressure-contact type semiconductor device | |
KR100338655B1 (ko) | 이중 접지를 지닌 알에프 전력 패키지 | |
US5569957A (en) | Low inductance conductor topography for MOSFET circuit | |
US20230197584A1 (en) | Mounting structure for semiconductor module | |
JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
JP2013506310A (ja) | 回路装置およびその製造方法 | |
JP2003229449A (ja) | 半導体装置およびその製造方法 | |
JP2501950B2 (ja) | 半導体装置 | |
JPH0451489Y2 (ja) | ||
KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
WO2024128062A1 (ja) | 半導体装置 | |
WO2022255053A1 (ja) | 半導体装置 | |
JP2867737B2 (ja) | 混成集積回路 | |
JP2527507B2 (ja) | リ―ドフレ―ムおよびこれを用いた半導体装置 | |
JP2555993B2 (ja) | 半導体装置 | |
JPH11340455A (ja) | 絶縁ゲート形電界効果トランジスタ素子 |