JP5076440B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5076440B2
JP5076440B2 JP2006281694A JP2006281694A JP5076440B2 JP 5076440 B2 JP5076440 B2 JP 5076440B2 JP 2006281694 A JP2006281694 A JP 2006281694A JP 2006281694 A JP2006281694 A JP 2006281694A JP 5076440 B2 JP5076440 B2 JP 5076440B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
conductor
welded
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006281694A
Other languages
English (en)
Other versions
JP2008098585A (ja
Inventor
利幸 横前
勝道 上▲柳▼
英司 望月
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006281694A priority Critical patent/JP5076440B2/ja
Priority to US11/872,867 priority patent/US7705443B2/en
Priority to DE102007049481.7A priority patent/DE102007049481B4/de
Publication of JP2008098585A publication Critical patent/JP2008098585A/ja
Application granted granted Critical
Publication of JP5076440B2 publication Critical patent/JP5076440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は半導体装置及び半導体装置の製造方法に関し、特にレーザー溶接技術を用いて作製した半導体装置及び半導体装置の製造方法に関する。
産業用インバータ等の電力変換装置には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子を搭載した半導体装置が用いられている（例えば、特許文献１）。
図１６は半導体装置の要部断面模式図である。
この半導体装置１００の絶縁基板１０１の下には、Ｃｕ（銅）ベース１０２が半田１０３を介して接合されており、Ｃｕ（銅）ベース１０２の上端縁１０２ａには、ＩＧＢＴ素子１０４を取り囲むように、成形された樹脂ケース１０５が接着されている。
樹脂ケース１０５の内壁には外部接続端子として、エミッタ用端子１０６、コレクタ用端子１０７が設けられており、それぞれ複数本のアルミワイヤ１０８，１０９を介して絶縁基板１０１上にＤＣＢ（Direct Copper Bonding）法で形成された回路パターン１１０に電気的に接続されている。
そして、ＩＧＢＴ素子１０４の表面電極は、図示しないアルミ（Ａｌ）で成膜されているが、最表面をＡｕめっき処理を施しているため、半田接合が可能となっている。そして、ＩＧＢＴ素子１０４の上面に位置する表面電極には、ヒートスプレッダ１１１が半田１１２を介して接合されている。即ち、このヒートスプレッダ１１１は、ＩＧＢＴ素子１０４の表面に形成されたエミッタ電極に接続されている。そして、ヒートスプレッダ１１１の上面には、アルミワイヤ１１３の一端がボンディングされ、その他端は、絶縁基板１０１の上に形成された回路パターン１１０に接続されている。このようにして、エミッタ電流がヒートスプレッダ１１１からアルミワイヤ１１３を介して回路パターン１１０に流れる。
ＩＧＢＴ素子１０４の下面にはコレクタ電極が形成されており、半田１１４を介して絶縁基板１０１の回路パターン１１０に接続されている。また、ＩＧＢＴ素子１０４の表面には、図示はしないがゲート電極も形成されており、このゲート電極と回路パターン１１０とを電気的に接続するアルミワイヤ１１５ａがボンディングされている。このゲート電極と電気的に接続される回路パターン１１０の部分からは、さらにアルミワイヤ１１５ｂが延出しており、その先端が樹脂ケース１０５の内壁に設けられた図示しないゲート用端子に接続されている。
さらに、樹脂ケース１０５内のＩＧＢＴ素子１０４等を水分、湿気、塵などから保護するために、樹脂ケース１０５内はゲル１１６で封止されている。
このように、ＩＧＢＴ素子１０４等を搭載した半導体装置１００では、各部位間の電気的接続を確保するために、ワイヤによるボンディングが行われている。
特開２００５−１１６７０２号公報
しかしながら、図１６に示すような半導体装置１００ではエミッタ電流及びコレクタ電流の電流容量が大きいため、一度に大容量の電流が流れるように、アルミワイヤ１０８，１０９，１１３の本数を増加させる必要がある。このため、個々のワイヤを一本ずつ溶接する必要があるため、製造工程の時間が長時間になるという問題があった。
また、最近の半導体装置は、小型化・高密度化を図っているために、半導体装置を構成する各部材が複雑に配置されている。また、半導体装置の大容量化に伴いワイヤの本数が増加するため全てのワイヤのボンディングが完了するまでに手間がかかるという問題があった。
本発明はこのような点に鑑みてなされたものであり、簡便且つ確実な溶接法を利用することにより生産性の高い半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明では、上記課題を解決するために、少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置において、銅ベースと、前記銅ベースに載置され上部には前記第１及び第２の半導体素子が載置された絶縁基板と、前記第１及び第２の半導体素子と外部の端子との間の電気的接続を行う第１ないし第３の導体板と、前記第１ないし第３の導体板を前記外部の端子となる側でそれぞれ固定した樹脂ケースと、を備え、前記樹脂ケースを前記銅ベースに載置したときに、前記第１の導体板の溶接部が前記第１の半導体素子の正極側電極に配置され、前記第２の導体板の溶接部が前記第１の半導体素子の負極側電極と前記第２の半導体素子の正極側電極とにそれぞれ配置され、前記第３の導体板の溶接部が前記第２の半導体素子の負極側電極に配置されてそれぞれレーザー溶接されることを特徴とする半導体装置が提供される。
このような半導体装置によれば、少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置において、半導体装置内の電気的接続が第１ないし第３の導体板によって行われ、第１ないし第３の導体板に設けたそれぞれの溶接部が第１ないし第３の導体板を固定した樹脂ケースを銅ベースに載置したときに、レーザー溶接で溶接しようとする位置に配置される。
また、本発明では、少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置の製造方法において、第１の導体板の溶接部が前記第１の半導体素子の正極側電極に配置され、第２の導体板の溶接部が前記第１の半導体素子の負極側電極と前記第２の半導体素子の正極側電極とにそれぞれ配置され、第３の導体板の溶接部が前記第２の半導体素子の負極側電極に配置されるよう前記第１ないし第３の導体板を外部の端子となる側でそれぞれ固定した樹脂ケースを銅ベースに載置する工程と、前記第１ないし第３の導体板の溶接部にレーザー光を照射して溶接する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置の製造方法において、半導体装置内の電気的接続を行う第１ないし第３の導体板に設けたそれぞれの溶接部が第１ないし第３の導体板を固定した樹脂ケースを銅ベースに載置したときに、レーザー溶接で溶接しようとする位置に配置され、それぞれの溶接部にレーザー光が照射される。
本発明では、少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置において、半導体装置内の電気的接続が第１ないし第３の導体板によって行われ、第１ないし第３の導体板に設けたそれぞれの溶接部を、第１ないし第３の導体板を固定した樹脂ケースを銅ベースに載置したときに、レーザー溶接で溶接しようとする位置に配置するようにした。
また、本発明では、少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置の製造方法おいて、半導体装置内の電気的接続を行う第１ないし第３の導体板に設けたそれぞれの溶接部を、第１ないし第３の導体板を固定した樹脂ケースを銅ベースに載置したときに、レーザー溶接で溶接しようとする位置に配置し、それぞれの溶接部にレーザー光を照射するようにした。
このような半導体装置及び半導体装置の製造方法によれば、第１ないし第３の導体板を固定した樹脂ケースを銅ベースに載置したときに、第１ないし第３の導体板が溶接しようとする位置に配置されるので、溶接が簡便且つ確実になり、生産性の高い半導体装置及び半導体装置の製造方法の実現が可能になる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。この実施の形態では、半導体装置の一例として、ＩＧＢＴ素子及びＦＷＤ（Free Wheeling Diode）素子を搭載した三相インバータを例に説明する。
図１は半導体装置の要部模式図であり、（Ａ）は要部上面模式図であり、（Ｂ）は要部断面模式図である。ここで、（Ｂ）は（Ａ）の断面Ａ−Ａ’の位置に対応している。尚、この図では、樹脂ケース２８に設置されている半導体素子を制御する電極の外部取り出し用リードピンを省略している。これについては後述する。
この半導体装置１０は、Ｃｕベース１１の上に、半田付けしたＣｕ箔１２（（Ａ）では不図示）があり、さらにＣｕ箔１２の上にＤＣＢ法で接合させた絶縁基板１３を有している。絶縁基板１３上には、同様にＤＣＢ法で接合させたＣｕ箔１４ａが形成されている。そして、Ｃｕ箔１４ａの上には、ＩＧＢＴ素子１５及びＦＷＤ素子１６がそれぞれ半田１７を介して搭載されている。このＣｕ箔１４ａは、ＩＧＢＴ素子１５のコレクタ電極及びＦＷＤ素子１６のカソード側と電気的な接続が確保されている。そして、ＩＧＢＴ素子１５及びＦＷＤ素子１６の上には、半田１８を介してヒートスプレッダ１９ａが接合されている。このヒートスプレッダ１９ａは、ＩＧＢＴ素子１５のエミッタ電極及びＦＷＤ素子１６のアノード側と電気的な接続が確保されている。また、絶縁基板１３上には、端子２０が形成され（（Ｂ）では不図示）、この端子２０の表面には、ＩＧＢＴ素子を制御する電極の外部取り出し用リードピン（不図示）がレーザー溶接によって接続されている。
また、リードピンがレーザー溶接された端子２０は、アルミワイヤ２１がボンディングされる。このアルミワイヤ２１によって、ＩＧＢＴ素子１５を制御する電極端子２２と端子２０が電気的に接続される。
そして、三相インバータ回路と直流電源（正極）とを接続する配線として、導体板であるリードフレーム２３が配置される。リードフレーム２３の外部に導出された一端は正極入力端子（Ｐ）となる。リードフレーム２３の２３ａ，２３ｂ，２３ｃは、溶接部であり、それぞれＣｕ箔１４ａ，１４ｂ，１４ｃの上面にレーザー溶接されている。さらに、リードフレーム２３の下方（下層）には、三相インバータ回路と直流電源（負極）とを接続する配線として、リードフレーム２４が配置されている。リードフレーム２４は、Ｐバスバー用のリードフレーム２３と並行になるように配置されている。リードフレーム２４の外部に導出された一端は負極入力端子（Ｎ）となる。そして、リードフレーム２４の２４ａ，２４ｂ，２４ｃは溶接部であり、ヒートスプレッダ１９ｄ，１９ｅ，１９ｆの上面にそれぞれレーザー溶接されている。
また、交流出力導体となる配線には、同様にリードフレームを用いる。例えば、Ｕ相用のリードフレーム２５については、リードフレーム２５の溶接部２５ａがＣｕ箔１４ｄの上面にレーザー溶接され、溶接部２５ｂがヒートスプレッダ１９ａの上面にレーザー溶接されている。Ｖ相用のリードフレーム２６については、リードフレーム２６の溶接部２６ａがＣｕ箔１４ｅの上面にレーザー溶接され、溶接部２６ｂがヒートスプレッダ１９ｂの上面にレーザー溶接されている。Ｗ相用のリードフレーム２７については、リードフレーム２７の溶接部２７ａがＣｕ箔１４ｆの上面にレーザー溶接され、溶接部２７ｂがヒートスプレッダ１９ｃの上面にレーザー溶接されている。
リードフレーム２３〜２７及び図示していないリードピンは、予め樹脂ケース２８に一体に形成されていて、樹脂ケース２８をＣｕベース１１に載置することで溶接部の位置決めを行う。そして、レーザー溶接工程で溶接部を順次溶接する。
尚、リードフレーム２３〜２７の材質は、例えばＣｕで、厚みは０．３〜１．５ｍｍである。また幅は、２〜５０ｍｍである。その構造については、平面形状の他、リードフレーム２３，２５，２６，２７の一部分に傾斜を持たせ、それらを立体的に配置している。
このように、半導体装置１０は、少なくとも１つの半導体素子（ＩＧＢＴ素子１５、ＦＷＤ素子１６）を搭載し、半導体装置１０内の電気的接続を複数の導体板によって行っている。そして、レーザー溶接を行う場合に、複数の導体板であるリードフレーム２３〜２７に設けたそれぞれの溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂがレーザー光源に向けて露出するように、複数の導体板が立体的に配置されている。換言すると、溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂは、他の導体板に覆われないように配置されている。
また、複数の導体板の少なくとも一つが半導体装置１０の出力導体であり、半導体素子の電極、半導体素子を搭載した基板の回路パターンの少なくとも１つにレーザー溶接されている。さらに、複数の導体板の少なくとも一つが半導体装置１０の入力導体であり、半導体素子の電極、半導体素子を搭載した基板の回路パターンの少なくとも１つにレーザー溶接されている。そして、半導体素子の上部に配置された電極は、半導体素子の電極層に接合されたヒートスプレッダである。
このような構造によれば、レーザー溶接工程において、リードフレーム２３〜２７に設けたそれぞれの溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂがレーザー光源に向けて露出されているので、各溶接部のレーザー溶接工程を連続して１つの工程とすることができる。即ち、レーザー溶接工程の途中に他の導体板の配置工程などがないため、溶接が簡便且つ確実になり、生産性の高い半導体装置の実現が可能になる。
また、このような立体的なリードフレーム２３〜２７の配置によれば、従来のワイヤボンディングで接続していた回路パターンを形成させる必要が無いため、モジュールのサイズを小さくすることができる。
また、リードフレーム２３〜２７がヒートスプレッダとしての機能を有するため、半導体装置の大容量化に伴う発熱をリードフレームを介して拡散させることができる。
また、Ｐバスバー用のリードフレーム２３とＮバスバー用のリードフレーム２４とが並行して配置されているので、電流によって発生する磁界が打ち消し合い、インダクタンスが低下する。その結果、大きなサージ電圧が印加されなくなり、回路の誤動作を防止し、半導体素子の破壊を防止することができる。
次に、上記の半導体装置１０の製造工程について説明する。図２から図５は半導体装置１０の製造工程を説明する要部図である。
図２はパワーセル製造工程の要部模式図であり、（Ａ）はパワーセルの要部上面模式図であり、（Ｂ）はパワーセルの要部断面模式図である。ここで、（Ｂ）は（Ａ）の断面Ａ−Ａ’の位置に対応している。
所定の大きさの絶縁基板１３にＤＣＢ法で、Ｃｕ箔１２及び回路パターンとなるＣｕ箔１４を接合する。
次いで、Ｃｕ箔１４の上に、それぞれ２個のＩＧＢＴ素子１５及びＦＷＤ素子１６を半田１７を介して、半田付けする。そして、ＩＧＢＴ素子１５及びＦＷＤ素子１６の上に、ヒートスプレッダ１９ａを半田１８を介して半田付けする。この状態で、Ｃｕ箔１４は、ＩＧＢＴ素子１５のコレクタ電極及びＦＷＤ素子１６のカソード側に電気的に接続されている。また、ヒートスプレッダ１９ａは、ＩＧＢＴ素子１５のエミッタ電極及びＦＷＤ素子１６のアノード側に電気的に接続されている。
続いて、絶縁基板１３上に、予め形成させた端子２０とＩＧＢＴ素子１５上に形成されている制御用の電極端子２２とをアルミワイヤ２１で、それぞれをボンディングする。このボンディングは、例えば超音波接合法により行う。尚、端子２０は、Ｃｕ箔１４と同様にＤＣＢ法によって形成しておけばよい。
そして、それぞれ２個のＩＧＢＴ素子１５及びＦＷＤ素子１６を有したパワーセル３０の完成に至る。
図３はパワーセルのＣｕベース上への実装工程を説明する要部上面模式図である。
上記のパワーセル３０の６個をＣｕベース１１の上に半田付けにより搭載する。この段階で、リードフレームが実装されていない半導体装置１０が製造される。
次に、上記のリードフレームが実装されていない半導体装置１０に嵌合するリードフレームを備えた樹脂ケースの構造について説明する。
図４は樹脂ケースの構造を説明する要部模式図であり、（Ａ）は要部上面模式図であり、（Ｂ）は要部矢視断面模式図である。ここで、（Ｂ）は、（Ａ）の断面Ａ−Ａ’を、図（Ａ）の左方向から眺めた矢視図である。
この図に示すように、上述したリードフレーム２３〜２７は、金型成形によって樹脂ケース２８の側面に一体となって封止され、それぞれの位置が固定されている。特に、リードフレーム２３，２４は、それぞれが並行になるように樹脂ケース２８の側壁２８ａにその一部分が樹脂によって固定されている。
また、導体板であるリードピン２９が同様に金型成形によって樹脂ケース２８の上面に一体となってその一部分が封止され、その位置が固定されている。このリードピン２９は、図１に示す端子２０にレーザー溶接される。即ち、リードピン２９は、ＩＧＢＴ素子１５の制御用の電極端子２２にアルミワイヤ２１を介して電気的に接続された端子２０に電気的に接続される。尚、リードピンの材質は、例えばＣｕで、厚みは０．３〜１．５ｍｍであり、幅は、１〜５ｍｍである。また、リードピンにはＣｕのほか、黄銅やリン青銅なども適用可能である。
このように、樹脂ケース２８は、リードフレーム２３〜２７及びリードピン２９の立体的な配置を保持したまま、樹脂ケース２８及びリードピン２９と一体となってそれらを固定している。即ち、リードフレーム２３〜２７及びリードピン２９に設けられたそれぞれの溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａの位置が樹脂ケース２８によって、予め決められているので、溶接をする際に、リードフレーム２３〜２７及びリードピン２９を保持する冶具が不要になる。
また、固定されたリードフレーム２３，２５，２６，２７及びリードピン２９の溶接部以外の部分は傾斜構造を備えている（リードピン２９については後述する。）。リードフレーム２３〜２７及びリードピン２９のそれぞれの溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａは、絶縁基板１３と平行（これを水平方向とする）となるように加工されている。本実施形態では、リードフレーム２３〜２７及びリードピン２９を立体的に配置するために、水平方向から立ち上がる部分を、水平方向から鉛直に立ち上げるのではなく、この部分を傾斜構造としている。傾斜構造の傾斜角については後述する。
従って、リードフレーム２３〜２７及びリードピン２９のそれぞれの溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａを被溶接部に接触させると、リードフレーム２３，２５，２６，２７のバネ効果により被溶接部に所定の荷重が加わる。その結果、溶接をする際に溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａと被溶接部とが離隔することなく、確実に溶接を行うことができる。
また、このような傾斜構造によれば、溶接をする際に用いるレーザー光によって、リードフレーム２３〜２７及びリードピン２９の溶接部以外の部分が照射されないという機能を備える。
また、上記のリードフレーム２３〜２７及びリードピン２９については、樹脂で封止する前に、その表面に、Ｎｉ（ニッケル）を鍍金してもよい。これにより、溶接部においてレーザー光の吸収効率を上昇させることができる。その他、必要に応じてＡｕ（金）鍍金，Ｓｎ（スズ）鍍金をしてもよい。
図５は半導体装置の要部模式図であり、（Ａ）は半導体装置の要部上面模式図であり、（Ｂ）はリードピンと端子との溶接状態を説明する要部断面模式図である。ここで（Ｂ）は、一つのパワーセル３０の拡大した断面図であり、リードフレーム及び樹脂ケースについては略されている。そして、（Ｂ）は（Ａ）の断面Ａ−Ａ’の位置に対応している。
半導体装置１０の周辺を樹脂ケース２８で封止するために、リードフレーム２３〜２７及びリードピン２９の一部分が樹脂により固定された樹脂ケース２８を図３に示した半導体装置１０の上方から被せるように嵌合し、載置する。そして、溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａを被溶接部に接触させる。この段階で、リードフレーム２３〜２７及びリードピン２９に設けたそれぞれの溶接部がレーザー溶接で用いるレーザー光源に向けて露出するように立体的に配置される。さらに、リードフレーム２３，２５，２６，２７は、上述したように傾斜構造をしている。同様に、リードピン２９も傾斜構造をしている。
そして、全ての溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａにレーザー（例えば、Ｎｄ3+ＹＡＧレーザー）を例えば３ポイント照射し、溶接部と披溶接部とをボンディングする。ここで、リードフレーム２３，２５，２６，２７及びリードピン２９は、傾斜構造によるバネ効果を備えている。従って、溶接部２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａには、所定の荷重が与えられている。従って、レーザー光を照射することにより、リードフレーム２３，２５，２６，２７及びリードピン２９の温度が上昇し、僅かな変形等が生じても、溶接中に溶接部と非溶接部が離隔することはなく、確実に溶接を行うことができる。
ボンディングが終了した後、樹脂ケース２８内に、ゲルまたはエポキシ樹脂を充填し、蓋で樹脂ケース２８を密閉する（不図示）。
以上の工程で、半導体装置１０の完成に至る。
このような半導体装置の製造方法によれば、ボンディングをする場合に、全ての溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａがレーザー溶接で用いるレーザー光源に向けて露出されているので、溶接が簡便且つ確実になり、生産性の高い半導体装置及び半導体装置の製造方法の実現が可能になる。特に、溶接部２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａが半導体装置の上部からみて全て露出しているので、連続してレーザー光を照射させることができ、１工程で溶接を完了させることができる。その結果、作業工程の迅速化を図ることができる。具体的には、配線がワイヤである場合に比べ、リードフレームを用いて溶接を行うと、ボンディング時間が３０分の１に短縮される。
ところで、図１に示す半田１７、１８の厚みにばらつきがあったり、溶接中のレーザー照射による温度上昇により、Ｃｕベース１１に僅かな変形が生じたりすると、Ｃｕベース１１からヒートスプレッダ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆの表面までの高さにばらつきが生じることがある。
このような場合、上述したリードフレーム２３，２５，２６，２７の傾斜構造だけでは、充分なバネ効果が得られず、溶接をする際に溶接部と披溶接部とが離隔する場合がある。あるいは、その逆に、溶接部の披溶接部に対する荷重が過剰になり、素子等にダメージを与える場合がある。
そこで、溶接をより確実に行うためには、リードフレームの構造について、傾斜構造以外に、その剛性を局所的に低下させる必要がある。
以下に、リードフレームの剛性を局所的に低下させることのできる構造について説明する。
図６はリードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である。
この図に示すように、リードフレーム４０の厚みが一部分において薄くなるように、少なくともリードフレームの上面または下面に凹部４０ａ，４０ｂを設ける。これにより、リードフレーム４０の剛性を局所的に低下させることができる。
図７はリードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である。
この図に示すように、リードフレーム４１の一部分に貫通するスリット４１ａを少なくともひとつ設ける。これにより、リードフレーム４１の剛性を局所的に低下させることができる。
図８はリードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である。
この図に示すように、リードフレーム４２の一部分にディンプル４２ａを少なくともひとつ設ける。そして、そのディンプル４２ａは、少なくともリードフレームの上面または下面に形成する。これにより、リードフレーム４２の剛性を低下させることができる。
図９はリードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である。
この図に示すように、リードフレーム４３の一部分の側面にＵ字状の括れ部４３ａを設ける。これにより、リードフレーム４３の剛性を局所的に低下させることができる。
図１０はリードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である。
この図に示すように、リードフレーム４３の一部分の側面に、少なくともひとつのＵ字状の括れ部４３ａをリードフレーム４３の一部分の側面に設ける。特に、リードフレーム４３の両側面に括れ部４３ａを設けた場合は、両側面に配設した括れ部４３ａを対向させず、両側面の配置位置の位相をずらすことで弾性が増加し、且つリードフレーム４３の剛性を局所的に低下させることができる。
図１１はリードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である。
この図に示すように、リードフレーム４４の一部分の側面に少なくともひとつの矩形状の括れ部４４ａをリードフレーム４４の一部分の側面に設ける。これにより、リードフレーム４４の剛性を局所的に低下させることができる。
以上のようなリードフレームの構造によれば、例えば、半田１７，１８の厚みにばらつきがあったり、溶接中の温度上昇により、Ｃｕベースに僅かな変形が生じたりしても、リードフレームの剛性を局所的に低減することができるので、溶接をより確実に行うことができる。
また、以上のようなリードフレームの構造によれば、リードフレームの剛性を低下させるための部分を設けたことにより、この部分において、樹脂を充填して半導体装置１０内を封止した際に、封止樹脂とリードフレームとの密着性が高めることができる。
次に、リードピンの配置を変形させた半導体装置について説明する。
図１２は半導体装置の要部模式図であり。（Ａ）は半導体装置の要部上面模式図であり、（Ｂ）はリードピンと端子との溶接状態を説明する要部断面模式図である。ここで（Ｂ）は、一つのパワーセルの拡大した断面図であり、リードフレーム及び樹脂ケースについては略されている。そして、（Ｂ）は（Ａ）の断面Ａ−Ａ’の位置に対応している。また、この図においては、図１及び図５に示す要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
この半導体装置５０では、ＩＧＢＴ素子１５の上に形成された制御用電極端子（不図示）の上に、金属端子台１５ｂを制御用電極端子表面のＮｉ層（不図示）の上に接合した半田１５ａを介して接合させている。金属端子台１５ｂの材質は、例えばＣｕである。
そして、樹脂ケース２８に封止したリードピン２９を直接、ＩＧＢＴ素子１５の上に設けた金属端子台１５ｂに接触させ、レーザー照射によりリードピン２９の溶接部２９ａと金属端子台１５ｂとを溶接する。
このような半導体装置５０及びリードピン２９の配置によれば、絶縁基板１３上に端子を形成する工程及びワイヤをボンディングする工程が省け、作業効率を向上させることができる。また、リードピン２９を直接的にＩＧＢＴ素子１５の上に設けた金属端子台１５ｂに溶接することができ、図１に示すような端子２０を形成する領域が不要になり、半導体装置のサイズを縮小させるこができる。
ところで、リードピン２９については、その本数が多く、上述した図４に示す樹脂ケース２８に封止すると手間がかかり、作業効率が低下する場合がある。そこで、複数のリードピンが樹脂により予め封止されたリードピンユニットが提供される。
図１３はリードピンユニットの要部模式図であり、（Ａ）は要部上部模式図であり、（Ｂ）は要部断面図である。ここで、（Ｂ）は（Ａ）のＡ−Ａ’の位置に対応している。
この図に示すように、複数のリードピン２９を一体的に樹脂２８ｂに封止し、固定する。そして、樹脂２８ｂで封止したリードピンユニット６０を樹脂ケース２８の所定の位置に嵌合させ、成形により樹脂ケース２８に固定させる。
このようなリードピンユニット６０によれば、樹脂ケース２８にリードピン２９を直接封止する手間を省くことができ、作業効率が向上する。
また、リードピン２９を直接接合する金属端子台についても、その数が多く、上述したＩＧＢＴ素子の上に金属端子台を個別に接合すると手間がかかり、作業効率が低下する。そこで、複数の金属端子台を絶縁材料により予め封止した金属端子台ユニットを形成する。
図１４は金属端子台ユニットの要部模式図であり、（Ａ）は金属端子台ユニットの要部上面模式図及び要部断面図であり、（Ｂ）は金属端子台ユニットをＩＧＢＴ素子に接合させた状態を説明する要部上面模式図である。
この図に示すように、複数の金属端子台１５ｂを一体的に絶縁材料（本例では樹脂２８ｃ）に封止し、固定する。そして、封止した金属端子台ユニット７０をＩＧＢＴ素子１５の上に形成した制御用電極端子（不図示）の上に金属端子台ユニット７０を半田付けにより接合する。
このような金属端子台ユニット７０によれば、ＩＧＢＴ素子１５の上に金属端子台１５ｂを別個に半田付けを行う手間を省くことができ、作業効率が向上する。
最後に、リードフレームに傾斜構造の角度と、溶接で用いるレーザー光の開口角の関係について説明する。
図１５はレーザー光の開口角とリードフレームの傾斜構造の角度との関係を説明する概略図である。
この図に示すように、リードフレーム４５の傾斜角Ｙは、照射するレーザー光の開口角Ｘより、広角になるように傾斜させる。即ち、リードフレーム４５の溶接部４５ｂ以外の部分は、レーザー光によって照射されない構造を有している。従って、レーザーユニット８１から発せられるレーザー光８０がリードフレーム４５の傾斜面４５ａに照射されず、傾斜面４５ａの溶解及び熱膨張による溶接中のリードフレーム４５の変形を防止することができる。
このように、導体板であるリードフレーム４５の溶接部４５ｂにレーザー光を照射させた場合、溶接部４５ｂ以外の部分がレーザー光によって照射されないように、リードフレーム４５が傾斜している。これは、上述したリードピン２９についても同様である。
尚、上記の説明では、三相インバータを例に、本発明のリードフレームの構造を説明してきたが、本発明のリードフレームを備える半導体装置は、特に三相インバータに限るものではない。本発明は、半導体装置で構成される他の電力変換装置等に容易に転用することができる。
半導体装置の要部模式図であり、（Ａ）は要部上面模式図であり、（Ｂ）は要部断面模式図である。 パワーセル製造工程の要部模式図であり、（Ａ）はパワーセルの要部上面模式図であり、（Ｂ）はパワーセルの要部断面模式図である。 パワーセルのＣｕベース上への実装工程を説明する要部上面模式図である。 樹脂ケースの構造を説明する要部模式図であり、（Ａ）は要部上面模式図であり、（Ｂ）は要部矢視断面模式図である。 半導体装置の要部模式図であり、（Ａ）は半導体装置の要部上面模式図であり、（Ｂ）はリードピンと端子との溶接状態を説明する要部断面模式図である。 リードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である（その１）。 リードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である（その２）。 リードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である（その３）。 リードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である（その４）。 リードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である（その１）。 リードフレーム構造の変形例を説明する要部模式図であり、（Ａ）はリードフレームの要部側面模式図であり、（Ｂ）は要部立体模式図である（その２）。 半導体装置の要部模式図であり。（Ａ）は半導体装置の要部上面模式図であり、（Ｂ）はリードピンと端子との溶接状態を説明する要部断面模式図である。 リードピンユニットの要部模式図であり、（Ａ）は要部上部模式図であり、（Ｂ）は要部断面図である。 金属端子台ユニットの要部模式図であり、（Ａ）は金属端子台ユニットの要部上面模式図及び要部断面図であり、（Ｂ）は金属端子台ユニットをＩＧＢＴ素子に接合させた状態を説明する要部上面模式図である。 レーザー光の開口角とリードフレームの傾斜構造の角度との関係を説明する概略図である。 半導体装置の要部断面模式図である。
符号の説明
１０，５０ 半導体装置
１１ Ｃｕベース
１２，１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ Ｃｕ箔
１３ 絶縁基板
１５ ＩＧＢＴ素子
１５ｂ 金属端子台
１６ ＦＷＤ素子
１５ａ，１７，１８ 半田
１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ ヒートスプレッダ
２０ 端子
２１ アルミワイヤ
２２ 電極端子
２３，２４，２５，２６，２７，４０，４１，４２，４３，４４，４５ リードフレーム
２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ，２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂ，２９ａ，４５ｂ 溶接部
２８ 樹脂ケース
２８ａ 側壁
２８ｂ，２８ｃ 樹脂
２９ リードピン
３０ パワーセル
４０ａ，４０ｂ 凹部
４１ａ スリット
４２ａ ディンプル
４３ａ，４４ａ 括れ部
４５ａ 傾斜面
６０ リードピンユニット
７０ 金属端子台ユニット
８０ レーザー光
８１ レーザーユニット

Claims (17)

  1. 少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置において、
    銅ベースと、
    前記銅ベースに載置され上部には前記第１及び第２の半導体素子が載置された絶縁基板と、
    前記第１及び第２の半導体素子と外部の端子との間の電気的接続を行う第１ないし第３の導体板と、
    前記第１ないし第３の導体板を前記外部の端子となる側でそれぞれ固定した樹脂ケースと、
    を備え、
    前記樹脂ケースを前記銅ベースに載置したときに、前記第１の導体板の溶接部が前記第１の半導体素子の正極側電極に配置され、前記第２の導体板の溶接部が前記第１の半導体素子の負極側電極と前記第２の半導体素子の正極側電極とにそれぞれ配置され、前記第３の導体板の溶接部が前記第２の半導体素子の負極側電極に配置されてそれぞれレーザー溶接されることを特徴とする半導体装置。
  2. 前記第２の導体板が前記半導体装置の出力導体であり、前記第２の導体板が前記第１の半導体素子の負極側電極と、前記第２の半導体素子の正極側電極を接合した前記絶縁基板の回路パターンとにそれぞれレーザー溶接されることを特徴とする請求項１記載の半導体装置。
  3. 前記第１及び第３の導体板が前記半導体装置の入力導体であり、前記第３の導体板が前記第２の半導体素子の負極側電極に、前記第１の導体板が前記第１の半導体素子の正極側電極を接合した前記絶縁基板の回路パターンにそれぞれレーザー溶接することを特徴とする請求項１記載の半導体装置。
  4. 前記第１及び第２の半導体素子の負極側電極は、前記第１及び第２の半導体素子の電極層に接合されたヒートスプレッダであることを特徴とする請求項２または３記載の半導体装置。
  5. 前記第１及び第２の半導体素子の制御端子が前記第１及び第２の半導体素子を搭載した前記絶縁基板の回路パターンに電気的に接続され、かつ、前記回路パターンには前記樹脂ケースに固定されたリードピンがレーザー溶接されることを特徴とする請求項１記載の半導体装置。
  6. 前記第１及び第２の半導体素子が前記樹脂ケースに充填された樹脂で封止されていることを特徴とする請求項１記載の半導体装置。
  7. 前記第１及び第２の導体板は、その先端部にある前記溶接部に隣接する部分が、傾斜構造を有してバネ効果を持たせたことを特徴とする請求項１記載の半導体装置。
  8. 前記第１及び第２の導体板は、その先端部にある前記溶接部に隣接する部分が、前記溶接部に照射されるレーザー光の開口角より広角になるように、傾斜していることを特徴とする請求項１記載の半導体装置。
  9. 前記第１ないし第３の導体板の少なくとも上面または下面に、前記第１ないし第３の導体板の厚みに差を設けるための凹部が形成されていることを特徴とする請求項１記載の半導体装置。
  10. 前記第１ないし第３の導体板に、少なくとも一つのスリットが形成されていることを特徴とする請求項１記載の半導体装置。
  11. 前記第１ないし第３の導体板の少なくとも上面または下面に、少なくとも一つのディンプルが形成されていることを特徴とする請求項１記載の半導体装置。
  12. 前記第１ないし第３の導体板の側面に、少なくとも一つのＵ字状の括れ部が形成されていることを特徴とする請求項１記載の半導体装置。
  13. 前記第１ないし第３の導体板の側面に、少なくとも一つの矩形状の括れ部が形成されていることを特徴とする請求項１記載の半導体装置。
  14. 複数の前記リードピンが、樹脂によって一体的に固定されてリードピンユニットを形成していることを特徴とする請求項５記載の半導体装置。
  15. 前記第１及び第２の半導体素子の制御端子上に金属端子台が形成され、前記樹脂ケースに固定されたリードピンが、前記金属端子台にレーザー溶接されることを特徴とする請求項１記載の半導体装置。
  16. 複数の前記金属端子台が絶縁材料によって一体的に固定されて金属端子台ユニットを形成していることを特徴とする請求項１５記載の半導体装置。
  17. 少なくとも１組の第１及び第２の半導体素子を搭載した半導体装置の製造方法において、
    第１の導体板の溶接部が前記第１の半導体素子の正極側電極に配置され、第２の導体板の溶接部が前記第１の半導体素子の負極側電極と前記第２の半導体素子の正極側電極とにそれぞれ配置され、第３の導体板の溶接部が前記第２の半導体素子の負極側電極に配置されるよう前記第１ないし第３の導体板を外部の端子となる側でそれぞれ固定した樹脂ケースを銅ベースに載置する工程と、
    前記第１ないし第３の導体板の溶接部にレーザー光を照射して溶接する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2006281694A 2006-10-16 2006-10-16 半導体装置及び半導体装置の製造方法 Active JP5076440B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006281694A JP5076440B2 (ja) 2006-10-16 2006-10-16 半導体装置及び半導体装置の製造方法
US11/872,867 US7705443B2 (en) 2006-10-16 2007-10-16 Semiconductor device with lead frame including conductor plates arranged three-dimensionally
DE102007049481.7A DE102007049481B4 (de) 2006-10-16 2007-10-16 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006281694A JP5076440B2 (ja) 2006-10-16 2006-10-16 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008098585A JP2008098585A (ja) 2008-04-24
JP5076440B2 true JP5076440B2 (ja) 2012-11-21

Family

ID=39185225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281694A Active JP5076440B2 (ja) 2006-10-16 2006-10-16 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7705443B2 (ja)
JP (1) JP5076440B2 (ja)
DE (1) DE102007049481B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741628B2 (en) 2014-11-18 2017-08-22 Fuji Electric Co., Ltd. Method for manufacturing semiconductor module and intermediate assembly unit of the same

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066282A (ja) * 2009-09-18 2011-03-31 Tokai Rika Co Ltd 発熱デバイス装置
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
JP2011193566A (ja) 2010-03-12 2011-09-29 Nissin Kogyo Co Ltd 電子基板の電気接続構造
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
JP5585352B2 (ja) * 2010-09-29 2014-09-10 富士通セミコンダクター株式会社 リードフレーム、半導体装置及びその製造方法
US9136209B2 (en) 2011-01-07 2015-09-15 Fuji Electric Co., Ltd. Semiconductor device with specific lead frame for a power semiconductor module
JP6043049B2 (ja) * 2011-03-30 2016-12-14 株式会社東芝 半導体装置の実装構造及び半導体装置の実装方法
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
JP5733401B2 (ja) * 2011-08-10 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5661052B2 (ja) 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
KR101890752B1 (ko) * 2012-11-01 2018-08-22 삼성전자 주식회사 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
US9609775B2 (en) * 2012-11-05 2017-03-28 Nsk Ltd. Semiconductor module
KR102034717B1 (ko) 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
KR101728264B1 (ko) 2013-02-26 2017-04-18 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
CN105393354B (zh) 2013-07-16 2018-05-25 三菱电机株式会社 半导体装置
JP6354415B2 (ja) 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法
JP6304974B2 (ja) 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
WO2015045648A1 (ja) 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP2015119072A (ja) 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
JP6350765B2 (ja) 2016-01-15 2018-07-04 富士電機株式会社 半導体装置
US10137789B2 (en) 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
US10340811B2 (en) 2016-11-28 2019-07-02 Ford Global Technologies, Llc Inverter switching devices with gate coils to enhance common source inductance
JP6786416B2 (ja) 2017-02-20 2020-11-18 株式会社東芝 半導体装置
JP6891621B2 (ja) * 2017-04-27 2021-06-18 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2018207656A1 (ja) 2017-05-11 2018-11-15 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
CN109727938A (zh) * 2017-10-31 2019-05-07 苏州固锝电子股份有限公司 整流桥式半导体器件
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件
WO2019215806A1 (ja) * 2018-05-08 2019-11-14 三菱電機株式会社 配線部材及びこれを備えた半導体モジュール
DE112019002851T5 (de) * 2018-06-06 2021-03-04 Mitsubishi Electric Corporation Halbleiterbauelement und leistungswandlervorrichtung
JP7031521B2 (ja) * 2018-07-19 2022-03-08 株式会社デンソー 電力変換装置
DE102018214059A1 (de) * 2018-08-21 2020-02-27 Robert Bosch Gmbh Gehäuserahmen für ein Steuergerät, welcher zur elektrischen Außenkontaktierung eines Schaltungsträgers des Steuergeräts geeignet ist
CN113056813B (zh) * 2019-04-08 2024-03-12 新电元工业株式会社 半导体装置
DE102019112979A1 (de) * 2019-05-16 2020-11-19 Infineon Technologies Ag Clip mit Verriegelungsausnehmung
CN113016069A (zh) * 2019-07-30 2021-06-22 东芝三菱电机产业系统株式会社 元件模块
JP7131708B2 (ja) * 2019-08-13 2022-09-06 富士電機株式会社 半導体装置
CN116472606A (zh) * 2020-10-14 2023-07-21 罗姆股份有限公司 半导体模块、以及半导体模块的制造方法
WO2022080122A1 (ja) 2020-10-14 2022-04-21 ローム株式会社 半導体モジュール
JP7352753B2 (ja) 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
DE202021004370U1 (de) 2020-10-14 2023-12-12 Rohm Co., Ltd. HalbleitermoduL

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162641A (ja) * 1990-10-26 1992-06-08 Nec Corp レーザボンディング法
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP3421747B2 (ja) * 1995-02-15 2003-06-30 セイコーエプソン株式会社 圧電発振器及び電圧制御発振器
JP3466329B2 (ja) * 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
DE50013161D1 (de) * 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6507264B1 (en) * 2000-08-28 2003-01-14 Littelfuse, Inc. Integral fuse for use in semiconductor packages
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
US6841858B2 (en) * 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
JP2004128265A (ja) * 2002-10-03 2004-04-22 Toyota Industries Corp 半導体モジュールおよび板状リード
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
JP4244760B2 (ja) 2003-07-29 2009-03-25 富士電機デバイステクノロジー株式会社 半導体装置
JP2005116702A (ja) 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741628B2 (en) 2014-11-18 2017-08-22 Fuji Electric Co., Ltd. Method for manufacturing semiconductor module and intermediate assembly unit of the same

Also Published As

Publication number Publication date
US7705443B2 (en) 2010-04-27
JP2008098585A (ja) 2008-04-24
DE102007049481A1 (de) 2008-04-17
US20080150102A1 (en) 2008-06-26
DE102007049481B4 (de) 2021-04-01

Similar Documents

Publication Publication Date Title
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
US8441117B2 (en) Semiconductor device
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP4438489B2 (ja) 半導体装置
US8779584B2 (en) Semiconductor apparatus
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP4924411B2 (ja) 電力半導体装置
JP5098951B2 (ja) 半導体装置
JP6686691B2 (ja) 電子装置
CN108604579B (zh) 电子装置及其制造方法
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
WO2018181727A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP6667737B1 (ja) 半導体モジュールおよび電力変換装置
KR102100859B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP2014027324A (ja) 半導体装置及び半導体装置の製造方法
WO2021100747A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
WO2020039986A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2009224529A (ja) 半導体装置およびその製造方法
US20220384321A1 (en) Semiconductor module and method for fabricating the same
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2012142622A (ja) 半導体装置
JP2021190653A (ja) 半導体装置及び電力変換装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250