JP2022067375A - 電力用半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

電力用半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP2022067375A
JP2022067375A JP2020176057A JP2020176057A JP2022067375A JP 2022067375 A JP2022067375 A JP 2022067375A JP 2020176057 A JP2020176057 A JP 2020176057A JP 2020176057 A JP2020176057 A JP 2020176057A JP 2022067375 A JP2022067375 A JP 2022067375A
Authority
JP
Japan
Prior art keywords
surface portion
lead
lead frame
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020176057A
Other languages
English (en)
Other versions
JP7535909B2 (ja
Inventor
裕史 川島
Yuji Kawashima
隼人 寺田
hayato Terada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020176057A priority Critical patent/JP7535909B2/ja
Publication of JP2022067375A publication Critical patent/JP2022067375A/ja
Application granted granted Critical
Publication of JP7535909B2 publication Critical patent/JP7535909B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】小型化を図ることができる電力用半導体装置と、その製造方法と、それを使用した電力変換装置とを提供する。【解決手段】電力用半導体装置１では、第１リードフレーム３と第２リードフレーム２５とを封止する封止体５１は、対向する第１側面部５１ａと第２側面部５１ｂとを有する。第１側面部５１ａは、第１側面部第１部５２ａおよび第１側面部第２部５２ｂを含む。第１側面部第１部５２ａは、第１側面部第２部５２ｂに対して、第２側面部５１ｂが位置している側とは反対の側に距離を隔てて位置している。封止体５１から突出する複数の第１リード端子５および複数の第２リード端子２７のうち、第１側面部第１部５２ａから突出する第１リード端子５と、第１側面部第２部５２ｂから突出する第２リード端子２７とは、Ｘ軸方向に距離を隔てて位置している。【選択図】図１

Description

本開示は、電力用半導体装置およびその製造方法ならびに電力変換装置に関する。
鉄道車両、自動車、ＦＡ（Factory Automation）機器等に搭載されるインバータには、電力用半導体装置が実装されている。電力用半導体装置は、インバータに実装される電子部品の全実装面積に占める比率が比較的高い。このため、電力用半導体装置を小型化することが、インバータとしての機器の小型化に繋がる。
インバータに搭載される電力用半導体装置として、ＤＩＰ（Dual In-line Package）タイプの電力用半導体装置（モジュール）は、高い信頼性を有しており、主流の電力用半導体装置とされる。このタイプの電力用半導体装置は、トランスファーモールドによって樹脂封止される。パッケージとしての樹脂の側面部には端子が配置されている。トランスファーモールドによる製造プロセスでは、モールド金型を使用して樹脂を充填し、電子部品を樹脂によって封止することでパッケージが形成される。
電力用半導体装置の生産性を向上させるために、１回のモールドプロセスによって複数のパッケージを形成することが望ましい。このため、限られたモールド金型内において、パッケージサイズを小さくし、できるだけ多くのパッケージを形成することが必要とされる。なお、パッケージサイズとは、ここでは、電力用半導体装置を基板に実装した場合の基板平面に対向する電力用半導体装置の面の面積を意味する。
また、インバータを搭載した産業用機器では、インバータのサイズは変更せずに、機能を増やす要望が多い。このため、限られた筺体内に電力用半導体装置を収容させるために、パッケージサイズだけでなく、パッケージの厚みを薄くすることが求められている。
このような要求に応えるため、たとえば、特許文献１および特許文献２には、複数のリードフレームを積層させた電力用半導体装置が提案されている。
特開２０１０－１９９１５２号公報 特開２０１１－６０９２７号公報
従来の電力用半導体装置では、ＤＩＰタイプの電力用半導体装置において、複数のリードフレームのそれぞれのリード端子を、パッケージの側面部における同じ高さ位置に配置させようとすると、パッケージサイズが大きくなってしまい、電力用半導体装置の小型化が阻害されることになる。
また、複数のリードフレームのそれぞれのリード端子を、パッケージの側面部における対応するリードフレームの高さ位置に配置させようとすると、上下方向のリード端子の絶縁距離を確保するために、パッケージの厚さが厚くなってしまい、電力用半導体装置の小型化が阻害されることになる。
本開示は、このような技術的課題を解決するためになされたものであり、一つの目的は、小型化を図ることができる電力用半導体装置を提供することであり、他の目的は、そのような電力用半導体装置の製造方法を提供することであり、さらに他の目的は、電力用半導体装置を使用した電力変換装置を提供することである。
本開示に係る電力用半導体装置は、第１リードフレームと第２リードフレームと封止体とを備えている。第１リードフレームは、第１半導体素子を搭載し、複数の第１リード端子を含む。第２リードフレームは、第１リードフレームとは第１方向に距離を隔てて対向するように配置されるとともに電気的に接続され、第２半導体素子を搭載し、複数の第２リード端子を含む。封止体は、複数の第１リード端子および複数の第２リード端子を突出させる態様で、第１リードフレームおよび第２リードフレームを封止する。封止体は、第１側面部および第２側面部と第１主面部および第２主面部とを有する。第１側面部および第２側面部は、第１方向と交差する第２方向に距離を隔てて互いに対向するように配置されるとともに、第１方向および第２方向と交差する第３方向にそれぞれ延在する。第１主面部および第２主面部は、第１方向に距離を隔てて互いに対向するように配置されるとともに、第１側面部から第２側面部にわたってそれぞれ形成されている。封止体における第１側面部は、第１側面部第１部および第１側面部第２部を含む。第１側面部第１部は、第１主面部が位置している側に位置する。第１側面部第２部は、第２主面部が位置している側に位置する。第１側面部第１部は、第１側面部第２部に対して、第２側面部が位置している側とは反対の側に距離を隔てて位置している。複数の第１リード端子は、第１側面部第１部から突出する第１リード端子を含む。複数の第２リード端子は、第１側面部第２部から突出する第２リード端子を含む。第１側面部第１部から突出する第１リード端子と、第１側面部第２部から突出する第２リード端子とは、第２方向に距離を隔てて位置している。
本開示に係る電力用半導体装置の製造方法は、以下の工程を備えている。複数の第１リード端子を含む第１リードフレームと、複数の第２リード端子を含む第２リードフレームとを用意する。第１リードフレームに第１半導体素子を搭載し、第２リードフレームに第２半導体素子を搭載する。第１リードフレームに対し、第１方向に距離を隔てて対向するように第２リードフレームを配置する。モールド金型を用意する。第１方向に距離を隔てて対向する第１リードフレームおよび第２リードフレームをモールド金型内に配置する。モールド金型内にモールド樹脂を充填することにより、複数の第１リード端子および複数の第２リード端子をそれぞれ突出させる態様で、第１リードフレームおよび第２リードフレームを封止する封止体を形成する。封止体を、モールド金型から取り出す。封止体から突出する複数の第１リード端子と複数の第２リード端子とを、それぞれ第１方向に向けて屈曲させる。封止体を形成する工程では、第１方向と交差する第２方向に距離を隔てて互いに対向するように配置され、第１方向および第２方向と交差する第３方向にそれぞれ延在する第１側面部および第２側面部と、第１方向に距離を隔てて互いに対向するように配置され、第１側面部から第２側面部にわたってそれぞれ位置する第１主面部および第２主面部とが形成される。第１側面部は、第１主面部が位置している側に位置する第１側面部第１部と、第２主面部が位置している側に位置する第１側面部第２部とが形成される。第１側面部第１部は、第１側面部第２部に対して、第２側面部が位置している側とは反対の側に距離を隔てて位置するように形成される。封止体から突出する複数の第１リード端子が、第１側面部第１部から突出する第１リード端子を含むように形成される。封止体から突出する複数の第２リード端子が、第１側面部第２部から突出する第２リード端子を含むように形成される。封止体から突出する複数の第１リード端子と複数の第２リード端子とを、それぞれ第１方向に向けて屈曲させる工程では、第１側面部第１部から突出する第１リード端子と、第１側面部第２部から突出する第２リード端子とが、第２方向に距離を隔てて位置するように屈曲される。
本開示に係る電力変換装置は、上記電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。
本開示に係る電力用半導体装置によれば、第１方向に距離を隔てて対向するように配置された第１リードフレームと第２リードフレームとを封止する封止体は、互いに対向する第１側面部と第２側面部とを有し、第１側面部は、第１側面部第１部および第１側面部第２部を含み、第１側面部第１部は、第１側面部第２部に対して、第２側面部が位置している側とは反対の側に距離を隔てて位置している。封止体から突出する複数の第１リード端子および複数の第２リード端子のうち、第１側面部第１部から突出する第１リード端子と、第１側面部第２部から突出する第２リード端子とは、第２方向に距離を隔てて位置している。これにより、絶縁耐性を確保しながら、第１リードフレームと第２リードフレームとを積層した電力用半導体装置の小型化に寄与することができる。
本開示に係る電力用半導体装置の製造方法によれば、第１方向に距離を隔てて対向するように配置された第１リードフレームと第２リードフレームとを封止する封止体を形成する工程では、封止体は、互いに対向する第１側面部と第２側面部とを有し、第１側面部は、第１側面部第１部および第１側面部第２部を含み、第１側面部第１部は、第１側面部第２部に対して、第２側面部が位置している側とは反対の側に距離を隔てて位置するように形成される。また、複数の第１リード端子は、第１側面部第１部から突出する第１リード端子を含み、複数の第２リード端子は、第１側面部第２部から突出する第２リード端子を含み、第１側面部第１部から突出する第１リード端子と、第１側面部第２部から突出する第２リード端子とは、第２方向に距離を隔てて位置するように形成される。これにより、絶縁耐性を確保しながら、第１リードフレームと第２リードフレームとを積層した小型化に寄与する電力用半導体装置を製造することができる。
本開示に係る電力変換装置は、上記電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。これにより、電力変換装置の小型化に寄与することができる。
実施の形態１に係る電力用半導体装置の斜視図である。 同実施の形態において、電力用半導体装置の上面図である。 同実施の形態において、電力用半導体装置の正面図である。 同実施の形態において、電力用半導体装置の内部構造を示す断面図である。 同実施の形態において、第１リードフレームの構造を示す部分拡大平面図である。 同実施の形態において、第２リードフレームの構造を示す部分拡大平面図である。 同実施の形態において、電力用半導体装置の製造方法の一工程を示す部分側面である。 同実施の形態において、図７に示す工程の後に行われる工程を示す部分側面図である。 同実施の形態において、図８に示す工程を説明するための部分断面図である。 同実施の形態において、図８に示す工程を説明するための部分断面図である。 同実施の形態において、接続リードのバリエーションの一例を示す部分断面図である。 同実施の形態において、接続リードのバリエーションの他の例を示す部分断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す斜視図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す部分側面図である。 同実施の形態において、図１４に示される断面線ＸＶ－ＸＶにおける断面図である。 同実施の形態において、図１４に示される断面線ＸＶＩ－ＸＶＩにおける断面図である。 実施の形態２に係る電力用半導体装置の内部構造を示す断面図である。 同実施の形態において、電力用半導体装置の製造方法の一工程を示す正面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す正面図である。 同実施の形態において、図１９に示す工程の後に行われる工程を示す正面図である。 同実施の形態において、電力用半導体装置を外部基板に実装した状態を示す正面図である。 実施の形態３に係る電力用半導体装置の正面図である。 同実施の形態おいて、電力用半導体装置の上面図である。 各実施の形態において、変形例に係る電力用半導体装置の斜視図である。 実施の形態４に係る電力変換装置のブロック図である。
実施の形態１．
ここでは、インバータ回路およびコンバータ回路を有する電力用半導体装置の一例について説明する。
図１、図２および図３に、電力用半導体装置１の外観を示す。図４に、電力用半導体装置の内部構造の一例を示す。説明の便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を用いる。Ｚ軸が第１方向に対応し、Ｘ軸が第２方向に対応し、Ｙ軸が第３方向に対応する。
図１、図２、図３および図４に示すように、電力用半導体装置１では、第１リードフレーム３と第２リードフレーム２５とが、封止体５１（封止樹脂）によって封止されている。第１リードフレーム３と第２リードフレーム２５とは、第１方向としてのＺ軸方向に距離を隔てて対向するように配置されている。第１リードフレーム３と第２リードフレーム２５とは、接続部材３９としての接続リード３９ａによって電気的に接続されている。
封止体５１は、第２方向としてのＸ軸方向に互いに対向するように位置し、第３方向としてのＹ軸方向にそれぞれ延在する第１側面部５１ａと第２側面部５１ｂとを有する。また、封止体５１は、Ｚ軸方向に距離を隔てて互いに対向するように配置されるとともに、第１側面部５１ａから第２側面部５１ｂにわたってそれぞれ延在するように形成された第１主面部５１ｃと第２主面部５１ｄとを有する。
第１側面部５１ａは、第１側面部第１部５２ａと第１側面部第２部５２ｂとを含む。第１側面部第１部５２ａは、第１主面部５１ｃが位置している側に位置している。第１側面部第２部５２ｂは、第２主面部５１ｄが位置している側に位置している。第１側面部第２部５２ｂは、第１側面部第１部５２ａに対して、第２側面部５１ｂが位置している側に位置している。封止体５１は、第１リードフレーム３を封止する第１封止体部５３と、第２リードフレーム２５を封止する第２封止体部５５とを有している。第１封止体部５３が、第１側面部第１部５２ａを有する。第２封止体部５５が、第１側面部第２部５２ｂを有する。
第１リードフレーム３は、複数の第１リード端子５を有している。複数の第１リード端子５は、Ｙ軸方向に互いに距離を隔てて配置されている。複数の第１リード端子５は、第１封止体部５３における第１側面部第１部５２ａから突出している複数の第１リード端子５を含む。第１リード端子５は、第１根元部７と第１先端部９とを有する。第１側面部第１部５２ａから突出する第１リード端子５の第１根元部７は、第１側面部第１部５２ａからＸ軸正方向に向かって突出している。第１先端部９は、第１根元部７からＺ軸正方向に向かって屈曲している。
第２リードフレーム２５は、複数の第２リード端子２７を有している。複数の第２リード端子２７は、Ｙ軸方向に互いに距離を隔てて配置されている。複数の第２リード端子２７は、第２封止体部５５における第１側面部第２部５２ｂから突出している複数の第２リード端子２７を含む。第２リード端子２７は、第２根元部２９と第２先端部３１とを有する。第１側面部第２部５２ｂから突出する第２リード端子２７の第２根元部２９は、第１側面部第２部５２ｂからＸ軸正方向に向かって突出している。第２先端部３１は、第２根元部２９からＺ軸正方向に向かって屈曲している。
第１リード端子５が突出する第１側面部第１部５２ａは、第２リード端子２７が突出する第１側面部第２部５２ｂに対して、第２側面部５１ｂが位置している側とは反対の側に離れた位置に位置している。また、第１側面部第１部５２ａから突出する複数の第１リード端子５と、第１側面部第２部５２ｂから突出する複数の第２リード端子２７とは、Ｚ軸方向に距離を隔てて配置されている。
さらに、図２に示すように、封止体５１（電力用半導体装置１）をＺ軸方向（正側から負側）から見た平面視において、複数の第１リード端子５と複数の第２リード端子２７とは、互いに重ならないように配置されている。
また、封止体５１における第１側面部５１ａでは、第１側面部第１部５２ａが、第１側面部第２部５２ｂの位置まで後退した第１切り欠き部５９が形成されている。封止体５１をＺ軸方向（正側から負側）から見た平面視において、第１切り欠き部５９は、第２リード端子２７と重なる位置に形成されている。
封止体５１の内部構造について説明する。図４および図５に示すように、第１リードフレーム３には、インバータ回路用およびコンバータ回路用の第１半導体素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated gate Bipolar Transistor）１５、フリーホイールダイオード（ＦＷＲ：Free Wheel Diode）１７および整流ダイオード１９が搭載されている。絶縁ゲート型バイポーラトランジスタ１５、フリーホイールダイオード１７および整流ダイオード１９は、たとえば、アルミニウムワイヤ２３によって、第１リード端子５等に電気的に接続されている。
第１リードフレーム３における絶縁ゲート型バイポーラトランジスタ１５等が搭載されている側と反対の側には、第１接着樹脂１３によって銅板１１が貼り付けられている。銅板１１は、封止体５１の第１主面部５１ｃの表面に露出している。第１リードフレーム３における絶縁ゲート型バイポーラトランジスタ１５等が搭載されている部分では、第１リード端子５から銅板１１が位置する側に曲げられている。
第１接着樹脂１３としては、熱伝達率が高い無機材料と、接着性および絶縁性を有する樹脂とから構成される。熱伝達率が高い無機材料として、たとえば、二酸化ケイ素（ＳｉＯ２）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等がある。接着性および絶縁性を有する樹脂として、たとえば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等の熱硬化性樹脂または熱可塑性樹脂がある。なお、第１接着樹脂１３としては、高い熱伝達率、接着性および絶縁性を有する材料であれば、これらの材料に限られない。
図４および図６に示すように、第２リードフレーム２５には、第２半導体素子として、絶縁ゲート型バイポーラトランジスタ１５等の動作を制御する制御用ＩＣ（Integrated Circuit）３３が搭載されている。制御用ＩＣ３３は、銀ペースト３５によって第２リードフレーム２５に搭載されている。制御用ＩＣ３３は、金ワイヤ３７によって、第２リード端子２７に電気的に接続されている。
第１リードフレーム３と第２リードフレーム２５とを電気的に接続する接続リード３９ａは、第２リードフレーム２５の一部を、第１リードフレームに向かって折り曲げることによって配置されている。接続リード３９ａは、はんだ４１によって第１リードフレーム３に接合されている。実施の形態１に係る電力用半導体装置１は、上記のように構成される。
次に、上述した電力用半導体装置１の製造方法の一例について説明する。まず、複数の第１リード端子５を有する第１リードフレーム３と、複数の第２リード端子２７を有する第２リードフレーム２５とを用意する（図７および図８参照）。次に、第１リードフレーム３に、絶縁ゲート型バイポーラトランジスタ１５、フリーホイールダイオード１７、整流ダイオード１９を、鉛フリーはんだ２１によって接合する。また、接続リード３９ａを屈曲させた第２リードフレーム２５に、銀ペースト３５によって、制御用ＩＣ３３を接合する。なお、制御用ＩＣ３３を接合した後に、接続リード３９ａを屈曲させてもよい。
次に、アルミニウムワイヤ２３によって、絶縁ゲート型バイポーラトランジスタ１５等と第１リード端子５等とを電気的に接続する。また、金ワイヤ３７によって、制御用ＩＣ３３と第１リード端子５等と電気的に接続する（図５および図６参照）。第１リードフレーム３における絶縁ゲート型バイポーラトランジスタ１５等が搭載されている側と反対の側に、第１接着樹脂１３によって銅板１１を接合する。次に、屈曲させた接続リード３９ａを、はんだ４１によって第１リードフレーム３に接合する。これにより、第２リードフレーム２５は、第１リードフレーム３の上方（Ｚ軸方向）に距離を隔てて保持された状態になる。
次に、トランスファーモールドによって、第１リードフレーム３と第２リードフレーム２５とを樹脂によって封止する。図７に示すように、モールド金型として、上金型７１と下金型７３とを用意する。第１リードフレーム３および第２リードフレーム２５を、下金型７３に載置する。下金型７３には、第１切り欠き部５９（図１および図２参照）を成型するための凸部７５が設けられている。第２リードフレーム２５は、凸部７５に載置される。
このとき、図９に示すように、第２リードフレーム２５は、凸部７５からわずかに上方に離れた状態にある。下金型７３から第２リードフレーム２５までの高さ（距離）Ｌ２は、凸部７５の高さＬ１よりも高くなるように設計されている。すなわち、高さＬ１＜高さＬ２となるように設計されている。高さＬ１≧高さＬ２の高さ関係では、樹脂の充填によって、接続リード３９ａが第１リードフレーム３に接合されている箇所（はんだ４１）に対し、接続リード３９ａを引き剥がそうとする応力が生じる。このため、高さＬ１＜高さＬ２の高さ関係にすることが望ましい。
次に、下金型７３と対向するように、上金型７１を配置する。上金型７１は、下金型７３の凸部７５が嵌るように、櫛刃状の形状を有する。次に、図８に示すように、上金型７１を下降（矢印参照）させて、第１リードフレーム３と第２リードフレーム２５とを、下金型７３と上金型７１とで挟み込む。
このとき、図１０に示すように、第２リードフレーム２５が、上金型７１によって上方から押し付けられて、接続リード３９ａが撓むことになる。接続リード３９ａが撓むことで、第２リードフレームに搭載された制御用ＩＣ３３または金ワイヤ３７等に作用する応力を緩和させることができる。第１リードフレーム３に対して接続リード３９ａを配置する角度（勾配角度）としては、９０°よりも小さい勾配角度にすることが望ましい。これにより、接続リード３９ａを変形させやすくすることができる。
なお、第１リードフレーム３と第２リードフレーム２５との間を電気的に接続する接続部材３９としては、弾性力を有する部材であればよく、図１１に示すように、板バネ３９ｂでもよい。また、図１２に示すように、ワイヤ３９ｃでもよい。
次に、トランスファーモールドにより、下金型７３と上金型７１によって形成されたキャビティ（図示せず）内に樹脂（図示せず）を充填することで、第１リードフレーム３および第２リードフレーム２５を、樹脂によって封止する。
次に、図１３に示すように、第１リードフレーム３および第２リードフレーム２５を樹脂によって封止した封止体５１を、下金型７３および上金型７１（図８参照）から取り出す。封止体５１の第１側面部５１ａからＸ軸正方向に、第１リード端子５と第２リード端子２７とが突出している。封止体の第２側面部５１ｂからＸ軸負方向に、第１リード端子５と第２リード端子２７とが突出している。封止体５１における第１側面部５１ａでは、下金型７３の凸部７５によって、第１側面部第１部５２ａが第１側面部第２部５２ｂの位置まで後退した第１切り欠き部５９（後退部）が形成されている。
次に、封止体５１から突出した第１リード端子５と第２リード端子２７を屈曲させるリードフォーミングを行う。図１４、図１５および図１６に示すように、リードフォーミングを行う上ダイ８１と下ダイ８３を用意し、上ダイ８１と下ダイ８３とで、第１リード端子５を挟み込むとともに、第２リード端子２７を挟み込む。
次に、加工刃８５を上昇させて、第１リード端子５と第２リード端子２７を屈曲させる。加工刃８５として、第１リード端子５を屈曲させる加工刃８５ａと第２リード端子２７を屈曲させる加工刃８５ｂとが一体化された加工刃８５を使用する。加工刃８５ｂの長さは、加工刃８５ａの長さよりも長い。
下方から加工刃８５ａおよび加工刃８５ｂを上昇させる。このとき、第２リード端子２７を屈曲させる加工刃８５ｂを、封止体５１の第１切り欠き部５９（図１３参照）に配置させて上昇させる。これにより、加工刃８５ａが第１リード端子５に当接するとともに、加工刃８５ｂが第２リード端子２７に当接し、第１リード端子５および第２リード端子２７のそれぞれが、上方に向けて同時に屈曲される。その後、上ダイ８１および下ダイ８３から封止体５１を取り出す。こうして、図１等に示す電力用半導体装置１が完成する。
上述した電力用半導体装置１では、複数の第１リード端子５を含む第１リードフレーム３と、複数の第２リード端子２７を含む第２リードフレーム２５とが、Ｚ軸方向に距離を隔てて対向するように配置されている。第１リードフレーム３には、絶縁ゲート型バイポーラトランジスタ１５等が搭載されている。第２リードフレーム２５には、制御用ＩＣ３３が搭載されている。複数の第１リード端子５と複数の第２リード端子２７を突出させる態様で、第１リードフレーム３および第２リードフレーム２５が封止体５１によって封止されている。
封止体５１は、第１リードフレーム３を封止する第１封止体部５３と、第２リードフレーム２５を封止する第２封止体部５５とを有している。第１封止体部５３と第２封止体部とは、Ｚ軸方向に積層されるように形成されている。封止体５１は、Ｘ軸方向に距離を隔てて対向する第１側面部５１ａと第２側面部５１ｂとを有する。
第１側面部５１ａは、第１側面部第１部５２ａと第１側面部第２部５２ｂとを含む。第１側面部第１部５２ａは、第１主面部５１ｃが位置している側に位置している。第１側面部第２部５２ｂは、第２主面部５１ｄが位置している側に位置している。第１封止体部５３が、第１側面部第１部５２ａを有する。第２封止体部５５が、第１側面部第２部５２ｂを有する。
複数の第１リード端子５は、第１側面部第１部５２ａから突出する複数の第１リード端子５を含む。複数の第２リード端子２７は、第１側面部第２部５２ｂから突出する複数の第２リード端子２７を含む。第１側面部第１部５２ａから突出する複数の第１リード端子５と、第１側面部第２部５２ｂから突出する複数の第２リード端子２７とは、Ｚ軸方向に距離を隔てて配置されている。
これにより、まず、積層された複数のリードフレームのそれぞれのリード端子を、パッケージの側面部における同じ高さ位置に配置させた電力用半導体装置の場合と比べると、側面部の厚さを厚くする必要がなくなる。
さらに、第１リード端子５が突出する第１側面部第１部５２ａは、第２リード端子２７が突出する第１側面部第２部５２ｂに対して、第２側面部５１ｂが位置している側とは反対の側に離れた位置に位置している。すなわち、第２リード端子２７（第２根元部２９）のＺ軸負方向側には、第１封止体部５３が位置することになる。
これにより、Ｚ軸方向に距離を隔てて配置されている第１側面部第１部５２ａから突出する複数の第１リード端子５と、第１側面部第２部５２ｂから突出する複数の第２リード端子２７とが、Ｘ軸方向にも距離を隔てられることになる。このため、封止体の厚さ（Ｚ軸方向）を厚くすることなく、第１側面部第１部５２ａから突出する複数の第１リード端子５と第１側面部第２部５２ｂから突出する複数の第２リード端子２７との沿面距離（絶縁距離）が確保される。その結果、リードフレームに搭載する部品を増やしても、絶縁耐性を確保することができる。しかも、第１リードフレーム３と第２リードフレーム２５とを積層して部品の密度を高めた状態においても、パッケージサイズを小さくすることができ、電力用半導体装置１の小型化に寄与することができる。
また、一般的に、電力用半導体装置において、大電流化に対応させようとしてリード端子の幅を広げようとすると、リード端子の幅を広げた分だけパッケージサイズを大きくする必要があるのに対して、上述した電力用半導体装置１では、積層された第１リードフレーム３と第２リードフレーム２５とが封止体５１に封止されている。これにより、第１リードフレーム３の第１リード端子５と第２リードフレーム２５の第２リード端子２７とに、電流を分流させることができ、封止体５１における第１側面部５１ａ等の面積を大きくすることなく、大電流化に対応することができる。
さらに、封止体５１をＺ軸方向（正側から負側）から見た平面視において、複数の第１リード端子５と複数の第２リード端子２７とは、互いに重ならないように配置されている。さらに、封止体５１における第１側面部５１ａには、第１側面部第１部５２ａが第１側面部第２部５２ｂの位置まで後退した第１切り欠き部５９が形成されている。第１切り欠き部５９は、封止体５１をＺ軸方向から平面視において、第２リード端子２７と重なる位置に形成されている。
第１切り欠き部５９が形成されていることで、リードフォーミングを行う工程において、第２リード端子２７を屈曲させる加工刃８５ｂを第１切り欠き部５９に配置させることができる。これにより、加工刃８５ａを第１リード端子５に当接させるとともに、加工刃８５ｂを第２リード端子２７に当接させて、第１リード端子５および第２リード端子２７のそれぞれを、上方に向けて同時に屈曲させることができる。その結果、第１リード端子５と第２リード端子２７とを別々に分けて加工する場合と比べて、リードフォーミングに要する加工時間を短縮させることができ、生産性の向上に寄与することができる。
なお、上述した電力用半導体装置１では、第１リードフレーム３に搭載される第１半導体素子として、絶縁ゲート型バイポーラトランジスタ１５、フリーホイールダイオード１７および整流ダイオード１９を挙げた。絶縁ゲート型バイポーラトランジスタ１５等の半導体材料としては、シリコンの他に、シリコンのバンドギャップよりもバンドギャップが広いワイドバンドギャップ半導体材料を適用してもよい。ワイドバンドギャップ半導体材料としては、たとえば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンド（Ｃ）等がある。
絶縁ゲート型バイポーラトランジスタ１５およびフリーホイールダイオード１７の双方が、ワイドバンドギャップ半導体材料によって形成されていてもよい。また、絶縁ゲート型バイポーラトランジスタ１５およびフリーホイールダイオード１７のいずれか一方が、ワイドバンドギャップ半導体材料によって形成されていてもよい。
実施の形態２．
ここでは、インバータ回路およびコンバータ回路に加えて、ブレーキ回路を有する電力用半導体装置について説明する。ブレーキ回路とは、減速時に生じる電力を消費させることで、減速時間を短縮するための回路である。
図１７に示すように、第１リードフレーム３には、インバータ回路用およびコンバータ回路用の絶縁ゲート型バイポーラトランジスタ１５等が搭載されている。第２リードフレーム２５には、ブレーキ回路用のブレーキ回路部品３４が鉛フリーはんだ２２によって接合されている。ブレーキ回路部品３４には、たとえば、ＩＧＢＴ等がある。ブレーキ回路部品３４と第２リード端子等とが、アルミニウムワイヤ２４によって電気的に接続されている。
第１リードフレーム３と第２リードフレーム２５とは、第１リードフレーム３において絶縁ゲート型バイポーラトランジスタ１５等が搭載されている側と、第２リードフレーム２５においてブレーキ回路部品３４が搭載されている側とが互いに向かい合う態様で、配置されている。
第２リードフレーム２５におけるブレーキ回路部品３４が搭載されている側とは反対の側には、第２接着樹脂７９によってアルミニウムブロック７７が接合されている。アルミニウムブロック７７は、第２主面部５１ｄに露出している。第２接着樹脂７９は、高い放熱性と絶縁性とを有する。なお、これ以外の構成については、図４等に示す電力用半導体装置１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した電力用半導体装置の製造方法について説明する。まず、複数の第１リード端子５を有する第１リードフレーム３に、絶縁ゲート型バイポーラトランジスタ１５等を鉛フリーはんだ２１によって接合する。アルミニウムワイヤ２３によって、絶縁ゲート型バイポーラトランジスタ１５等と第１リード端子５等とを電気的に接続する（図１８参照）。
複数の第２リード端子２７を有する第２リードフレーム２５に、ブレーキ回路部品３４を鉛フリーはんだ２２によって接合する。第２リードフレーム２５におけるブレーキ回路部品３４が搭載されている側とは反対の側に、第２接着樹脂７９によってアルミニウムブロック７７を接合する。アルミニウムワイヤ２４によって、ブレーキ回路部品３４と第２リード端子２７等とを電気的に接続する（図１８参照）。
次に、図１８に示すように、第１リードフレーム３において絶縁ゲート型バイポーラトランジスタ１５等が搭載されている側に対し、第２リードフレーム２５においてブレーキ回路部品３４が搭載されている側を向かい合わせる。屈曲させた接続リード３９ａを、はんだ４１によって第１リードフレーム３に接合する。これにより、第２リードフレーム２５は、第１リードフレーム３の上方（Ｚ軸方向）に距離を隔てて保持された状態になる。
次に、トランスファーモールドによって、第１リードフレーム３と第２リードフレーム２５とを樹脂によって封止する。図１９に示すように、第１リードフレーム３および第２リードフレーム２５を、下金型７３に載置する。この状態において、第２リードフレーム２５（第２リード端子２７）と上金型７１との間隔を距離Ｌ３とする。アルミニウムブロック７７と上金型７１との間隔を距離Ｌ４とする。このとき、距離Ｌ３が距離Ｌ４よりも長くなるように、配置関係が設定される。
次に、図２０に示すように、上金型７１を下降させる。上金型７１が下降すると、上金型７１は、まず、アルミニウムブロック７７に接触する。その後、アルミニウムブロック７７に接触した状態で、アルミニウムブロック７７を押し下げながら、上金型７１は、上金型７１が下金型７３に当接するまで下降する。
アルミニウムブロック７７が押し下げられることで、アルミニウムブロック７７は、第２リードフレーム２５（接続リード３９ａ）からの反発力（弾性力）を受けて、上金型７１に向かって付勢されることになる（矢印参照）。
次に、その状態で、下金型７３と上金型７１によって形成されたキャビティ（図示せず）内に樹脂（図示せず）を充填することで、第１リードフレーム３および第２リードフレーム２５を、樹脂によって封止する。このとき、アルミニウムブロック７７が上金型７１に向かって付勢されていることで、アルミニウムブロック７７と上金型７１との間に樹脂が流れ込むのを阻止することができる。
次に、第１リードフレーム３および第２リードフレーム２５を樹脂によって封止した封止体５１を、下金型７３および上金型７１から取り出す。その後、図１４～図１６に示す工程と同様に、リードフォーミングを行うことによって、図１７に示す電力用半導体装置１が完成する。
上述した電力用半導体装置１では、実施の形態１に係る電力用半導体装置について説明したのと同様に、絶縁耐性を確保しながら、第１リードフレーム３と第２リードフレーム２５とを積層した電力用半導体装置１の小型化に寄与することができる。
さらに、上述した電力用半導体装置１では、トランスファーモールドによって第１リードフレーム３および第２リードフレーム２５を樹脂によって封止する際に、アルミニウムブロック７７と上金型７１との間に樹脂が流れ込むのを阻止することができる。これにより、封止体５１の第２主面部５１ｄに露出するアルミニウムブロック７７の表面に樹脂が付着するのを防止することができる。その結果、封止体５１内で発生する熱をアルミニウムブロック７７から安定に放熱させることができる。
アルミニウムブロック７７の表面に樹脂を付着させないためには、アルミニウムブロック７７の厚さは、第２リードフレーム２５の厚さよりも厚いことが望ましい。一般的に、リードフレームでは、電子部品を搭載するプロセスまたはワイヤ等を接続するプロセス等の影響を受けて、リードフレームには凹凸が形成されることがある。リードフレームに凹凸が形成された場合において、アルミニウムブロックの厚さが薄い場合には、アルミニウムブロックには、リードフレームの形状（凹凸）を反映した凹凸が形成されることが想定される。
凹凸が形成されたアルミニウムブロックでは、アルミニウムブロックと上金型との間に樹脂が流れ込み、アルミニウムブロックの表面に樹脂が付着することがある。したがって、たとえ、第２リードフレーム２５に凹凸が形成されたとしても、その凹凸の形状をアルミニウムブロック７７に反映させないために、アルミニウムブロック７７の厚さは、第２リードフレーム２５の厚さよりも厚いことが望ましい。
次に、アルミニウムブロック７７が露出した電力用半導体装置１を、外部基板６５に実装した状態の一例について説明する。図２１に示すように、外部基板６５は、たとえば、ガラスエポキシ製である。外部基板６５には、複数のスルーホール６５ａが形成されている。外部基板６５には、銅に金めっきを施した金属板６７が埋め込まれている。
封止体５１からそれぞれ突出する複数の第１リード端子５と複数の第２リード端子２７とが、対応するスルーホール６５ａにそれぞれ挿通されて、はんだによって接合されている。封止体５１の第２主面部５１ｄに露出するアルミニウムブロック７７が、グリス６９を介在させて、金属板６７に接触している。封止体５１の第１主面部５１ｃに露出する銅板１１には、グリス６３を介在させてヒートシンク６１が固定されている。
上述した外部基板６５に実装された電力用半導体装置１では、封止体５１の第２主面部５１ｄに露出するアルミニウムブロック７７が、グリス６９を介在させて金属板６７に接触している。これにより、第２リードフレーム２５に搭載されたブレーキ回路部品３４において発生する熱を、金属板６７に放熱させることができる。その結果、ブレーキ回路部品３４の温度上昇を抑制することができる。
また、封止体５１の第１主面部５１ｃに露出する銅板１１に、グリス６３を介在させてヒートシンク６１が固定されている。これにより、第１リードフレーム３に搭載された絶縁ゲート型バイポーラトランジスタ１５等において発生する熱を、ヒートシンク６１に放熱させることができる。その結果、絶縁ゲート型バイポーラトランジスタ１５等の温度上昇を抑制することができる。
また、第１リードフレーム３に搭載される絶縁ゲート型バイポーラトランジスタ１５等の半導体材料および第２リードフレーム２５に搭載されるブレーキ回路部品３４の半導体材料として、ワイドバンドギャップ半導体材料を適用してもよい。ワイドバンドギャップ半導体材料としては、たとえば、炭化ケイ素（ＳｉＣ）が好適である。
ワイドバンドギャップ半導体材料によって形成された絶縁ゲート型バイポーラトランジスタ１５等の電子部品では、シリコンによって形成された場合と比べて、電流の許容量が増える。また、耐熱性が高く高温動作が可能になる。さらに、電力損失が抑えられる。さらに、耐電圧が向上する。
このことにより、ワイドバンドギャップ半導体材料によって形成された電子部品では、電子部品としての機能の高効率化を図ることができる。また、ワイドバンドギャップ半導体材料によって形成された電子部品では、シリコンによって形成された電子部品と同程度の機能であれば、シリコンによって形成された電子部品と比べて、電子部品を小型化することができ、電力用半導体装置の小型化に寄与することができる。
さらに、ワイドバンドギャップ半導体材料によって形成された電子部品では、シリコンによって形成された電子部品と同程度のサイズであれば、さらなる大電流化に対応することができる。また、耐熱性が高く高温動作が可能になることで、ヒートシンク６１（放熱フィン）の小型化に寄与することができる。また、空冷の他に、水冷化も可能になり、外部基板６５に実装された電力用半導体装置１を含む機器の小型化と大電流化を図ることができる。
実施の形態３．
ここでは、第１リードフレームおよび第２リードフレームに加えて、第３リードフレームを備えた電力用半導体装置の一例について説明する。
図２２および図２３に示すように、Ｚ軸方向に距離を隔てて対向するように配置された第１リードフレーム３と第２リードフレーム２５との間に、第３リードフレーム４３が配置されている。封止体５１は、第３リードフレーム４３を封止する第３封止体部５７を含む。第３封止体部５７は、第１封止体部５３と第２封止体部５５との間に位置する。
封止体５１における第１側面部５１ａは、第１側面部第１部５２ａおよび第１側面部第２部５２ｂに加えて、第１側面部第３部５２ｃを含む。第１側面部第３部５２ｃは、第１側面部第１部５２ａに対して第２側面部５１ｂが位置している側に位置する。第１側面部第３部５２ｃは、第１側面部第２部５２ｂに対して第２側面部５１ｂが位置している側とは反対の側に位置する。第３封止体部５７が、第１側面部第３部５２ｃを有する。
第３リードフレーム４３は、複数の第３リード端子４５を有する。複数の第３リード端子４５は、Ｙ軸方向に互いに距離を隔てて配置されている。複数の第３リード端子４５は、第３封止体部５７における第１側面部第３部５２ｃから突出している複数の第３リード端子４５を含む。
第３リード端子４５は、第３根元部４７と第３先端部４９とを有する。第１側面部第３部５２ｃから突出する複数の第３リード端子４５の第３根元部４７は、第１側面部第３部５２ｃからＸ軸正方向に向かって突出している。第３先端部４９は、第３根元部４７からＺ軸正方向に向かって屈曲している。
第１側面部第３部５２ｃから突出する複数の第３リード端子４５は、第１側面部第２部５２ｂから突出する複数の第２リード端子２７と、第１側面部第２部５２ｂから突出する第２リード端子２７とは、それぞれＸ軸方向に距離を隔てられるとともにＺ軸方向に距離を隔てられた位置に位置している。
封止体５１（電力用半導体装置１）をＺ軸方向（正側から負側）から見た平面視において、複数の第１リード端子５、複数の第２リード端子２７および複数の第３リード端子４５は、互いに重ならないように配置されている。
封止体５１の第１側面部５１ａでは、第１側面部第１部５２ａが、第１側面部第３部５２ｃの位置まで後退した第２切り欠き部６０が形成されている。封止体５１をＺ軸方向（正側から負側）から見た平面視において、第２切り欠き部６０は、第３リード端子４５と重なる位置に形成されている。
第１リードフレーム３には、たとえば、絶縁ゲート型バイポーラトランジスタ等（図示せず）が搭載されている。第２リードフレーム２５には、たとえば、ブレーキ回路部品等（図示せず）が搭載されている。第３リードフレーム４３には、たとえば、制御用ＩＣ等（図示せず）が搭載されている。
なお、これ以外の構成については、図１～図３等に示す電力用半導体装置の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した電力用半導体装置１では、第１リードフレーム３および第２リードフレーム２５に加えて、第３リードフレーム４３を有する。これにより、封止体５１に封止される電子部品等の数を増やすことができ、電力用半導体装置１の高機能化に寄与することができる。
第１側面部５１ａは、第１側面部第１部５２ａおよび第１側面部第２部５２ｂに加えて、第１側面部第３部５２ｃを含む。第１側面部第３部５２ｃは、第１側面部第１部５２ａに対して第２側面部５１ｂが位置している側に位置する。第１側面部第３部５２ｃは、第１側面部第２部５２ｂに対して第２側面部５１ｂが位置している側とは反対の側に位置する。第３封止体部５７が、第１側面部第３部５２ｃを有する。
第１側面部第３部５２ｃから突出する複数の第３リード端子４５は、第１側面部第２部５２ｂから突出する複数の第２リード端子２７と、第１側面部第２部５２ｂから突出する第２リード端子２７とは、それぞれＸ軸方向に距離を隔てられるとともにＺ軸方向に距離を隔てられた位置に位置している。
これにより、積層された複数のリードフレームのそれぞれのリード端子を、パッケージの側面部における同じ高さ位置に配置させた電力用半導体装置の場合と比べると、側面部の厚さを厚くする必要がなくなる。
また、第１リード端子５が突出する第１側面部第１部５２ａは、第３リード端子４５が突出する第１側面部第３部５２ｃに対して、第２側面部５１ｂが位置している側とは反対の側に離れた位置に位置している。すなわち、第３リード端子４５（第３根元部４７）のＺ軸負方向側には、第１封止体部５３が位置することになる。
これにより、封止体の厚さ（Ｚ軸方向）を厚くすることなく、第１側面部第１部５２ａから突出する複数の第１リード端子５と第１側面部第３部５２ｃから突出する複数の第３リード端子４５との沿面距離（絶縁距離）が確保される。その結果、絶縁耐性を確保しながら、第３リードフレーム４３を含む電力用半導体装置１の小型化に寄与することができる。
さらに、第１切り欠き部５９に加えて第２切り欠き部６０が形成されていることで、実施の形態１において説明したのと同様に、リードフォーミングを行う工程において、第１リード端子５、第２リード端子２７および第３リード端子４５を、加工刃によって同時に屈曲させることができる。
なお、上述した電力用半導体装置１では、必要に応じて、さらに、第４リードフレーム等を積層させてもよい。そのような電力半導体装置においては、さらなる高機能化を図りながら、電力用半導体装置の小型化に寄与することができる。
また、各実施の形態に係る電力用半導体装置１では、封止体５１に第１切り欠き部５９等が形成された構造を例に挙げて説明した。絶縁耐性を確保しながら、電力用半導体装置の高機能化を図る観点からでは、図２４に示すように、第１切り欠き部が形成されていない電力用半導体装置１であってもよい。この場合には、たとえば、金型が横方向にも駆動するインジェクションモールドによって封止体が形成されることになる。
実施の形態４．
ここでは、上述した実施の形態１～３において説明した電力用半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示を適用した場合について説明する。
図２５は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図２５に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２５に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換されて、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～３の少なくともいずれかに係る電力用半導体装置１に相当する半導体装置２０２が有するスイッチング素子または還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置２０２として実施の形態１～３に係る電力用半導体装置を適用するため、絶縁耐性を確保しながら、電力用半導体装置の高機能化と小型化を図ることができる。その結果、電力変換装置の高機能化および小型化に貢献することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態において説明した電力用半導体装置については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本開示は、積層させた複数のリードフレームを封止体によって封止した電力用半導体装置に有効に利用される。
１ 電力用半導体装置、３ 第１リードフレーム、５ 第１リード端子、７ 第１根元部、９ 第１先端部、１１ 銅板、１３ 第１接着樹脂、１５ 絶縁ゲート型バイポーラトランジスタ、１７ フリーホイールダイオード、１９ 整流ダイオード、２１、２２ 鉛フリーはんだ、２３、２４ アルミニウムワイヤ、２５ 第２リードフレーム、２７ 第２リード端子、２９ 第２根元部、３１ 第２先端部、３３ 制御用ＩＣ、３４ ブレーキ回路部品、３５ 銀ペースト、３７ 金ワイヤ、３９ 接続部材、３９ａ リード、３９ｂ 板ばね、３９ｃ ワイヤ、４１ はんだ、４３ 第３リードフレーム、４５ 第３リード端子、４７ 第３根元部、４９ 第３先端部、５１ 封止体、５１ａ 第１側面部、５１ｂ 第２側面部、５１ｃ 第１主面部、５１ｄ 第２主面部、５２ａ 第１側面部第１部、５２ｂ 第１側面部第２部、５２ｃ 第２側面部第３部、５３ 第１封止体部、５５ 第２封止体部、５７ 第３封止体部、５９ 第１切り欠き部、６０ 第２切り欠き部、６１ ヒートシンク、６３ グリス、６５ 外部基板、６５ａ スルーホール、６７ 金属板、６９ グリス、７１ 上金型、７３ 下金型、７５ 凸部、７７ アルミニウムブロック、７９ 第２接着樹脂、８１ 上ダイ、８３ 下ダイ、８５、８５ａ、８５ｂ 加工刃、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。

Claims (17)

  1. 第１半導体素子を搭載し、複数の第１リード端子を含む第１リードフレームと、
    前記第１リードフレームとは第１方向に距離を隔てて対向するように配置されるとともに電気的に接続され、第２半導体素子を搭載し、複数の第２リード端子を含む第２リードフレームと、
    複数の前記第１リード端子および複数の前記第２リード端子を突出させる態様で、前記第１リードフレームおよび前記第２リードフレームを封止する封止体と
    を備え、
    前記封止体は、
    前記第１方向と交差する第２方向に距離を隔てて互いに対向するように配置されるとともに、前記第１方向および前記第２方向と交差する第３方向にそれぞれ延在する第１側面部および第２側面部と、
    前記第１方向に距離を隔てて互いに対向するように配置されるとともに、前記第１側面部から前記第２側面部にわたってそれぞれ形成された第１主面部および第２主面部と
    を有し、
    前記封止体における前記第１側面部は、第１側面部第１部および第１側面部第２部を含み、
    前記第１側面部第１部は、前記第１主面部が位置している側に位置し、
    前記第１側面部第２部は、前記第２主面部が位置している側に位置し、
    前記第１側面部第１部は、前記第１側面部第２部に対して、前記第２側面部が位置している側とは反対の側に距離を隔てて位置し、
    複数の前記第１リード端子は、前記第１側面部第１部から突出する前記第１リード端子を含み、
    複数の前記第２リード端子は、前記第１側面部第２部から突出する前記第２リード端子を含み、
    前記第１側面部第１部から突出する前記第１リード端子と、前記第１側面部第２部から突出する前記第２リード端子とは、前記第２方向に距離を隔てて位置している、電力用半導体装置。
  2. 前記封止体における前記第１側面部では、前記第１側面部第１部が前記第１側面部第２部の位置まで後退した第１切り欠き部が形成され、
    前記封止体を前記第１方向から見た平面視において、
    前記第１側面部第１部から突出する前記第１リード端子と、前記第１側面部第２部から突出する前記第２リード端子とは、互いに重ならないように配置され、
    前記第１切り欠き部は、前記第２リード端子と重なる位置に形成された、請求項１記載の電力用半導体装置。
  3. 前記第１リードフレームと前記第２リードフレームとを電気的に接続する接続部材を備えた、請求項１または２に記載の電力用半導体装置。
  4. 前記接続部材は、前記第１リードフレームと前記第２リードフレームとの間を屈曲する態様で配置された接続リードを含む、請求項３記載の電力用半導体装置。
  5. 前記接続部材は板バネを含む、請求項３記載の電力用半導体装置。
  6. 前記接続部材は金属ワイヤを含む、請求項３記載の電力用半導体装置。
  7. 前記第１リードフレームに対し、前記第１半導体素子が搭載されている側と反対の側に第１接合材を介して第１金属板が配置された、請求項１～６のいずれか１項に記載の電力用半導体装置。
  8. 前記第１リードフレームにおいて前記第１半導体素子が搭載されている側と、前記第２リードフレームにおいて前記第２半導体素子が搭載されている側とが、互いに向い合っており、
    前記第２リードフレームに対し、前記第２半導体素子が搭載されている側と反対側に第２接合材を介して第２金属板が配置された、請求項１～６のいずれか１項に記載の電力用半導体装置。
  9. 前記第１方向に距離を隔てて配置された前記第１リードフレームと前記第２リードフレームとの間に配置され、複数の第３リード端子を含む第３リードフレームを備え、
    前記封止体における前記第１側面部は、前記第１側面部第１部に対して前記第２側面部が位置している側に位置するとともに、前記第１側面部第２部に対して前記第２側面部が位置している側とは反対側に位置する第１側面部第３部を含み、
    複数の前記第３リード端子は、前記第１側面部第３部から突出する前記第３リード端子を含み、
    前記封止体を前記第１方向から見た平面視において、前記第１側面部第３部から突出する前記第３リード端子と、前記第１側面部第１部から突出する前記第１リード端子と、前記第１側面部第２部から突出する前記第２リード端子とは、互いに重ならないように配置され、
    前記第１側面部第３部から突出する前記第３リード端子は、前記第１側面部第１部から突出する前記第１リード端子と、前記第１側面部第２部から突出する前記第２リード端子とは、それぞれ前記第２方向に距離を隔てて位置している、請求項１～８のいずれか１項に記載の電力用半導体装置。
  10. 前記封止体における前記第１側面部では、前記第１側面部第１部が前記第１側面部第３部の位置まで後退した第２切り欠き部が形成され、
    前記封止体を前記第１方向から見た平面視において、前記第２切り欠き部は、前記第３リード端子と重なる位置に形成された、請求項９記載の電力用半導体装置。
  11. 前記第１半導体素子は、電力用半導体素子を含み、
    前記電力用半導体素子は、ワイドバンドギャップ半導体材料によって形成された、請求項１～１０のいずれか１項に記載の電力用半導体装置。
  12. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウムおよびダイヤモンドから選ばれるいずれかの材料である、請求項１１記載の電力用半導体装置。
  13. 複数の第１リード端子を含む第１リードフレームと、複数の第２リード端子を含む第２リードフレームとを用意する工程と、
    前記第１リードフレームに第１半導体素子を搭載し、前記第２リードフレームに第２半導体素子を搭載する工程と、
    前記第１リードフレームに対し、第１方向に距離を隔てて対向するように前記第２リードフレームを配置する工程と、
    モールド金型を用意する工程と、
    前記第１方向に距離を隔てて対向する前記第１リードフレームおよび前記第２リードフレームを前記モールド金型内に配置する工程と、
    前記モールド金型内にモールド樹脂を充填することにより、複数の前記第１リード端子および複数の前記第２リード端子をそれぞれ突出させる態様で、前記第１リードフレームおよび前記第２リードフレームを封止する封止体を形成する工程と、
    前記封止体を、前記モールド金型から取り出す工程と、
    前記封止体から突出する複数の前記第１リード端子と複数の前記第２リード端子とを、それぞれ前記第１方向に向けて屈曲させる工程と
    を備え、
    前記封止体を形成する工程では、
    前記第１方向と交差する第２方向に距離を隔てて互いに対向するように配置され、前記第１方向および前記第２方向と交差する第３方向にそれぞれ延在する第１側面部および第２側面部と、
    前記第１方向に距離を隔てて互いに対向するように配置され、前記第１側面部から前記第２側面部にわたってそれぞれ位置する第１主面部および第２主面部と
    が形成され、
    前記第１側面部は、
    前記第１主面部が位置している側に位置する第１側面部第１部と、
    前記第２主面部が位置している側に位置する第１側面部第２部と
    が形成され、
    前記第１側面部第１部は、前記第１側面部第２部に対して、前記第２側面部が位置している側とは反対の側に距離を隔てて位置するように形成され、
    前記封止体から突出する複数の前記第１リード端子が、前記第１側面部第１部から突出する前記第１リード端子を含むように形成され、
    前記封止体から突出する複数の前記第２リード端子が、前記第１側面部第２部から突出する前記第２リード端子を含むように形成され、
    前記封止体から突出する複数の前記第１リード端子と複数の前記第２リード端子とを、それぞれ前記第１方向に向けて屈曲させる工程では、前記第１側面部第１部から突出する前記第１リード端子と、前記第１側面部第２部から突出する前記第２リード端子とが、前記第２方向に距離を隔てて位置するように屈曲される、電力用半導体装置の製造方法。
  14. 前記第１リードフレームに対し、前記第１方向に距離を隔てて対向するように前記第２リードフレームを配置する工程では、前記第３方向から見た平面視において、複数の前記第１リード端子と複数の前記第２リード端子とが互いに重ならないように配置され、
    前記モールド金型を用意する工程は、
    前記封止体において、前記第１リード端子が突出する前記第１側面部第１部を成型することになる部分から前記第２リード端子が突出する前記第１側面部第２部を成型することになる部分へ向かって突出した凸部を含む下金型と、
    前記下金型と対向する上金型と
    を用意する工程を含み、
    前記封止体を形成する工程では、前記凸部によって、前記封止体における前記第１側面部に、前記第１側面部第１部から前記第１側面部第２部の位置まで後退した第１切り欠き部が形成され、
    前記封止体から突出する複数の前記第１リード端子と複数の前記第２リード端子とを、それぞれ前記第１方向に向けて屈曲させる工程では、
    前記第１リード端子を屈曲する第１加工刃と、
    前記第２リード端子を加工する第２加工刃と
    が用意され、
    前記第１加工刃は、前記第１側面部第１部から突出する前記第１リード端子を屈曲する前記第１加工刃を含み、
    前記第２加工刃は、前記第１側面部第２部から突出する前記第２リード端子を屈曲する前記第２加工刃を含み、
    前記第１側面部第２部から突出する前記第２リード端子を屈曲する前記第２加工刃は、前記第１切り欠き部に配置され、
    前記第１切り欠き部に配置された前記第１加工刃を、前記第２加工刃とともに、前記第３方向に移動させることによって、前記第１リード端子と前記第２リード端子とが屈曲される、請求項１３記載の電力用半導体装置の製造方法。
  15. 前記第１リードフレームに対し、前記第１方向に距離を隔てて対向するように前記第２リードフレームを配置する工程では、前記第１リードフレームと前記第２リードフレームと電気的に接続する接続リードが取り付けられ、
    前記第１方向に距離を隔てて対向する前記第１リードフレームおよび前記第２リードフレームを前記モールド金型内に配置する工程では、前記上金型によって、前記第２リードフレームを上方から押さえ付けることによって、前記接続リードを変形させる、請求項１４記載の電力用半導体装置の製造方法。
  16. 前記第１リードフレームに対し、前記第１方向に距離を隔てて対向するように前記第２リードフレームを配置する工程は、
    前記第１リードフレームにおいて前記第１半導体素子が搭載されている側と、前記第２リードフレームにおいて前記第２半導体素子が搭載されている側とが対向する態様で、前記第１リードフレームと前記第２リードフレームとを配置する工程と、
    前記第２リードフレームに対し、前記第２半導体素子が搭載されている側とは反対側に金属板を配置する工程と
    を含み、
    前記第１方向に距離を隔てて対向する前記第１リードフレームおよび前記第２リードフレームを前記モールド金型内に配置する工程では、前記上金型を、前記第２リードフレームよりも先に前記金属板に接触させる、請求項１５記載の電力用半導体装置の製造方法。
  17. 請求項１～１２のいずれか１項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備えた、電力変換装置。
JP2020176057A 2020-10-20 2020-10-20 電力用半導体装置およびその製造方法ならびに電力変換装置 Active JP7535909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020176057A JP7535909B2 (ja) 2020-10-20 2020-10-20 電力用半導体装置およびその製造方法ならびに電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020176057A JP7535909B2 (ja) 2020-10-20 2020-10-20 電力用半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JP2022067375A true JP2022067375A (ja) 2022-05-06
JP7535909B2 JP7535909B2 (ja) 2024-08-19

Family

ID=81390594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020176057A Active JP7535909B2 (ja) 2020-10-20 2020-10-20 電力用半導体装置およびその製造方法ならびに電力変換装置

Country Status (1)

Country Link
JP (1) JP7535909B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022601A (ja) 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2004039700A (ja) 2002-06-28 2004-02-05 Fuji Electric Holdings Co Ltd 半導体パワーモジュール
JP5381251B2 (ja) 2009-04-06 2014-01-08 株式会社デンソー 半導体装置
JP2012186370A (ja) 2011-03-07 2012-09-27 Denso Corp 半導体装置及びその製造方法
JP5676413B2 (ja) 2011-10-28 2015-02-25 三菱電機株式会社 電力用半導体装置
US9716072B2 (en) 2014-05-12 2017-07-25 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
JP6582678B2 (ja) 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JP7053897B2 (ja) 2019-01-18 2022-04-12 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Also Published As

Publication number Publication date
JP7535909B2 (ja) 2024-08-19

Similar Documents

Publication Publication Date Title
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
EP2851951B1 (en) Method for manufacturing semiconductor device and semiconductor device
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2019216161A1 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7535909B2 (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
WO2022138200A1 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
JP7439653B2 (ja) 半導体装置及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7546783B2 (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
WO2022224904A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
WO2022054560A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2023110389A (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
JP2024013570A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2024013569A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2022070483A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240806

R150 Certificate of patent or registration of utility model

Ref document number: 7535909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150