JP2004022601A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004022601A
JP2004022601A JP2002171811A JP2002171811A JP2004022601A JP 2004022601 A JP2004022601 A JP 2004022601A JP 2002171811 A JP2002171811 A JP 2002171811A JP 2002171811 A JP2002171811 A JP 2002171811A JP 2004022601 A JP2004022601 A JP 2004022601A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
circuit
power module
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002171811A
Other languages
English (en)
Inventor
Hiroshi Yoshida
吉田　博
Hisashi Kawato
川藤　寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002171811A priority Critical patent/JP2004022601A/ja
Priority to US10/314,237 priority patent/US6603197B1/en
Priority to KR10-2003-0009081A priority patent/KR20030095964A/ko
Priority to CNA031038611A priority patent/CN1467828A/zh
Publication of JP2004022601A publication Critical patent/JP2004022601A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】小型化が可能であるとともに、耐誤動作性に優れた半導体パワーモジュールを提供する。
【解決手段】第１のリードフレーム上に第１の半導体チップを載置した第１の回路と、第２のリードフレーム上に第２の半導体チップを載置した第２の回路とを、樹脂パッケージ内に封止した半導体装置であって、第１のリードフレームと、第２のリードフレームとは、オーバーラップして配置されている。これにより、第１の回路のリードフレームと、第２の回路のリードフレームとをオーバーラップして配置したので、実質的なオーバーラップが存在しない従来の半導体モジュールに比べて、外形サイズを小さくできる。また、樹脂を用いてパッケージ化しているので、半導体装置の耐ノイズ性を向上させ、誤動作をより低減できる。
【選択図】　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、本発明は、半導体パワーモジュールの構造に関する。
【０００２】
【従来の技術】
図９の（ａ）および（ｂ）は、従来の半導体モジュール９０の構造を示す図である。図９の（ａ）は、半導体モジュール９０の断面図を示す。図９の（ｂ）は、半導体モジュール９０の上面図である。
【０００３】
図９の（ａ）および（ｂ）を参照して、半導体モジュール９０の構成を説明する。半導体モジュール９０は、パワー素子２を有する左側のリードフレーム１で形成された主回路と、制御素子３を有する右側のリードフレーム１で形成された制御回路とを有する。主回路は、制御回路により駆動される。パワー素子２は、リードフレーム１で形成された配線上にはんだ付けにより接合されている。制御素子３もまた、配線上に接合されている。リードフレーム１、パワー素子２および制御素子３は、互いにワイヤー４により電気的に接続されている。このような半導体モジュール９０のパワー素子２および制御素子３を、モールド樹脂５によりモールドすると、半導体パワーモジュールが形成される。なおリードフレーム１の一部は、モールド樹脂５から外部に露出している。この部分は、外部と電気的に接続するための電極として、すなわち主回路端子および制御回路端子として利用される。
【０００４】
図９の（ａ）から理解されるように、主回路を形成する左側のリードフレーム１と、制御回路を形成する右側のリードフレーム１とは、パワー素子２および制御素子３の載置面に対して垂直方向にずらして配置されている。主回路および主回路が配置されたリードフレーム１は、同一平面上に配置されている。同様に、制御回路および制御回路が配置されたリードフレーム１は、同一平面上に配置されている。
【０００５】
一方、図９の（ｂ）を参照して、従来の半導体モジュール９０のリードフレーム１は、通常の１枚の板状金属をプレス加工等で加工して得られ、主回路および制御回路それぞれに必要な回路配線を構成する。図から明らかなように、リードフレーム１による全ての配線は、立体的に交差することなく構成されているため、実質的に平面的に配置できる。
【０００６】
【発明が解決しようとする課題】
従来の半導体パワーモジュールは、主回路および制御回路の各々の回路配線において、平面状のリードフレームで、かつ、実質的に平面的に全ての回路を構成しているので、外形サイズが大きくなってしまう。これでは、半導体パワーモジュールの小形化が実現できず、そのため、装置自体の小形化、高集積化も実現できない。
【０００７】
また、回路配線が実質的に平面的に配置されることにより、配線インダクタンスが大きくなるため、半導体モジュール９０が誤動作することがある。さらに、主回路部のパワー素子２は、リードフレーム１を介してしか放熱できないため、モールド樹脂５の残留熱容量が原因で、隣合わせの素子間で熱干渉等が発生することもある。
【０００８】
本発明の目的は、小型化が可能であるとともに、耐誤動作性に優れた半導体パワーモジュールを提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、第１のリードフレーム上に第１の半導体チップを載置した第１の回路と、第２のリードフレーム上に第２の半導体チップを載置した第２の回路とを、樹脂パッケージ内に封止した半導体装置であって、前記第１のリードフレームと、前記第２のリードフレームとは、オーバーラップして配置されている。これにより上記目的が達成される。
【００１０】
第１の回路における、前記第１の半導体チップの載置面と、第２の回路における、前記第２の半導体チップの載置面とは、略平行であり、前記第１のリードフレームの一部と、前記第２のリードフレームの一部とが、該載置面に垂直な方向にオーバーラップしていてもよい。
【００１１】
前記第１のリードフレームと、前記第２のリードフレームとが接合され、電気的に接続されていてもよい。
【００１２】
前記第１のリードフレームと前記第２のリードフレームとは、前記樹脂パッケージの外部で接合されていてもよい。
【００１３】
本発明の別の半導体装置は、第１のリードフレーム上に第１の３つの半導体チップを載置した第１の回路と、第２のリードフレーム上に、対応する前記第１の３つの半導体チップを制御する第２の３つの半導体チップを載置した第２の回路と、第３のリードフレーム上に第３の３つの半導体チップを載置した第３の回路と、第４のリードフレーム上に、対応する前記第３の３つの半導体チップを制御する第４の３つの半導体チップを載置した第４の回路とを樹脂パッケージ内に封止した半導体装置であって、前記第１の３つの半導体チップの各々と、前記第３の３つの半導体チップの各々とは、直列に接続され、スイッチング素子として３相インバータを構成し、前記第１のリードフレームと、前記第３のリードフレームとが、オーバーラップして配置されている。これにより上記目的が達成される。
【００１４】
直列に接続された前記第１の３つの半導体チップの各々と、前記第３の３つの半導体チップの各々とが、対向して配置されていてもよい。
【００１５】
前記第２のリードフレームと、前記第４のリードフレームとがオーバーラップして配置され、第２の３つの半導体チップの各々と、前記第４の３つの半導体チップの各々とが、対向して配置されていてもよい。
【００１６】
前記第１のリードフレームと前記第２のリードフレームとが接触し、前記第３のリードフレームと前記第４のリードフレームとが接触してもよい。
【００１７】
前記第２のリードフレームは、前記第１の３つの半導体チップが配置された前記第１のリードフレームの裏面まで延び、前記第４のリードフレームは、前記第３の３つの半導体チップが配置された前記第３のリードフレームの裏面まで延びていてもよい。
【００１８】
前記第１のリードフレームと、前記第３のリードフレームとは、前記樹脂パッケージの外部で隣接して配置されていてもよい。
【００１９】
前記第１のリードフレームと前記第３のリードフレームとが接合されて電気的に接続され、前記第２のリードフレームと前記第４のリードフレームとが接合されて電気的に接続されていてもよい。
【００２０】
前記第１のリードフレームと前記第３のリードフレーム、および、前記第２のリードフレームと前記第４のリードフレームとは、前記樹脂パッケージの外部で接合されていてもよい。
【００２１】
本発明のさらに別の半導体装置は、第１のリードフレーム上に第１の２つの半導体チップを載置した第１の回路と、第２のリードフレーム上に第２の半導体チップを載置した第２の回路とを、樹脂パッケージ内に封止した半導体装置であって、前記第１のリードフレームは、前記樹脂パッケージ内で折り曲げられて、オーバーラップを形成し、前記第１の２つの半導体チップが対向して配置されている。これにより上記目的が達成される。
【００２２】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を説明する。
【００２３】
（実施の形態１）
本発明の半導体パワーモジュールでは、主回路と、その主回路の動作を制御する制御回路とが、一つの装置に組み込まれている。主回路は、電力制御用の半導体素子であるパワー素子を含む。また、制御回路は、主回路の動作を制御する半導体素子である制御素子を含む。半導体パワーモジュールは、主としてモータ等を制御する装置、例えばインバータ装置に応用されている。
【００２４】
実施の形態１では、図１に示す主回路１０のリードフレームと、図２に示す制御回路２０のリードフレームとがオーバーラップされた（すなわち積層された）、半導体パワーモジュール３０（図３の（ａ）および（ｂ））を説明する。以下、主回路１０、制御回路２０、および、半導体パワーモジュール３０を順に説明する。なお以下に参照する図面では、全ての要素には参照符号を付していない。参照符号を付している構成要素は、単なる例示に過ぎず、参照符号を付していない類似の構成要素も、同様に取り扱うことができる。
【００２５】
図１は、主回路１０の平面的な構成を示す上面図である。主回路１０は、リードフレーム１ａ、１ｂと、リードフレーム１ａ上に設けられたパワー素子２と、パワー素子２とリードフレーム１ｂとを接続するワイヤー４ａとを含む。リードフレーム１ａおよび１ｂは、主回路１０の配線を構成する。パワー素子２は、半導体チップであり、リードフレーム１ａにより形成された配線上に、はんだ付けにより電気的に接合されている。パワー素子２は、例えば、ＩＧＢＴ、フライホイールダイオードである。主回路１０は、１枚のフレームでパターン形成されている。よって平面的に取り扱うことができる。
【００２６】
図２は、制御回路２０の平面的な構成を示す上面図である。制御回路２０は、リードフレーム１ｃと、制御素子３と、ワイヤー４ｂとを含む。リードフレーム１ｃは、制御回路２０の配線を構成する。制御素子３もまた、半導体チップであり、リードフレーム１ｃにより形成された配線上に、はんだ付けにより電気的に接合されている。制御素子３は、主回路１０を駆動する素子である。制御回路２０もまた、１枚のフレームでパターン形成されているので、平面的に取り扱うことができる。
【００２７】
図３の（ａ）および（ｂ）は、主回路１０および制御回路２０を積層して構成した半導体パワーモジュール３０を示す図である。図３の（ａ）は、半導体パワーモジュール３０の断面図である。図３の（ｂ）は、半導体パワーモジュール３０の上面図である。
【００２８】
本発明の主な特徴は、主回路１０（図１）および制御回路２０（図２）を、積層して配置することにある。より詳しく説明すると、半導体パワーモジュール３０は、主回路１０（図１）の構成要素が形成されている面（以下、「主回路１０の形成面」と称する）の上方に、制御回路２０（図２）の構成要素が形成されている面（以下、「制御回路２０の形成面」と称する）を重畳させて立体的に配置する。図３の（ａ）によれば、主回路１０のリードフレーム１ａと、制御回路２０のリードフレーム１ｂとが、オーバーラップして配置されていることが理解される。これは、主回路１０の形成面上のパワー素子２と、制御回路２０の形成面上の制御素子３とが、オーバーラップして配置されていることも意味する。主回路１０と制御回路２０とを積層して構成することにより、実質的なオーバーラップが存在しない従来の半導体モジュール９０（図９（ｂ））に比べて、図３の（ｂ）に示されるように外形サイズを小さくできる。なお、オーバーラップは、リードフレーム上において行われ、回路の構成には無関係である。
【００２９】
半導体パワーモジュール３０は、積層した主回路１０および制御回路２０を、モールド樹脂５によってモールドして得られる。パワー素子２を搭載するリードフレーム１ａの裏面では、モールド樹脂５の厚さがＢであるのに対して、制御素子３を搭載するリードフレーム１ｃの裏面のモールド樹脂は、厚さがＣである。リードフレーム１ｃの裏面のモールド樹脂をより厚くすることにより、半導体パワーモジュール３０の耐ノイズ性を向上させ、誤動作をより低減できる。
【００３０】
外部との電気的な接続を確保するため、主回路１０のリードフレーム１ａの一部、および、制御回路２０のリードフレーム１ｃの一部は、モールド樹脂５の外まで延び、その途中で上方に直角に折り曲げられている。これらの部分を介して、半導体パワーモジュール３０は、例えば、外部電源に接続され、そこから供給される電力等の大きさを制御できる。
【００３１】
一方、半導体パワーモジュール３０内部の電気的な接続は、主回路１０のリードフレーム１ｂと、制御回路２０のリードフレーム１ｃとの間で確保されている。接続面は、リードフレーム１ｂおよび１ｃがモールド樹脂５から外部へ露出するパーティング面Ａである。パーティング面Ａは、はリードフレーム１ｃの面とリードフレーム１ｂの面とが揃うように形成されている。リードフレーム１ｃおよび１ｂの位置を平面的に揃えることにより、モールド樹脂５の成型工程も簡素化でき、使用する樹脂金型の構造も簡素化できる。
【００３２】
いうまでもなく、回路的に接続可能な箇所を上下に重ねて、その間をワイヤー等で電気的に接続してもよい。ただし、モールド樹脂５による封止前に、内部で主回路１０および制御回路２０の各構成要素間を接続するよりも、外部での接続した方が加工がし易く、また信頼性も高い。よって、モールド樹脂５の加工工程後に接続する方が望ましい。
【００３３】
（実施の形態２）
実施の形態２では、主回路、および、その主回路の動作を制御する制御回路からなるパワーモジュールを２つ使用した半導体パワーモジュールを説明する。より具体的には、図４に示すＰ側のパワーモジュール４０と、図５に示すＮ側のパワーモジュール５０とがオーバーラップされた（すなわち積層された）、半導体パワーモジュール６０（図６の（ａ）および（ｂ））を説明する。
【００３４】
図４は、Ｐ側のパワーモジュール４０の平面的な構成を示す上面図である。パワーモジュール４０は、実施の形態１で説明した主回路１０（図１）および制御回路２０（図２）を含んでいる。すなわち、パワーモジュール４０は、Ｐ側の主回路を形成するリードフレーム１ａ、パワー素子２ａおよびワイヤー４ａと、Ｐ側の制御回路を形成するリードフレーム１ｃおよび制御素子３ａとを備えている。パワー素子２ａとリードフレーム１ｃとは、ワイヤー４ａで電気的に接続されている。パワーモジュール４０は、１枚のフレームでパターン形成されている。よって平面的に取り扱うことができる。
【００３５】
図５は、Ｎ側のパワーモジュール５０の平面的な構成を示す上面図である。パワーモジュール５０もまた、実施の形態１で説明した主回路１０（図１）および制御回路２０（図２）を含んでいる。すなわち、パワーモジュール５０は、Ｎ側の主回路を形成するリードフレーム１ｂ、パワー素子２ｂおよびワイヤー４ｂと、Ｎ側の制御回路を形成するリードフレーム１ｄおよび制御素子３ｂとを備えている。パワー素子２ｂとリードフレーム１ｄとは、ワイヤー４ｂで電気的に接続されている。パワーモジュール５０もまた、１枚のフレームでパターン形成されているので、平面的に取り扱うことができる。
【００３６】
パワーモジュール４０、５０で使用されているリードフレーム、パワー素子、および制御素子は、実施の形態１において説明したものと同じである。よってその説明は省略する。
【００３７】
図６の（ａ）および（ｂ）は、Ｐ側のパワーモジュール４０（図４）およびＮ側のパワーモジュール５０（図５）を積層して構成した半導体パワーモジュール６０を示す図である。図６の（ａ）は、半導体パワーモジュール６０の断面図である。図６の（ｂ）は、半導体パワーモジュール６０の上面図である。半導体パワーモジュール６０は、積層したパワーモジュール４０（図４）およびパワーモジュール５０（図５）を、モールド樹脂５によってモールドして得られる。
【００３８】
半導体パワーモジュール６０は、例えば、３相インバータ回路として構成できる。図４および図５から明らかなように、Ｐ側のパワーモジュール４０、および、Ｎ側のパワーモジュール５０の各主回路には、パワー素子２ａおよび２ｂが各３つ設けられている。パワー素子２ａは、Ｐ側のスイッチング用半導体チップとして動作する。パワー素子２ｂは、Ｎ側のスイッチング用半導体チップとして動作する。これにより、３相インバータ回路に必要な、Ｐ側の１つのスイッチング素子２ａとＮ側の１つのスイッチング素子２ｂとからなる組を、３組得ることができる。なお、スイッチング素子２ａとスイッチング素子２ｂとは直列に接続されているが、各組は並列に接続されている。
【００３９】
図６の（ａ）によれば、Ｐ側のパワーモジュール４０（図４）と、Ｎ側のパワーモジュール５０（図５）とが、オーバーラップして配置されていることが理解される。さらに、互いのパワー素子または制御素子は向かい合うように、オーバーラップして配置されている。換言すれば、リードフレームに載置されたパワー素子または制御素子が、リードフレームよりもモールド樹脂５の内側に位置し、フレームの裏面が外側を向くように配置されている。発熱源であるパワー素子を上下に分割して設け、放熱経路も別個に確保したことにより、放熱効率を高めることができる。よって、隣接する素子間の熱干渉を少なくできる。また、パワーモジュール４０とパワーモジュール５０とを積層して構成することにより、図６の（ｂ）に示されるように外形サイズを小さくできる。
【００４０】
外部との電気的な接続を確保するため、パワーモジュール４０のリードフレーム１ａの一部、およびパワーモジュール５０のリードフレーム１ｂの一部は、モールド樹脂５の外まで延び、その途中で上方に直角に折り曲げられている。図６の（ｂ）から明らかなように、主回路のＰ側リードフレーム１ａおよびＮ側リードフレーム１ｂは、隣接して配置されている。外部リードの配置を特定するだけの極めて簡単な構成により、配線インダクタンスを低減できる。これは、リードフレーム１ｃおよび１ｄについても同様である。これらの部分を介して、半導体パワーモジュール６０は、例えば、外部電源に接続され、そこから供給される電力等の大きさを制御できる。
【００４１】
一方、半導体パワーモジュール６０内部の電気的な接続は、パワーモジュール４０のリードフレーム１ａとパワーモジュール５０のリードフレーム１ｂとの間で確保されている。また、パワーモジュール４０のリードフレーム１ｃとパワーモジュール５０のリードフレーム１ｄとの間でも確保されている。接続面は、リードフレーム１ｂおよび１ｃがモールド樹脂５から外部へ露出する２つのパーティング面Ａである。パーティング面Ａは、リードフレーム１ａの面と、リードフレーム１ｂの面とが揃うように、また、リードフレーム１ｃの面と、リードフレーム１ｄの面とが揃うように形成されている。Ｐ側およびＮ側の各リードフレームの位置を平面的に揃えて接続することにより、モールド樹脂５の成型工程も簡素化でき、使用する樹脂金型の構造も簡素化できる。
【００４２】
（実施の形態３）
実施の形態３は、平面的に形成された主回路をＵ字型に曲げた半導体パワーモジュールを説明する。
【００４３】
図７は、実施の形態３による半導体パワーモジュール７０の断面図である。半導体パワーモジュール７０は、モールド樹脂５によりモールドされた主回路７２と、制御回路７４とを有する。主回路７２は、リードフレーム１ａを用いて形成され、パワー素子２−１および２−２が設けられている。リードフレーム１ａは、モールド樹脂５の内部ではＵ字型に折り曲げられて配置されている。パワー素子２−１および２−２は、リードフレーム１ａの内側の面に搭載される状態で、かつ、リードフレーム１ａの裏面が外側を向いた状態で折り曲げられている。これは、折り曲げた状態でモールド樹脂５によりモールドすることで得られる。なお、２つのパワー素子２−１、２−２が明示されているが、主回路７２は、実質的には主回路１０（図１）と同じである。よって、主回路７２の具体的な説明は省略する。
【００４４】
一方、制御回路７４は、リードフレーム１ｃを用いて形成され、制御素子３が設けられている。制御回路７４は、実質的には制御回路２０（図２）と同じである。よって、制御回路７４の具体的な説明は省略する。
【００４５】
半導体パワーモジュール７０内部の電気的な接続、すなわち主回路７２と制御回路７４との間の電気的な接続は、ワイヤー４により確保されている。ワイヤー４は、リードフレーム１ａのパターンの間を通って、または、リードフレーム１ａの端部を迂回して、リードフレーム１ｃと接続されている。いうまでもなく、ワイヤー４が設けられてから、モールド樹脂５によるモールドが行われる。
【００４６】
半導体パワーモジュール７０内では、１枚のリードフレーム１ａを、モールド樹脂５内で折り曲げて配置しているので、外形サイズが小さくなり、配線インダクタンスの低減ができる。発熱源であるパワー素子を上下に分割して設け、放熱経路も別個に確保したことにより、放熱効率を高めることができる。よって、隣接する素子間の熱干渉を少なくできる。さらに、ワイヤボンディングの数を低減できるので、ワイヤボンディング不良にかかわる信頼性を向上できる。
【００４７】
また、パワー素子２を搭載するリードフレーム１ａの裏面では、モールド樹脂５の厚さがＢであるのに対して、制御素子３を搭載するリードフレーム１ｃの裏面のモールド樹脂は、厚さがＣである。リードフレーム１ｃの裏面のモールド樹脂をより厚くすることにより、半導体パワーモジュール７０の耐ノイズ性を向上させ、誤動作をより低減できる。
【００４８】
（実施の形態４）
図６の（ａ）に示す半導体パワーモジュール６０では、一方の側のリードフレーム１ａと１ｃとは離れて配置されていた。また、他方の側のリードフレーム１ｂと１ｄも離れて配置されていた。
【００４９】
実施の形態４は、一方の側のリードフレーム１ａと１ｃとを接触させ、また、他方の側のリードフレーム１ｂおよび１ｄを接触させて配置した。接触は、物理的な接続である。なお、電気的な接続を確保してもよいし、必要がなければ、絶縁した状態で接触させればよい。
【００５０】
図８は、実施の形態４による半導体パワーモジュール８０の断面図である。上述のように、半導体パワーモジュール８０と半導体パワーモジュール６０（図６の（ａ））との相違点は、リードフレーム１ａ，１ｂ，１ｃ，１ｄの構成および位置関係である。したがって、以下ではその相違点についてのみ説明する。半導体パワーモジュール８０の各構成要素は、半導体パワーモジュール６０と同じであるから、それらの説明は省略する。図６を参照して説明したのと同様に、半導体パワーモジュール８０によっても、３相インバータを構成できる。
【００５１】
半導体パワーモジュール８０では、リードフレーム１ｃおよび１ｄの一部は、半導体パワーモジュール６０のそれらよりも延長されている。そして、リードフレーム１ａの外側の面に、リードフレーム１ｃの延長された面を重ねあわせて配置する。また同様に、リードフレーム１ｂの外側の面に、リードフレーム１ｄの延長された面を重ねあわせて配置する。パワー素子２ａのリードフレーム１ａと、制御素子３ａのリードフレーム１ｃとを重ね、また、パワー素子２ｂのリードフレーム１ｂと、制御素子３ｂのリードフレーム１ｄとを重ねることにより、主回路または制御回路で発生した熱を、制御回路または主回路からも放熱できるようになるので、放熱性を向上させることができる。なお、半導体パワーモジュール６０による効果をそのまま得られることはいうまでもない。
【００５２】
以上、本発明の実施の形態を説明した。これまでの説明および図では、半導体パワーモジュールは、リードフレームの一部を除き、全体が樹脂モールドされたパッケージであるとした。しかし、パワー素子および制御素子等の発熱源を載置したリードフレームの裏面を、パッケージから露出させてもよい。この構成によれば、大気中に熱を直接放出できるので、放熱性能を向上させることができる。
【００５３】
【発明の効果】
本発明によれば、第１の回路のリードフレームと、第２の回路のリードフレームとをオーバーラップして配置したので、実質的なオーバーラップが存在しない従来の半導体モジュールに比べて、外形サイズを小さくできる。
【００５４】
第１の回路のチップ載置面と第２の回路のチップ載置面とが略平行であり、第１の回路のリードフレームの一部と、第２の回路のリードフレームの一部とが、チップ載置面に垂直な方向にオーバーラップしている。よって、回路の構成には無関係にオーバーラップでき、小型化に柔軟に対応できる。
【００５５】
第１の回路のリードフレームと第２の回路のリードフレームとが接合され、電気的に接続されているので、接続用のワイヤが不要になる。よって、樹脂による封止の際、ワイヤの流れに起因する接続不良がなくなる。
【００５６】
樹脂パッケージ外部で接合するので、樹脂パッケージ内部で接合を行うよりも作業が容易である。また接合時に、装置の他の個所へ衝撃を与えることもない。
【００５７】
３相インバータを構成する、直列に接続された半導体チップのリードフレーム同士をオーバーラップして配置したので、実質的なオーバーラップが存在しない従来の半導体モジュールに比べて、外形サイズを小さくできる。また、配線インダクタンスも低減できる。
【００５８】
３相インバータを構成する、直列に接続された半導体チップ同士を対向して配置したので、放熱経路も別個に確保でき、放熱効率を高めることができる。さらに、隣接する素子間の熱干渉を少なくできる。
【００５９】
スイッチング素子を制御する半導体チップもあわせて対向させ、そのリードフレームもオーバーラップさせたので、さらに良好な放熱性能を得られるとともに、小型化を実現できる。
【００６０】
半導体チップを有する回路（主回路）とそのチップを制御する回路（制御回路）との間で、リードフレーム接触させたので、主回路または制御回路で発生した熱を、制御回路または主回路からも放熱できるようになる。よって、放熱性能を向上できる。
【００６１】
制御回路のリードフレームが、主回路上のチップ裏面にまで延びて、ヒートシンクとして機能するので、小型で、かつ、放熱性能を向上できる。
【００６２】
外部リードの配置を特定するだけの極めて簡単な構成により、配線インダクタンスを低減できる。
【００６３】
リードフレームを折り曲げて構成したので、リードフレーム同士の配線が不要で、ワイヤボンディングの数を低減できるので、ワイヤボンディング不良にかかわる信頼性を向上できる。
【図面の簡単な説明】
【図１】実施の形態１による主回路の平面的な構成を示す上面図である。
【図２】実施の形態１による制御回路の平面的な構成を示す上面図である。
【図３】（ａ）は、実施の形態１による半導体パワーモジュールの断面図である。（ｂ）は、実施の形態１による半導体パワーモジュールの上面図である。
【図４】実施の形態２によるＰ側のパワーモジュールの平面的な構成を示す上面図である。
【図５】実施の形態２によるＮ側のパワーモジュールの平面的な構成を示す上面図である。
【図６】（ａ）は、実施の形態２による半導体パワーモジュールの断面図である。図６の（ｂ）は、実施の形態２による半導体パワーモジュールの上面図である。
【図７】実施の形態３による半導体パワーモジュールの断面図である。
【図８】実施の形態４による半導体パワーモジュールの断面図である。
【図９】（ａ）および（ｂ）は従来の半導体モジュールの構造を示す図である。
【符号の説明】
１　リードフレーム、　２　パワー素子、　３　制御素子、　４　ワイヤー、５　モールド樹脂、　１０　主回路、　２０　制御回路、　３０　半導体パワーモジュール

Claims (13)

  1. 第１のリードフレーム上に第１の半導体チップを載置した第１の回路と、第２のリードフレーム上に第２の半導体チップを載置した第２の回路とを、樹脂パッケージ内に封止した半導体装置であって、
    前記第１のリードフレームと、前記第２のリードフレームとは、オーバーラップして配置されている、半導体装置。
  2. 第１の回路における、前記第１の半導体チップの載置面と、第２の回路における、前記第２の半導体チップの載置面とは、略平行であり、
    前記第１のリードフレームの一部と、前記第２のリードフレームの一部とが、該載置面に垂直な方向にオーバーラップしている、請求項１に記載の半導体装置。
  3. 前記第１のリードフレームと、前記第２のリードフレームとが接合され、電気的に接続されている、請求項１に記載の半導体装置。
  4. 前記第１のリードフレームと前記第２のリードフレームとは、前記樹脂パッケージの外部で接合されている、請求項３に記載の半導体装置。
  5. 第１のリードフレーム上に第１の３つの半導体チップを載置した第１の回路と、
    第２のリードフレーム上に、対応する前記第１の３つの半導体チップを制御する第２の３つの半導体チップを載置した第２の回路と、
    第３のリードフレーム上に第３の３つの半導体チップを載置した第３の回路と、
    第４のリードフレーム上に、対応する前記第３の３つの半導体チップを制御する第４の３つの半導体チップを載置した第４の回路と
    を樹脂パッケージ内に封止した半導体装置であって、
    前記第１の３つの半導体チップの各々と、前記第３の３つの半導体チップの各々とは、直列に接続され、スイッチング素子として３相インバータを構成し、
    前記第１のリードフレームと、前記第３のリードフレームとが、オーバーラップして配置されている、半導体装置。
  6. 直列に接続された前記第１の３つの半導体チップの各々と、前記第３の３つの半導体チップの各々とが、対向して配置されている、請求項５に記載の半導体装置。
  7. 前記第２のリードフレームと、前記第４のリードフレームとがオーバーラップして配置され、第２の３つの半導体チップの各々と、前記第４の３つの半導体チップの各々とが、対向して配置されている、請求項６に記載の半導体装置。
  8. 前記第１のリードフレームと前記第２のリードフレームとが接触し、前記第３のリードフレームと前記第４のリードフレームとが接触する、請求項７に記載の半導体装置。
  9. 前記第２のリードフレームは、前記第１の３つの半導体チップが配置された前記第１のリードフレームの裏面まで延び、
    前記第４のリードフレームは、前記第３の３つの半導体チップが配置された前記第３のリードフレームの裏面まで延びている、請求項８に記載の半導体装置。
  10. 前記第１のリードフレームと、前記第３のリードフレームとは、前記樹脂パッケージの外部で隣接して配置されている、請求項８に記載の半導体装置。
  11. 前記第１のリードフレームと前記第３のリードフレームとが接合されて電気的に接続され、前記第２のリードフレームと前記第４のリードフレームとが接合されて電気的に接続されている、請求項５に記載の半導体装置。
  12. 前記第１のリードフレームと前記第３のリードフレーム、および、前記第２のリードフレームと前記第４のリードフレームとは、前記樹脂パッケージの外部で接合されている、請求項１１に記載の半導体装置。
  13. 第１のリードフレーム上に第１の２つの半導体チップを載置した第１の回路と、第２のリードフレーム上に第２の半導体チップを載置した第２の回路とを、樹脂パッケージ内に封止した半導体装置であって、
    前記第１のリードフレームは、前記樹脂パッケージ内で折り曲げられて、オーバーラップを形成し、前記第１の２つの半導体チップが対向して配置されている、半導体装置。
JP2002171811A 2002-06-12 2002-06-12 半導体装置 Withdrawn JP2004022601A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002171811A JP2004022601A (ja) 2002-06-12 2002-06-12 半導体装置
US10/314,237 US6603197B1 (en) 2002-06-12 2002-12-09 Semiconductor unit
KR10-2003-0009081A KR20030095964A (ko) 2002-06-12 2003-02-13 반도체장치
CNA031038611A CN1467828A (zh) 2002-06-12 2003-02-13 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002171811A JP2004022601A (ja) 2002-06-12 2002-06-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2004022601A true JP2004022601A (ja) 2004-01-22

Family

ID=27621506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002171811A Withdrawn JP2004022601A (ja) 2002-06-12 2002-06-12 半導体装置

Country Status (4)

Country Link
US (1) US6603197B1 (ja)
JP (1) JP2004022601A (ja)
KR (1) KR20030095964A (ja)
CN (1) CN1467828A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294884A (ja) * 2006-03-29 2007-11-08 Sanyo Electric Co Ltd 半導体装置
JP2008047615A (ja) * 2006-08-11 2008-02-28 Nissan Motor Co Ltd 半導体装置及び電力変換装置
JP2010278186A (ja) * 2009-05-28 2010-12-09 Seiko Epson Corp 電子デバイスの製造方法及び電子デバイス
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
WO2012053205A1 (ja) * 2010-10-21 2012-04-26 パナソニック株式会社 半導体装置およびその製造方法
JP2013098199A (ja) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP2013251297A (ja) * 2012-05-30 2013-12-12 Toyota Motor Corp 半導体装置及びその製造方法
JP7385414B2 (ja) 2019-10-08 2023-11-22 ローム株式会社 半導体装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7381593B2 (en) * 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
KR100844630B1 (ko) * 2006-03-29 2008-07-07 산요덴키가부시키가이샤 반도체 장치
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP4918391B2 (ja) * 2007-04-16 2012-04-18 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
US20100193920A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Semiconductor device, leadframe and method of encapsulating
WO2010113120A1 (en) * 2009-04-02 2010-10-07 Koninklijke Philips Electronics N.V. An integrated circuit system with a thermally isolating frame construction and method for producing such integrated circuit system
US8207455B2 (en) * 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
US8450149B2 (en) 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US8222716B2 (en) * 2009-10-16 2012-07-17 National Semiconductor Corporation Multiple leadframe package
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
EP2581937B1 (en) * 2010-06-11 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Resin-sealed semiconductor device and method for manufacturing same
JP5014470B2 (ja) * 2010-06-28 2012-08-29 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
CN103855119A (zh) * 2012-12-07 2014-06-11 三垦电气株式会社 半导体模块、半导体装置及其制造方法
CN104658984A (zh) * 2013-11-19 2015-05-27 西安永电电气有限责任公司 塑封式智能功率模块
CN104882400B (zh) * 2014-02-27 2018-01-12 西安永电电气有限责任公司 一种引线框架堆叠用支撑定位装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
CN106601694B (zh) * 2015-10-16 2020-09-15 台达电子工业股份有限公司 堆叠结构及其制造方法
CN109891576B (zh) * 2017-08-25 2021-06-01 华为技术有限公司 半导体模块及其制造方法
US11088055B2 (en) * 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
US11562949B2 (en) 2020-06-17 2023-01-24 Texas Instruments Incorporated Semiconductor package including undermounted die with exposed backside metal
JP2022085131A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780424B2 (ja) 1990-03-22 1998-07-30 株式会社デンソー 混成集積回路
JP3226244B2 (ja) * 1993-12-03 2001-11-05 株式会社東芝 樹脂封止型半導体装置
DE19808193B4 (de) * 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
JPH11307721A (ja) 1998-04-23 1999-11-05 Toshiba Corp パワーモジュール装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294884A (ja) * 2006-03-29 2007-11-08 Sanyo Electric Co Ltd 半導体装置
JP2008047615A (ja) * 2006-08-11 2008-02-28 Nissan Motor Co Ltd 半導体装置及び電力変換装置
JP2010278186A (ja) * 2009-05-28 2010-12-09 Seiko Epson Corp 電子デバイスの製造方法及び電子デバイス
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
EP2631942A1 (en) * 2010-10-21 2013-08-28 Panasonic Corporation Semiconductor device and production method for same
WO2012053205A1 (ja) * 2010-10-21 2012-04-26 パナソニック株式会社 半導体装置およびその製造方法
JPWO2012053205A1 (ja) * 2010-10-21 2014-02-24 パナソニック株式会社 半導体装置およびその製造方法
EP2631942A4 (en) * 2010-10-21 2014-11-12 Panasonic Corp SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
JP5683600B2 (ja) * 2010-10-21 2015-03-11 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US8987877B2 (en) 2010-10-21 2015-03-24 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2013098199A (ja) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP2013251297A (ja) * 2012-05-30 2013-12-12 Toyota Motor Corp 半導体装置及びその製造方法
JP7385414B2 (ja) 2019-10-08 2023-11-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US6603197B1 (en) 2003-08-05
KR20030095964A (ko) 2003-12-24
CN1467828A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
JP2004022601A (ja) 半導体装置
EP3107120B1 (en) Power semiconductor module
JP5895933B2 (ja) パワーモジュール
JP6319137B2 (ja) 半導体装置及びその製造方法
JP5381444B2 (ja) パワーモジュール
JP3390661B2 (ja) パワーモジュール
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2013026627A (ja) パワー素子パッケージモジュール及びその製造方法
JP4491244B2 (ja) 電力半導体装置
JP2006186170A (ja) 半導体装置
CN111584477A (zh) 半导体模块和半导体模块的制造方法
TW202110289A (zh) 功率模組
JP2003273319A (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2013131590A (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
JP2004221381A (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
JP5181626B2 (ja) 多層プリント基板およびインバータ装置
JP2010225952A (ja) 半導体モジュール
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
TWI767145B (zh) 半導體裝置及半導體裝置之製造方法
CN116648783A (zh) 功率半导体装置
JP4810898B2 (ja) 半導体装置
JP7428679B2 (ja) パワー半導体装置および電力変換装置
JP2013098343A (ja) 半導体装置とその製造方法
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050621