JP2011044452A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP2011044452A
JP2011044452A JP2009189783A JP2009189783A JP2011044452A JP 2011044452 A JP2011044452 A JP 2011044452A JP 2009189783 A JP2009189783 A JP 2009189783A JP 2009189783 A JP2009189783 A JP 2009189783A JP 2011044452 A JP2011044452 A JP 2011044452A
Authority
JP
Japan
Prior art keywords
substrate
lead
bonding member
conductive bonding
power element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009189783A
Other languages
English (en)
Inventor
Kimiji Kayukawa
君治 粥川
Rikiya Kamimura
力也 上村
Shinya Mizutani
真也 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009189783A priority Critical patent/JP2011044452A/ja
Priority to US12/805,396 priority patent/US20110042812A1/en
Priority to DE102010039148A priority patent/DE102010039148A1/de
Priority to CN2010102581326A priority patent/CN101996982A/zh
Publication of JP2011044452A publication Critical patent/JP2011044452A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】第１の基板と第２の基板とを積層してなる電子装置において、両基板が対向する部位にて、第１の基板の対向面に搭載されたパワー素子と第１の基板との電気的接続、および、第２の基板の対向面への電子部品の搭載が両立可能な小型化に適した電子装置を実現する。
【解決手段】パワー素子３０の素子面３１には、第１の基板１０との電気的接続を行う第１の導電性接合部材５０と、第２の基板２０との電気的接続を行う第２の導電性接合部材６０とが電気的に接続されており、第１の導電性接合部材５０は、一端側、他端側が素子面３１、第１の基板１０の一面１１に接続されるとともに、中間部が素子面３１よりも第２の基板２０側に突出する形状をなすものであり、第２の導電性接合部材６０は、一端側が素子面３１に接続され、他端側が第１の導電性接合部材５０の頂部５１を超えて第２の基板２０側へ延び、第２の基板２０に接続されているものである。
【選択図】図１

Description

本発明は、積層された第１の基板および第２の基板のうち第１の基板の対向面にパワー素子を搭載し、第２の基板の対向面に電子部品を搭載してなる電子装置、および、そのような電子装置の製造方法に関する。
従来より、第１の基板と第２の基板とを積層してなる電子装置としては、特許文献１に記載のものが提案されている。このものは、両基板の互いに対向する一面のうち第１の基板の一面にパワー素子を搭載し、当該パワー素子と第１の基板とをワイヤなどで接続したものである。
このものでは、さらに第２の基板の端部に両基板間を電気的に接続するリードを設けており、このリードを介してパワー素子と第２の基板とを接続するようにしている。しかし、この場合、第２の基板の端部に上記リードが設けられるため、特に基板の平面サイズが大きくなり、小型化の面で好ましくない。
一方で、第１の基板と第２の基板とを積層してなる電子装置として、特許文献２に記載のものが提案されている。このものは、第１の基板の対向面に半導体素子を搭載し、その上に第２の基板を積層するものであるが、このとき、第２の基板として配線層を用い、この配線層と半導体素子とをはんだなどにより接続するものである。
ここで、上記特許文献２のものにおいては、例えば同文献中の図１において、半導体素子と第１の基板とがボンディングワイヤを介して接続されているが、このワイヤはループ形状をなして半導体素子上に突出している。そのため、当該ワイヤに対して配線層が干渉するのを防止するべく、両基板を平面的にずらし、配線層が当該ワイヤに重ならない位置となるようにしている。また、同文献中の図５においては、両基板を平面的にずらさずに半導体素子と第１の基板とがボンディングワイヤを介して接続されているが、第２の基板との接続においては、半導体基板に直接接続するのではなく、第１の基板と接続しており、基板の平面サイズが大きくなり、小型化の面で好ましくない。
特開２００１−８５６１３号公報 特許第４０６２１９１号公報
上記特許文献２のものでは、上記特許文献１の電子装置のような基板の端部に設けるリードが不要となり、上記特許文献１に比べて基板積層方向のサイズは小型化可能となるが、半導体素子上のワイヤと第２の基板とを重ならないようにずらして配置しているため、やはり、平面サイズの小型化には好ましい構成とは言えない。
また、特許文献２の図１においては、半導体素子と第２の基板とははんだ付けされるので、両基板間の間隔は実質的に無いに等しく、両基板が対向する部位において、第２の基板の対向面に電子部品を搭載するスペースを確保することは困難である。また、特許文献２の図５においては、第２の基板の対向面に電子部品を搭載するスペース自体は確保できると考えられるが、半導体素子と第２の基板とを直接接続していないため、小型化に適さない。
本発明は、上記問題に鑑みてなされたものであり、第１の基板と第２の基板とを積層してなる電子装置において、両基板が対向する部位にて、第１の基板の対向面に搭載されたパワー素子と第１の基板との電気的接続、および、第２の基板の対向面への電子部品の搭載が両立可能な小型化に適した電子装置を実現することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、次のような点を特徴としている。
・第１の基板（１０）と、第１の基板（１０）の一面（１１）上に搭載されたパワー素子（３０）と、一面（２１）が第１の基板（１０）の一面（１１）に対向して配置された第２の基板（２０）とを備え、第２の基板（２０）の一面（２１）には、電子部品（４０）が搭載されていること。
・パワー素子（３０）における第２の基板（２０）の一面（２１）に対向する面である素子面（３１）には、パワー素子（３０）と第１の基板（１０）とを電気的に接続する第１の導電性接合部材（５０）と、パワー素子（３０）と第２の基板（２０）とを電気的に接続する第２の導電性接合部材（６０）とが電気的に接続されていること。
・第１の導電性接合部材（５０）は、一端側が素子面（３１）に接続され他端側が第１の基板（１０）の一面（１１）に接続されるとともに、中間部が素子面（３１）よりも第２の基板（２０）側に突出する形状をなすものであること。
・パワー素子（３０）とこれに対向する第２の基板（２０）の一面（２１）との接触、電子部品（４０）とこれに対向する第１の基板（１０）の一面（１１）との接触、および、第１の導電性接合部材（５０）と第２の基板（２０）の一面（２１）との接触の各接触を回避するような間隔を有して、両基板（１０、２０）の一面（１１、２１）同士は離れて配置されていること。
・第２の導電性接合部材（６０）は、一端側が素子面（３１）に接続され、他端側が突出する形状をなす第１の導電性接合部材（５０）の頂部（５１）を超えて第２の基板（２０）側へ延び、第２の基板（２０）の一面（２１）にて第２の基板（２０）に接続されているものであること。本発明の電子装置は、これらの点を特徴としている。
それによれば、対向する第１の基板（１０）と第２の基板（２０）の互いの一面（１１、２１）間にて、第１の基板（１０）に搭載されたパワー素子（３０）は、突出する形状をなす第１の導電性接合部材（５０）によって第１の基板（１０）に接続され、第１の導電性接合部材（５０）の頂部（５１）よりも素子面（３１）上の高さが高い第２の導電性接合部材（６０）によって第２の基板（２０）に接続され、一方、電子部品（４０）は第１の基板（１０）と接触することなく第２の基板（２０）に搭載される。
そのため、第１の導電性接合部材（５０）は、これに対向する第２の基板（２０）に接触することなく、また、第２の導電性接合部材（６０）は、対向する両基板（１０、２０）の一面（１１、２１）の間にて、パワー素子（３０）から直接、第２の基板（２０）に延びて接続されているので、平面サイズの増大を極力防止できる。
よって、本発明によれば、両基板（１０、２０）が対向する部位にて、第１の基板（１０）の対向面に搭載されたパワー素子（３０）と第１の基板（１０）との電気的接続、および、第２の基板（２０）の対向面への電子部品（４０）の搭載が両立可能な小型化に適した電子装置を実現することができる。
ここで、請求項２に記載の発明のように、請求項１に記載の電子装置においては、パワー素子（３０）の素子面（３１）における第２の導電性接合部材（６０）と接続される電極（３３）の平面サイズは、素子面（３１）における第１の導電性接合部材（５０）と接続される電極（３２）の平面サイズよりも小さいものにできる。第２の導電性接合部材（６０）と接続される電極（３３）の平面サイズが、このように小さいものであっても、第２の導電性接合部材（６０）による接続が適切に行える。
また、請求項３に記載の発明のように、請求項１または請求項２に記載の電子装置においては、第２の導電性接合部材は、その長手方向が素子面（３１）に直交するように素子面（３１）上に立てられた柱状をなす金属製のリード（６０）であり、リード（６０）の長手方向の一端側が素子面（３１）に接続され、他端側が第２の基板（２０）に接続されているものにできる。
さらに、請求項４に記載の発明のように、請求項３に記載の電子装置において、リード（６０）は、その長手方向と交差する方向に曲げられた形状であるものとしてもよい。
第２の導電性接合部材が金属製柱状のリード（６０）である場合、このように曲げられた形状とすれば、両基板（１０、２０）の間にてリード（６０）に発生する応力の緩和や、第１の基板（１０）の一面（１１）および第２の基板（２０）の一面（２１）に存在する凹凸の吸収が容易になる。
また、請求項５に記載の発明のように、リード（６０）は、銅、アルミ、金のいずれかを主元素とする金属材料よりなるものにできる。
また、請求項６に記載の発明のように、パワー素子（３０）とリード（６０）の一端側とは、はんだまたは導電性接着剤よりなる導電性材料を介して接続してもよく、また、請求項７に記載の発明のように、リード（６０）の他端側と第２の基板（２０）とは、はんだまたは導電性接着剤よりなる導電性材料を介して接続してもよい。また、請求項８に記載の発明のように、リード（６０）は複数個存在してもよい。
また、請求項９に記載の発明のように、請求項１ないし請求項８のいずれか１つに記載の電子装置においては、両基板（１０、２０）、パワー素子（３０）、電子部品（４０）および両導電性接合部材（５０、６０）は、モールド樹脂（７０）によって包み込まれるように封止されていてもよく、それによれば、上記した効果を有するモールドパッケージとしての電子装置が実現される。
請求項１０に記載の発明は、上記請求項４のような曲げ形状をなすリード（６０）を有する電子装置の製造方法に関するものであり、第２の導電性接合部材として柱状をなす金属製のリード（６０）を用い、リード（６０）と素子面（３１）との接続においては、互いの対向面が凹凸形状をなす治具（１０２）を用い、リード（６０）の長手方向の一端側を除くリード（６０）の長手方向に沿った両側を、治具（１０２）の対向面で挟み付けて治具（１０２）にリード（６０）を保持するとともに、リード（６０）をその長手方向と交差する方向に曲げられた形状とし、治具（１０２）でリード（６０）を保持しながらリード（６０）をその長手方向が素子面（３１）に直交するように素子面（３１）上に立てた状態で、リード（６０）の長手方向の一端側を素子面（３１）に接続することを特徴としている。
それによれば、上記請求項４に記載されたような曲げ形状をなす第２の導電性接合部材（６０）の接続が適切に行え、上記請求項４に記載の電子装置を適切に製造しうる電子装置の製造方法が提供される。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第１実施形態に係る電子装置の概略断面図である。 第１実施形態に係る電子装置の製造方法を示す工程図である。 本発明の第２実施形態に係る電子装置の要部の概略図である。 本発明の第３実施形態に係る電子装置の要部の概略図である。 本発明の第４実施形態に係る電子装置の要部の概略図である。 本発明の第５実施形態に係る第２の導電性接合部材としてのリード６０の種々の例を示す図である。 本発明の第６実施形態に係る電子装置の製造方法におけるリードの接続装置の概略構成を示す図である。 第６実施形態におけるリードの成形工程を示す工程図である。 第６実施形態におけるリードの接続工程を示す工程図である。 本発明の第７実施形態に係る電子装置の製造方法の要部を示す工程図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る電子装置Ｓ１の概略断面構成を示す図である。本実施形態の電子装置Ｓ１は、大きくは、一面１１、１２同士を対向させつつ積層された第１の基板１０および第２の基板２０と、第１の基板１０の一面１１に搭載されたパワー素子３０と、第２の基板２０の一面２１に搭載された電子部品４０と、パワー素子３０と各基板１０、２０とを電気的に接続する導電性接合部材５０、６０と、これら各構成要素１０〜６０を包み込むように封止するモールド樹脂７０とを備えて構成されている。
第１の基板１０、第２の基板２０は、それぞれパワー素子３０や電子部品４０を搭載し、これらと電気的に接続されるものであればよく、各種の配線基板、回路基板、リードフレームなどが用いられる。
ここでは、第１の基板１０は、たとえばＣｕやＡｌやＦｅなどの金属板よりなるリードフレームとし、第２の基板２０は、プリント基板、セラミック基板、フレキシブル基板などよりなる回路基板とする。
第１の基板１０を構成するリードフレームは、金属板にプレス加工やエッチング等を施し、アイランド部やリード部などを有する形状にパターニングされたものであって、それにより、リードフレームとしての配線パターンが構成されたものである。
パワー素子３０は、この第１の基板１０の一面１１上に搭載され、導電性材料８０を介して第１の基板１０に電気的および機械的に接続されている。導電性材料８０としては、たとえば、共晶はんだや、鉛フリーはんだといったはんだ材料、あるいは、金属フィラー、金属粒子（ナノ粒子含む）を含有する導電性接着剤などが挙げられる。
このパワー素子３０は、シリコン半導体チップなどに半導体プロセスを施すことにより形成されたものであり、典型的には矩形板状をなすものである。このようなパワー素子３０としては、たとえばパワーＭＯＳトランジスタ、ＩＧＢＴ、パワートランジスタなどが挙げられる。
ここで、パワー素子３０は、一般に駆動時の発熱が大きいものであるが、その熱は、第１の基板１０を伝って放熱されるようになっている。その点では、第１の基板１０としては、伝熱性能の良好な材料（たとえばＣｕ、Ａｌなどを主とする材料）よりなるものが好ましい。
図１では、パワー素子３０は、パワーＭＯＳトランジスタの例を示している。このパワーＭＯＳトランジスタは、ゲート電極３３、ソース電極３２、ドレイン電極３４を有している。そして、これら電極３２〜３４のうちゲート電極３３およびソース電極３２は、パワー素子３０における第２の基板２０の一面２１に対向する面である素子面３１に形成されており、一方、ドレイン電極３４は、パワー素子３０における素子面３１とは反対側の裏面に形成されている。
ここで、ソース電極３２およびゲート電極３３は、たとえばＡｌなどよりなり、素子面３１上にてたとえば平面矩形状に形成されたものである。一方、ドレイン電極３４は、たとえばＴｉやＮｉなどよりなり、パワー素子３０の上記裏面の略全体に形成されたものである。
また、本実施形態では、ゲート電極３３の平面サイズは、ソース電極３２の平面サイズよりも小さいものとされている。たとえば、本実施形態のゲート電極３３は、１辺が０．１〜０．５ｍｍ程度の平面矩形のものである。
また、ゲート電極３３は制御信号を入力する電極であり、パワー素子３０のソース−ドレイン間には大電流が流れる。すなわち、ゲート電極３３は制御信号を得るために、制御回路基板と電気的に接続される。ここでは、第２の基板１０は、パワー素子３０の駆動を制御する制御回路が設けられた制御回路基板として構成されており、ゲート電極３３は、第２の導電性接合部材６０を介して第２の基板２０と電気的に接続されている。
また、パワー素子３０のソース−ドレイン間は大電流が流れるため、ソース電極３２、ドレイン電極３４は、それぞれ第１の導電性接合部材５０、上記導電性材料８０を介して、第１の基板１０に電気的に接続されている。なお、第１の導電性接合部材５０および第２の導電性接合部材６０の詳細については、後述する。
また、第２の基板２０は、その一面２１が第１の基板１０の一面１１に対向するように第１の基板１０に積層して配置されている。そして、この第１の基板１０の一面１１に対向する第２の基板２０の一面２１に、電子部品４０が搭載されている。さらに、本実施形態では、第２の基板２０における一面２１とは反対側の面である他面２２にも、電子部品４０が搭載されている。
この電子部品４０は、第１の基板１０の一面１１に搭載されているパワー素子３０とは異なる電子部品であればよい。たとえば、第２の基板２０に搭載される電子部品４０としては、コンデンサ、ダイオード、抵抗などの受動素子やＬＳＩなどが挙げられ、これらは、たとえば、はんだ、導電性接着剤、ワイヤボンディングなどによって、第２の基板２０に接続される。
また、本実施形態の電子装置Ｓ１においては、対向する両基板１０、２０の一面１１、２１間に、上記したようなパワー素子３０、電子部品４０を配置するため、当該両基板１０、２０の一面１１、２１同士を離れて配置させている。
こうして、両基板１０、２０の一面１１、２１の間隔が確保されることによって、パワー素子３０とこれに対向する第２の基板２０の一面２１との接触が回避され、また、電子部品４０とこれに対向する第１の基板１０の一面１１との接触が回避されている。たとえば、本実施形態では、パワー素子３０の素子面３１と第２の基板２０の一面２１との距離を、１ｍｍ以上としている。
また、このように、両基板１０、２０の対向面１１、２１に部品３０、４０を搭載するスペースを必要とするため、ここでは、図１に示されるように、第１の基板１０に、基板積層方向（図１中の上下方向）に曲げられて両基板１０、２０の間隔を保持する間隔保持部１３が設けられている。
この間隔保持部１３は、第１の基板１０の一部、ここでは周辺部を曲げ加工したものであり、基板積層方向に延びるとともに、その長さが実質的に両基板１０、２０の間隔寸法に相当するものである。つまり、この間隔保持部１３は、両基板１０、２０の一面１１、２１間の間隔を保持するスペーサとして機能する。
図１に示されるように、本実施形態では、間隔保持部１３と第２の基板２０の一面２１の周辺部とが、上記同様の導電性材料８０を介して接続されている。これにより、第１の基板１０と第２の基板２０とが電気的に接続されている。
また、間隔保持部１３は、第１の基板１０ではなく、第２の基板２０に設けてもよいが、本実施形態では、第１の基板１０がリードフレームであり、第２の基板がプリント基板、セラミック基板などの回路基板であるため、第１の基板１０を曲げ加工して間隔保持部１３を形成するのが望ましい。なお、両基板１０、２０の間隔を保持するためには、間隔保持部１３に代えて両基板１０、２０間に両基板１０、２０とは別体のスペーサ部材などを設けてもよい。
また、本実施形態では、第１の基板１０の一部が、外部との電気的なやりとりを行う外部入出力端子１４とされており、この外部入出力端子１４は、モールド樹脂７０の外部に露出している。
ここでは、間隔保持部１３から基板積層方向と平行に延長された部位が、モールド樹脂７０より突出しており、その突出した部分が外部入出力端子１４とされている。この外部入出力端子１４には、外部の配線部材等が接続されるようになっている。
また、図１に示されるように、第１の基板１０の一面１１とは反対側の面である他面１２が、モールド樹脂７０より露出している。これにより、パワー素子３０にて発生した熱が第１の基板１０の他面１２から放熱されるようになっている。
次に、本実施形態の電子装置Ｓ１において上記導電性接合部材５０、６０を用いたパワー素子３０の電気的接続構成について述べる。上述したように、パワー素子３０の素子面３１には、パワー素子３０と第１の基板１０とを電気的に接続する第１の導電性接合部材５０と、パワー素子３０と第２の基板２０とを電気的に接続する第２の導電性接合部材６０とが電気的に接続されている。
ここで、第１の導電性接合部材５０および第２の導電性接合部材６０は、対向する両基板１０、２０の一面１１、２１の間に位置している。つまり、両基板１０、２０の積層方向（図１中の上下方向）からみて、両導電性接合部材５０、６０は両基板１０、２０からはみ出していない。
第１の導電性接合部材５０は、一端側がパワー素子３０の素子面３１のソース電極３２に接続され、他端側が第１の基板１０の一面１１に接続されている。そして、第１の導電性接合部材５０は、これら接続された両端の中間部が素子面３１よりも第２の基板２０側に突出する形状をなすものとされている。
ここでは、第１の導電性接合部材５０は、図１中の上方に凸となるループ形状に突出する形状とされているが、図１中の上方に凸となるように角部を以て屈曲した形状であってもよい。このような第１の導電性接合部材５０としては、たとえばＣｕ（銅）、Ａｌ（アルミニウム）などよりなるボンディングワイヤ、リボン、あるいはその他の金属配線部材などが挙げられる。
ここで、上述したが、両基板１０、２０の一面１１、２１同士の間隔は、パワー素子３０と第２の基板２０の一面２１との接触、および、電子部品４０と第１の基板１０の一面１１との接触を回避する程度の大きさであるが、さらに、第１の導電性接合部材５０と第２の基板２０の一面２１との接触も回避する大きさとされている。つまり、第１の導電性接合部材５０は、第２の基板２０の一面２１側に突出する形状であるが、この第１の導電性接合部材５０は第２の基板２０の一面からは離れている。
一方、第２の導電性接合部材６０は、その一端側がパワー素子３０の素子面３１のゲート電極３３に接続され、他端側は当該素子面３１から第２の基板２０側へ延びているものである。さらに、第２の導電性接合部材６０の他端側は、上記突出形状をなす第１の導電性接合部材５０の頂部５１を超えて第２の基板２０側へ延びており、第２の基板２０の一面２１にて第２の基板２０に接続されている。
なお、第１の導電性接合部材５０の頂部５１とは、上記突出形状をなす第１の導電性接合部材５０における最も第２の基板２０の一面２１に近い部位である。つまり、第２の導電性接合部材６０の両端間の距離は、第１の導電性接合部材５０の頂部５１と素子面３１との距離よりも実質大きいものであると言える。
図１においては、第２の導電性接合部材６０は、上記基板積層方向を長手方向とする形状を有したものであり、その長手方向が素子面３１に直交するように素子面３１上に立てられたものとされている。
言い換えれば、図１に示される第２の導電性接合部材６０は、その長手方向が素子面３１に直交するように素子面３１上に立てられたものであって、素子面３１上の突出高さが第１の導電性接合部材５０の頂部５１の当該突出高さよりも大きいものである。さらに言うならば、第２の導電性接合部材６０の長手方向の長さ寸法は、第１の導電性接合部材５０の頂部５１における素子面３１上の高さ寸法よりも大きいものである。
具体的に、本実施形態の第２の導電性接合部材６０は、その長手方向が素子面３１に直交するように素子面３１上に立てられた柱状をなす金属製のリード６０である。ここで、柱状のリード６０とは、丸棒や角棒などの棒状や、細長短冊状または細長リボン状（細長箔状）のものも含むものである。
また、リード６０を構成する具体的な金属材料としては、たとえば銅、アルミニウム、金のいずれかを主元素とする金属材料などが挙げられる。さらに、リード６０は、その表面がめっきされたものであってもよい。
特に、リード６０とパワー素子３０および第２の基板２０との接続をはんだによって行う場合には、Ｓｎめっき、Ｎｉめっき、Ａｕめっきなど、一般的なはんだとの接続に用いられるめっきを施せば、これら接続部における接合性が向上する。
このリード６０は、第１の導電性接合部材５０と同じく、各パワー素子３０について設けられている。つまり、パワー素子３０が複数個存在することにより、第２の導電性接合部材としてのリード６０も複数個存在する。
そして、このようなリード６０においては、当該リード６０の長手方向の一端側が素子面３１のゲート電極３３に接続され、当該リード６０の長手方向の他端側が第２の基板２０に接続される。具体的には、リード６０の当該他端側は、第２の基板２０の一面２１に設けられている図示しない電極等に接続されている。
ここで、図１に示される例では、パワー素子３０の素子面３１とリード６０の一端側とは、はんだまたは導電性接着剤よりなる導電性材料８０を介して接続されている。また、リード６０の他端側と第２の基板２０とは、はんだまたは導電性接着剤よりなる導電性材料を介して接続されている。
なお、図１では、リード６０の他端側と第２の基板２０との間に介在する導電性材料８０を示しているが、パワー素子３０のゲート電極３３とリード６０の一端側との間に介在する導電性材料は省略してある。しかし、この省略された導電性材料も、図示されている導電性材料８０と同一のものである。
また、パワー素子３０とリード６０の一端側との接続、および、リード６０の他端側と第２の基板２０との接続は、図１に示される例のように、共に導電性材料８０を介した間接接合であってもよいが、共に直接接触させることによる直接接合であってもよい。直接接合の場合、たとえばワイヤボンドのように超音波振動や熱圧着等による金属接合などにより接続がなされる。
さらには、パワー素子３０とリード６０の一端側との接続、および、リード６０の他端側と第２の基板２０との接続のうち、たとえば一方の接続が導電性材料８０を介した間接接合であり、他方は直接接合であるというように、当該両接続の接続方法が相違するものであってもよい。
このようにして、第１の導電性接合部材５０を介して、パワー素子３０のソース電極３２と第１の基板１０とが電気的に接続され、第２の導電性接合部材６０を介して、パワー素子３０のゲート電極３３と第２の基板２０とが電気的に接続されている。
ここで、上述したが、本実施形態では、ゲート電極３３の平面サイズはソース電極３２の平面サイズよりも小さい。つまり、本実施形態では、パワー素子３０の素子面３１における第２の導電性接合部材としてのリード６０と接続される電極３３の平面サイズは、素子面３１における第１の導電性接合部材５０と接続される電極３２の平面サイズよりも小さい構成となっている。
具体的に述べると、上記した一寸法例によれば、ゲート電極３３は、１辺が０．１〜０．５ｍｍ程度の平面矩形のものであり、パワー素子３０の素子面３１と第２の基板２０の一面２１との距離は、１ｍｍ以上である。この例によれば、リード６０は長さと幅の比、つまりアスペクト比が２以上である柱状であればよい。本実施形態では、このような柱状のリード６０により、小さい平面サイズであるゲート電極３３と第２の基板２０とを適切に接続しているのである。
ところで、本実施形態によれば、対向する第１の基板１０と第２の基板２０の互いの一面１１、２１間にて、第１の基板１０に搭載されたパワー素子３０は、上記突出形状をなす第１の導電性接合部材５０によって第１の基板１０に接続される。
また、当該一面１１、２１間にて、当該パワー素子３０は、第１の導電性接合部材５０の頂部５１よりも素子面３１上の高さが高い第２の導電性接合部材としてのリード６０によって、第２の基板２０に接続される。そして、電子部品４０は、第１の基板１０と接触することなく第２の基板２０に搭載されている。
そして、対向する両基板１０、２０の互いの一面１１、２１の距離を十分に確保しているため、第１の導電性接合部材５０は、これに対向する第２の基板２０の一面２１に接触することがない。
また、第２の導電性接合部材としてのリード６０は、対向する両基板１０、２０の一面１１、２１の間にて、パワー素子３０から直接、第２の基板２０に延びて接続されているので、従来のように第１の基板または第２の基板の端部にリードを設けたり、両基板の位置を平面的にずらしたりしなくてもよい。そのため、本実施形態によれば、電子装置Ｓ１における平面サイズの増大を極力防止することができる。
よって、本実施形態によれば、両基板１０、２０が対向する部位にて、第１の基板１０の対向面１１に搭載されたパワー素子３０と第１の基板１０との電気的接続、および、第２の基板２０の対向面２１への電子部品４０の搭載が両立可能であって、小型化に適した電子装置Ｓ１が実現される。
次に、本実施形態の電子装置Ｓ１の製造方法について、図２を参照して述べる。図２は、本製造方法の製造工程を（ａ）、（ｂ）、（ｃ）の順に示す工程図であり、各ワークの概略断面構成を示している。
まず、図２（ａ）に示されるように、第１の基板１０の一面１１上にパワー素子３０を搭載する。この工程では、たとえば、導電性材料８０を介して第１の基板１０の一面１１にパワー素子３０のドレイン電極３４を接合する。
また、このパワー素子３０の搭載工程では、パワー素子３０の素子面３１において、ソース電極３２に第１の導電性接合部材５０の一端側を電気的に接続するとともに他端側を第１の基板１０に電気的に接続する。また、ゲート電極３３に第２の導電性接合部材であるリード６０の一端側を電気的に接続する。
このとき、第１の導電性接合部材５０については、上記両端を接続した後の状態において、当該両端の中間部が素子面３１よりも第２の基板２０側に突出する形状をなすように、第１の導電性接合部材５０を、素子面３１と第１の基板１０とに接続する。この接続については、一般的なワイヤボンディングやリボンのボンディングなどにより、容易に実現可能である。
一方、第２の導電性接合部材であるリード６０については、一端側が素子面３１に接続され、他端側が第１の導電性接合部材５０の頂部５１を超えて第２の基板２０側へ延びるように、リード６０の一端側を素子面３１に接続する。
このように、リード６０をその長手方向に沿って素子面３１上に立った状態で接続する方法としては、たとえば、素子面３１のゲート電極３３に対してはんだなどの上記導電性材料８０を介してリード６０を立てて搭載し、その状態を保持したままで、はんだ接合などを行う方法が挙げられる。なお、この接続を上記直接接合により行う場合には、同じく当該立った状態のリード６０を熱圧着、超音波振動などにより接合すればよい。
また、一方で、図２（ｂ）に示されるように、第２の基板２０の一面２１上に電子部品４０を搭載する。この工程では、たとえば、導電性材料８０やワイヤボンディングなどによって第２の基板２０の一面２１に電子部品４０を接合する。また、本実施形態では、第２の基板２０の他面２２上にも、同様の方法で電子部品４０を搭載する。
また、この電子部品４０の搭載工程では、第２の基板２０の一面２１におけるリード６０と接続される部位、および、第１の基板１０の間隔保持部１３と接続される部位に、はんだなどの導電性材料８０を配置しておく。
次に、図２（ｃ）に示されるように、両基板１０、２０の一面１１、２１同士を対向させる。ここで、この両基板１０、２０を対向させる工程では、パワー素子３０とこれに対向する第２の基板２０の一面２１との接触、電子部品４０とこれに対向する第１の基板１０の一面１１との接触、および、第１の導電性接合部材５０と第２の基板２０の一面２１との接触の各接触を回避するような間隔を有して、両基板１０、２０の一面１１、２１同士を離して配置する。
また、それとともに、当該工程では、リード６０の長手方向の他端側を、第２の基板２０の一面２１にて導電性材料８０を介して第２の基板２０に接触させる。そして、この状態で、導電性材料８０を介して、リード６０と第２の基板２０との接合、および、両基板１０、２０の接合を行う。たとえば、導電性材料８０がはんだである場合には、当該はんだをリフロー、固化させればよい。なお、この接続を上記直接接合により行う場合には、リード６０を熱圧着、超音波振動などにより第２の基板２０に接合すればよい。
こうして、両基板１０、２０を接合した後、たとえば、このものを樹脂成型用の金型に設置することにより、両基板１０、２０、パワー素子３０、電子部品４０および両導電性接合部材５０、６０を、モールド樹脂７０によって包み込むように封止する。ここで、モールド樹脂７０は、エポキシ樹脂などの一般的なモールド材料よりなり、金型を用いたトランスファーモールド法などにより成形されるものである。
こうして、モールド樹脂７０による封止の完了後、必要に応じて、第１の基板１０としてのリードフレームにおけるリードカットなどを行う。これにより、図１に示されるような本実施形態の電子装置Ｓ１ができあがる。
（第２実施形態）
図３は、本発明の第２実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態は、上記第１実施形態に比べて、リード６０の他端側と第２の基板２０との接続構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第１実施形態では、リード６０の他端側と第２の基板２０とは、第２の基板２０の一面２１と接続されていた。具体的には、リード６０の他端側は、第２の基板２０の一面の図示しない電極に対して、上記導電性材料８０を介して間接的に、または直接的に接続されていた。
しかし、これら両者の接続は、第２の基板２０の一面２１にて行われていればよいものであり、図３に示されるように、リード６０の他端側が第２の基板２０の一面２１に設けられたスルーホール２３に対して接続されものであってもよい。つまり、リード６０の他端側の接続は、第２の基板２０の一面２１を含んで第２の基板２０内部と接続されている場合も含むものである。
図３においては、リード６０の他端側は、第２の基板２０の一面２１からこのスルーホール２３に挿入されて、第２の基板２０とはんだなどにより電気的に接続されている。
（第３実施形態）
図４は、本発明の第３実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態は、上記第１実施形態に比べて、第１の基板１０の他面１２側の放熱構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第１実施形態では、上記図１に示したように、第１の基板１０の他面１２をモールド樹脂７０より露出させてパワー素子３０の放熱を行うようにしていた。それに対して、たとえば、第１の基板１０の他面１２をモールド樹脂７０の外部に露出させず、当該他面１２をモールド樹脂７０で被覆するようにしてもよい。この場合も、程度の差はあるが第１の基板１０から放熱がなされる。
さらに、第１の基板１０の他面１２がモールド樹脂７０から露出しない場合には、図４に示されるように、第１の基板１０の他面１２に、ヒートシンクなどの別の放熱部材９０を貼り付け、この放熱部材９０をモールド樹脂７０より露出させて放熱を行うようにしてもよい。
なお、本第３実施形態は、上記第１実施形態に対して第１の基板１０の他面１２側の構成を変更したのみであるから、上記第２実施形態と組み合わせてもよいことはもちろんである。
（第４実施形態）
図５は、本発明の第４実施形態に係る電子装置の要部の概略断面構成を示す図である。本実施形態は、上記第１実施形態に比べて、第１の基板１０と第２の基板２０との電気的な接続構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第１実施形態では、間隔保持部１３と第２の基板２０の一面２１の周辺部とを、はんだや導電性接着剤などの導電性材料８０を介して接続することで、両基板１０、２０を電気的に接続していた。
それに対して、図５に示されるように、導電性材料８０に代えて、金属のワイヤやリボンなどの配線部材８１を介して、両基板１０、２０を電気的に接続するようにしてもよい。このように、本第４実施形態は、上記第１実施形態に比べて両基板１０、２０の電気的な接続構成が相違するだけであるから、上記した第２実施形態や第３実施形態と容易に組み合わせることができる。
（第５実施形態）
図６は、本発明の第５実施形態に係る第２の導電性接合部材としてのリード６０の形状のバリエーションを示す図である。
第２の導電性接合部材が金属製柱状のリード６０である場合、図６（ａ）〜（ｅ）に示されるように、リード６０は、その長手方向と交差する方向に曲げられた形状であってもよい。ここで、リード６０は、図６に示されるように、曲線状に曲げられてもよいし、変曲点を有する構造であってもよいし、巻ばね状のもの等であってもよい。
リード６０を、このように曲げられた形状とすれば、両基板１０、２０の間にてリード６０に発生する応力を緩和したり、第１の基板１０の一面１１および第２の基板２０の一面２１に存在する凹凸を吸収したりすることが容易になる。その結果、両基板１０、２０の間隔のばらつきが抑制され、基板積層方向における電子装置の寸法精度が向上する等の利点が期待される。
リード６０をこのような曲げられた形状とすることには、一般の曲げ加工などにより容易に実現が可能である。また、本第５実施形態は、リード６０の形状を変形させるのみであるから、上記した各実施形態に組み合わせて適用が可能である。
（第６実施形態）
本発明の第６実施形態は、第１の基板１０の一面１１上にパワー素子３０を搭載する工程において、金属製柱状をなすリード６０をその長手方向に沿って素子面３１上に立った状態とし、且つ、上記第５実施形態のように長手方向と交差する方向に曲げられた形状として接続する方法を示すものである。
図７は、本第６実施形態に係る電子装置の製造方法におけるリード６０の接続装置の概略構成を示す図である。ここでは、リード６０として、Ｃｕなどの金属箔よりなるものを用いる。
リード６０としての金属箔は、リール１００に巻き取られており、このリール１００から引き出されてクランパ１０１を通り、治具１０２まで供給されるようになっている。クランパ１０１はリード６０を挟み付けて固定するものである。
治具１０２は、互いに対向するとともに凹凸形状をなす面としての一対の対向面を有しており、その対向面の間をリード６０が通るようになっている。ここで、治具１０２は、互いの対向面の間が開いたり閉じたりするように当該対向面と直交する方向（図７中の左右方向）移動可能であり、また、当該対向面に平行な方向（図７中の上下方向）にも移動可能なものである。このような治具１０２の移動は、電動式のアクチュエータなどにより可能である。
また、カッター１０３はリード６０を切断するものであり、スライダ１０４は、治具１０２の上下両端に突出するリード６０の部分を折り曲げる役目を有するものである。これらクランパ１０１、治具１０２、カッター１０３、スライダ１０４の動く方向は、図７中にて矢印で示してある。
そして、この図７に示される接続装置を用いて、リード６０をパワー素子３０の素子面３１上に接続する。図８はリード６０の成形工程を示す工程図であり、（ａ）〜（ｆ）の順にリード６０が成形されていく様子を示している。
まず、リード６０が治具１０２の対向面の間に通される（図８（ａ）参照）。そしてリード６０の長手方向の一端側を除くリード６０の長手方向に沿った両側を、治具１０２の対向面で挟み付けて治具１０２にリード６０を保持する。
ここでは、図８（ｂ）に示されるように、リード６０の長手方向の両端側を除くリード６０の長手方向に沿った両側を、治具１０２の対向面間に位置させ、治具１０２の対向面同士を閉じる。すると、リード６０は、当該対向面の凹凸形状に沿ってプレス成形され、リード６０の長手方向と交差する方向に曲げられた形状となる。その後、カッター１０３により、リード６０を切断する（図８（ｃ）参照）。
そして、図８（ｄ）、（ｅ）、（ｆ）に示されるように、スライダ１０４を治具１０２の横から治具１０２に挿入することにより、治具１０２に保持されているリード６０の両端部を、リード６０の長手方向と直交する方向に曲げるように成形を行う。このようにしてリード６０の成形が完了し、続いて、当該接続装置を用いて、リード６０の一端側をパワー素子３０の素子面３１に接続する。
図９は、このリード６０の接続工程を示す工程図であり、（ａ）、（ｂ）、（ｃ）の順に、リード６０の一端側が素子面３１に接続されていく様子を示している。図９に示されるように、治具１０２でリード６０を保持しながらリード６０を素子面３１上に立てた状態で、リード６０の長手方向の一端側を素子面３１に接続する。
具体的には、治具１０２で保持されたリード１０２の一端側を、素子面３１のゲート電極３３に対向させ（図９（ａ）参照）、治具１０２とともにリード１０２の一端側をゲート電極３３に接触させる。そして、治具１０２やパワー素子３０を加熱することで、リード１０２の一端側をゲート電極３３に熱圧着して接合する。
当該接合後は、治具１０２を開いてリード６０と治具１０２を離す（図９（ｃ）参照）。こうして、長手方向と交差する方向に曲げられた形状をなす金属製のリード６０が、その長手方向に沿って素子面３１上に立った状態で素子面３１に接続される。なお、ここでは、熱圧着による接合の例を述べたが、はんだなどの導電性材料８０を介して、同様に接続を行ってもよい。
なお、上記図７〜図９に示した例では、スライダ１０４によって、リード６０の長手方向の両端側を、当該長手方向と平行に折り曲げて、これら両端側と相手側との接合を行いやすいものにしていた。しかし、このような折り曲げを行わなくても接合性が確保される場合などには、このスライダ１０４による成形は、省略してもよい。
（第７実施形態）
図１０は、本発明の第７実施形態に係る電子装置の製造方法の要部を示す工程図である。本実施形態では、第１の基板１０の一面１１上にパワー素子３０を搭載する工程において、金属製柱状をなすリード６０をその長手方向に沿って素子面３１上に立った状態として、導電性材料としてのはんだ８０を介して素子面３１に接続する方法を示す。
図１０において、（ａ）はリード６０の素子面３１上への搭載状態を示し、（ｂ）はリード６０のはんだ接合完了後の状態を示す。この接合完了後の状態に示されるように、本実施形態のはんだ接続工程では、リード６０とパワー素子の素子面３１とをはんだ８０を介して接合するとともに、当該接合後には、リード６０の長手方向が素子面３１に直交する方向に沿うように、リード６０が当該素子面３１上に立った状態とする。
本実施形態のはんだ接続工程について、より具体的に説明すると、まず、図１０（ａ）に示されるように、素子面３１上にて、リード６０をその長手方向に沿って寝かせた状態で、リード６０の長手方向の一端側をはんだ８０に接触させておく。
その後、図１０（ｂ）に示されるように、はんだ８０を溶融（リフロー）させることにより、溶融したはんだ８０の表面張力により、リード６０を素子面３１上に立たせ、この状態ではんだ８０を固化して接合を行う。このはんだ８０の表面張力によりリード６０が自立する現象は、ＩＣチップのはんだ付けの分野で、よく知られているマンハッタン現象に相当するものである。
それにより、リード６０の接合後においてリード６０の長手方向の一端側の先端面と素子面３１とが、はんだ８０を介して平行となるように、リード６０の接合が行われる。
また、当該素子面３１上にてリード６０をその長手方向に寝かせた状態とするときには、リード６０の長手方向の一端側の先端面と当該素子面とが４５°以下の角度θ（図１０（ａ）参照）を成すように、リードの長手方向の一端側をはんだに接触させることが好ましい。本発明者の検討によれば、上記角度θが４５°またはそれ以下ならば、ほぼ１００％、リード６０が自立したが、上記角度θが６０°では自立するものもあるが、自立しないものも多くみられた。
また、このはんだ８０の表面張力によるリード６０の自立を発生させるには、リード６０の長手方向の一端側の先端面とはんだ８０との接触面積が大きい方が好ましい。そこで、図１０に示される例では、当該先端面は、細長板状のリード６０の一端側をＬ字形状に折り曲げることにより形成されたものとしている。
（他の実施形態）
なお、上記図１に示される電子装置Ｓ１では、第２の基板２０の一面２１とは反対側の他面２２にも電子部品４０が搭載されているが、電子部品４０は当該他面２２には存在せずに第２の基板２０の一面２１のみに搭載されていてもよい。
また、上記実施形態では、両基板１０、２０、パワー素子３０、電子部品４０および両導電性接合部材５０、６０が、モールド樹脂７０によって包み込まれるように封止されているものであったが、可能ならば、モールド樹脂７０は無くてもよい。
また、上記実施形態では、第１の基板１０はリードフレーム、第２の基板２０は回路基板であったが、第１の基板１０は、その一面１１にてパワー素子３０の搭載および電気的接続が可能であり、第２の基板２０はその一面２１にて電子部品４０の搭載が可能であるならば、上記組み合わせ以外に、両基板１０、２０は各種の配線基板、回路基板、リードフレームなどから適宜選択されたものを採用できる。
また、パワー素子３０において、第１の導電性接合部材５０と接続される電極３２、第２の導電性接合部材６０と接続される電極３３は、それぞれ上記したソース電極３２、ゲート電極３３に限定されるものではない。
１０ 第１の基板
１１ 第１の基板の一面
２０ 第２の基板
２１ 第２の基板の一面
３０ パワー素子
３１ パワー素子の素子面
３２ ソース電極
３３ ゲート電極
４０ 電子部品
５０ 第１の導電性接合部材
５１ 第１の導電性接合部材の頂部
６０ 第２の導電性接合部材としてのリード
７０ モールド樹脂

Claims (10)

  1. 第１の基板（１０）と、
    前記第１の基板（１０）の一面（１１）上に搭載されたパワー素子（３０）と、
    一面（２１）が前記第１の基板（１０）の一面（１１）に対向して配置された第２の基板（２０）とを備え、
    前記第２の基板（２０）の一面（２１）には、電子部品（４０）が搭載されており、
    前記パワー素子（３０）における前記第２の基板（２０）の一面（２１）に対向する面である素子面（３１）には、前記パワー素子（３０）と前記第１の基板（１０）とを電気的に接続する第１の導電性接合部材（５０）と、前記パワー素子（３０）と前記第２の基板（２０）とを電気的に接続する第２の導電性接合部材（６０）とが電気的に接続されており、
    前記第１の導電性接合部材（５０）は、一端側が前記素子面（３１）に接続され他端側が前記第１の基板（１０）の一面（１１）に接続されるとともに、中間部が前記素子面（３１）よりも前記第２の基板（２０）側に突出する形状をなすものであり、
    前記パワー素子（３０）とこれに対向する前記第２の基板（２０）の一面（２１）との接触、前記電子部品（４０）とこれに対向する前記第１の基板（１０）の一面（１１）との接触、および、前記第１の導電性接合部材（５０）と前記第２の基板（２０）の一面（２１）との接触の各接触を回避するような間隔を有して、前記両基板（１０、２０）の一面（１１、２１）同士は離れて配置されており、
    前記第２の導電性接合部材（６０）は、一端側が前記素子面（３１）に接続され、他端側が前記突出する形状をなす第１の導電性接合部材（５０）の頂部（５１）を超えて前記第２の基板（２０）側へ延び、前記第２の基板（２０）の一面（２１）にて前記第２の基板（２０）に接続されているものであることを特徴とする電子装置。
  2. 前記パワー素子（３０）の前記素子面（３１）における前記第２の導電性接合部材（６０）と接続される電極（３３）の平面サイズは、前記素子面（３１）における前記第１の導電性接合部材（５０）と接続される電極（３２）の平面サイズよりも小さいことを特徴とする請求項１に記載の電子装置。
  3. 前記第２の導電性接合部材は、その長手方向が前記素子面（３１）に直交するように前記素子面（３１）上に立てられた柱状をなす金属製のリード（６０）であり、
    前記リード（６０）の長手方向の一端側が前記素子面（３１）に接続され、他端側が前記第２の基板（２０）に接続されていることを特徴とする請求項１または２に記載の電子装置。
  4. 前記リード（６０）は、その長手方向と交差する方向に曲げられた形状であることを特徴とする請求項３に記載の電子装置。
  5. 前記リード（６０）は、銅、アルミ、金のいずれかを主元素とする金属材料よりなることを特徴とする請求項３または４に記載の電子装置。
  6. 前記パワー素子（３０）と前記リード（６０）の一端側とは、はんだまたは導電性接着剤よりなる導電性材料を介して接続されていることを特徴とする請求項３ないし５のいずれか１つに記載の電子装置。
  7. 前記リード（６０）の他端側と前記第２の基板（２０）とは、はんだまたは導電性接着剤よりなる導電性材料を介して接続されていることを特徴とする請求項３ないし６のいずれか１つに記載の電子装置。
  8. 前記リード（６０）は複数個存在することを特徴とする請求項３ないし７のいずれか１つに記載の電子装置。
  9. 前記両基板（１０、２０）、前記パワー素子（３０）、前記電子部品（４０）および前記両導電性接合部材（５０、６０）は、モールド樹脂（７０）によって包み込まれるように封止されていることを特徴とする請求項１ないし８のいずれか１つに記載の電子装置。
  10. 第１の基板（１０）の一面（１１）上にパワー素子（３０）を搭載する工程と、
    第２の基板（２０）の一面（２１）上に電子部品（４０）を搭載する工程と、
    前記両基板（１０、２０）の一面（１１、２１）同士を対向させる工程とを備え、
    前記パワー素子の搭載工程では、前記パワー素子（３０）における前記第２の基板（２０）の一面（２１）に対向する面である素子面（３１）に対して、前記パワー素子（３０）と前記第１の基板（１０）とを電気的に接続するための第１の導電性接合部材（５０）と、前記パワー素子（３０）と前記第２の基板（２０）とを電気的に接続するための第２の導電性接合部材（６０）とを電気的に接続するものであって、
    前記第１の導電性接合部材（５０）については、その一端側が前記素子面（３１）に接続され他端側が前記第１の基板（１０）の一面（１１）に接続されるとともに中間部が前記素子面（３１）よりも前記第２の基板（２０）側に突出する形状をなすように、前記第１の導電性接合部材（５０）を介した前記素子面（３１）と前記第１の基板（１０）との接続を行い、
    前記第２の導電性接合部材（６０）については、一端側が前記素子面（３１）に接続され、他端側が前記突出する形状をなす第１の導電性接合部材（５０）の頂部（５１）を超えて前記第２の基板（２０）側へ延びるように、前記第２の導電性接合部材（６０）と前記素子面（３１）との接続を行うようにし、
    前記両基板（１０、２０）を対向させる工程では、前記パワー素子（３０）とこれに対向する前記第２の基板（２０）の一面（２１）との接触、前記電子部品（４０）とこれに対向する前記第１の基板（１０）の一面（１１）との接触、および、前記第１の導電性接合部材（５０）と前記第２の基板（２０）の一面（２１）との接触の各接触を回避するような間隔を有して、前記両基板（１０、２０）の一面（１１、２１）同士を離して配置するとともに、前記第２の導電性接合部材（６０）の長手方向の他端側を、前記第２の基板（２０）の一面（２１）にて前記第２の基板（２０）に接続するようにした電子装置を製造する電子装置の製造方法であって、
    前記第２の導電性接合部材として柱状をなす金属製のリード（６０）を用い、
    前記リード（６０）と前記素子面（３１）との接続においては、互いの対向面が凹凸形状をなす治具（１０２）を用い、前記リード（６０）の長手方向の一端側を除く前記リード（６０）の長手方向に沿った両側を、前記治具（１０２）の対向面で挟み付けて前記治具（１０２）に前記リード（６０）を保持するとともに、前記リード（６０）をその長手方向と交差する方向に曲げられた形状とし、
    前記治具（１０２）で前記リード（６０）を保持しながら前記リード（６０）をその長手方向が前記素子面（３１）に直交するように前記素子面（３１）上に立てた状態で、前記リード（６０）の長手方向の一端側を前記素子面（３１）に接続することを特徴とする電子装置の製造方法。
JP2009189783A 2009-08-19 2009-08-19 電子装置およびその製造方法 Withdrawn JP2011044452A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009189783A JP2011044452A (ja) 2009-08-19 2009-08-19 電子装置およびその製造方法
US12/805,396 US20110042812A1 (en) 2009-08-19 2010-07-29 Electronic device and method of manufacturing the same
DE102010039148A DE102010039148A1 (de) 2009-08-19 2010-08-10 Elektronische Vorrichtung und Verfahren zu deren Fertigung
CN2010102581326A CN101996982A (zh) 2009-08-19 2010-08-18 电子装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009189783A JP2011044452A (ja) 2009-08-19 2009-08-19 電子装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011044452A true JP2011044452A (ja) 2011-03-03

Family

ID=43495631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189783A Withdrawn JP2011044452A (ja) 2009-08-19 2009-08-19 電子装置およびその製造方法

Country Status (4)

Country Link
US (1) US20110042812A1 (ja)
JP (1) JP2011044452A (ja)
CN (1) CN101996982A (ja)
DE (1) DE102010039148A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151157A (ja) * 2010-01-21 2011-08-04 Mitsubishi Electric Corp パワーモジュール
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
JP2013016769A (ja) * 2011-07-04 2013-01-24 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージ及びその製造方法
JP2013513942A (ja) * 2009-12-10 2013-04-22 ナショナル セミコンダクター コーポレーション 埋め込まれた基板及びリードフレームを備えたモジュールパッケージ
JP2013140870A (ja) * 2012-01-05 2013-07-18 Mitsubishi Electric Corp 電力用半導体装置
JP5318304B1 (ja) * 2012-05-17 2013-10-16 三菱電機株式会社 半導体モジュールおよび半導体装置
JP2014007345A (ja) * 2012-06-26 2014-01-16 Denso Corp 集積回路
WO2015079600A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 パワーモジュール、及びパワーモジュールの製造方法
WO2016084579A1 (ja) * 2014-11-27 2016-06-02 株式会社 豊田自動織機 電子機器
JPWO2014021077A1 (ja) * 2012-08-01 2016-07-21 株式会社村田製作所 多層基板および多層基板を用いたパワーモジュール
US10229884B2 (en) 2016-09-30 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
JP2019067973A (ja) * 2017-10-03 2019-04-25 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP2019135741A (ja) * 2018-02-05 2019-08-15 三菱電機株式会社 半導体装置、その製造方法及び電力変換装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8970032B2 (en) 2011-09-21 2015-03-03 Infineon Technologies Ag Chip module and method for fabricating a chip module
DE102012215651A1 (de) * 2012-09-04 2014-03-06 Semikron Elektronik Gmbh & Co. Kg Verbindungselement zur elektrisch leitenden Verbindung einer ersten Leistungselektronikeinrichtung mit einer zweiten Leistungselektronikeinrichtung
CN103779298B (zh) * 2012-10-17 2016-08-10 环旭电子股份有限公司 立体堆叠式封装结构及其制作方法
CN106601694B (zh) * 2015-10-16 2020-09-15 台达电子工业股份有限公司 堆叠结构及其制造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2018074088A (ja) * 2016-11-02 2018-05-10 富士電機株式会社 半導体装置
WO2018125125A1 (en) * 2016-12-29 2018-07-05 Intel IP Corporation Lead frame with angular deflections and wrapped printed wiring boards for system-in-package apparatus
JP6784342B2 (ja) * 2018-05-01 2020-11-11 株式会社村田製作所 電子デバイスおよびそれを搭載した指紋認証装置
CN113658934A (zh) * 2021-08-23 2021-11-16 无锡利普思半导体有限公司 功率模块内部连接铜片及其制备方法、功率半导体模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867635B2 (ja) 1990-06-27 1999-03-08 松下電器産業株式会社 シリアル走査型プリンタ・プロッタ
JP2001085613A (ja) 1999-09-13 2001-03-30 Hitachi Ltd トランスファモールド型パワーモジュール
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
GB0422223D0 (en) * 2004-10-07 2004-11-03 Browne Wilkinson Oliver Orthopaedic demonstration aid
WO2006086115A1 (en) * 2005-02-10 2006-08-17 Wilkins Jason D Ultrasound training mannequin
US20090131980A1 (en) * 2007-11-20 2009-05-21 Wiesman Irvin M Tendon Cap and method for tendon repair
US20100099067A1 (en) * 2008-10-21 2010-04-22 Felice Eugenio Agro' Mannequin for Medical Training
US8360786B2 (en) * 2009-04-29 2013-01-29 Scott Duryea Polysomnography training apparatus

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513942A (ja) * 2009-12-10 2013-04-22 ナショナル セミコンダクター コーポレーション 埋め込まれた基板及びリードフレームを備えたモジュールパッケージ
JP2011151157A (ja) * 2010-01-21 2011-08-04 Mitsubishi Electric Corp パワーモジュール
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
JP2013254973A (ja) * 2011-07-04 2013-12-19 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージの製造方法
JP2013016769A (ja) * 2011-07-04 2013-01-24 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージ及びその製造方法
JP2013140870A (ja) * 2012-01-05 2013-07-18 Mitsubishi Electric Corp 電力用半導体装置
WO2013171882A1 (ja) * 2012-05-17 2013-11-21 三菱電機株式会社 半導体モジュールおよび半導体装置
KR20140138248A (ko) * 2012-05-17 2014-12-03 미쓰비시덴키 가부시키가이샤 반도체 모듈 및 반도체 장치
KR101595685B1 (ko) * 2012-05-17 2016-02-18 미쓰비시덴키 가부시키가이샤 반도체 모듈 및 반도체 장치
JP5318304B1 (ja) * 2012-05-17 2013-10-16 三菱電機株式会社 半導体モジュールおよび半導体装置
JP2014007345A (ja) * 2012-06-26 2014-01-16 Denso Corp 集積回路
JPWO2014021077A1 (ja) * 2012-08-01 2016-07-21 株式会社村田製作所 多層基板および多層基板を用いたパワーモジュール
JPWO2015079600A1 (ja) * 2013-11-26 2017-03-16 三菱電機株式会社 パワーモジュール
WO2015079600A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 パワーモジュール、及びパワーモジュールの製造方法
US9673118B2 (en) 2013-11-26 2017-06-06 Mitsubishi Electric Corporation Power module and method of manufacturing power module
WO2016084579A1 (ja) * 2014-11-27 2016-06-02 株式会社 豊田自動織機 電子機器
JP2016103538A (ja) * 2014-11-27 2016-06-02 株式会社豊田自動織機 電子機器
KR20170088930A (ko) * 2014-11-27 2017-08-02 가부시키가이샤 도요다 지도숏키 전자기기
US10085368B2 (en) 2014-11-27 2018-09-25 Kabushiki Kaisha Toyota Jidoshokki Electronic device
KR101930391B1 (ko) * 2014-11-27 2018-12-18 가부시키가이샤 도요다 지도숏키 전자기기
US10229884B2 (en) 2016-09-30 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
JP2019067973A (ja) * 2017-10-03 2019-04-25 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP6994342B2 (ja) 2017-10-03 2022-01-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP2019135741A (ja) * 2018-02-05 2019-08-15 三菱電機株式会社 半導体装置、その製造方法及び電力変換装置

Also Published As

Publication number Publication date
CN101996982A (zh) 2011-03-30
DE102010039148A1 (de) 2011-02-24
US20110042812A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
JP2011044452A (ja) 電子装置およびその製造方法
US20090129028A1 (en) Power module and method of fabricating the same
JP2008270302A (ja) 半導体装置
KR100606295B1 (ko) 회로 모듈
JP2012230981A (ja) 半導体装置及びその製造方法
JP2019091922A (ja) 半導体装置
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP5233853B2 (ja) 半導体装置
JP4918391B2 (ja) 半導体装置
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP2007150045A (ja) 半導体装置
JP5147295B2 (ja) 半導体装置
JP2022143167A (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP4227971B2 (ja) 半導体装置及びその製造方法
JP2008300672A (ja) 半導体装置
JP6178622B2 (ja) 半導体装置
JP4676252B2 (ja) 回路装置の製造方法
JP2009218390A (ja) 半導体装置およびその製造方法
JP2005223005A (ja) 半導体装置
JP2016197636A (ja) モールドパッケージ
KR101367067B1 (ko) 전력 모듈 패키지
JP6254807B2 (ja) 半導体装置および電子機器
JP2022143168A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106