JP4676252B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4676252B2
JP4676252B2 JP2005159163A JP2005159163A JP4676252B2 JP 4676252 B2 JP4676252 B2 JP 4676252B2 JP 2005159163 A JP2005159163 A JP 2005159163A JP 2005159163 A JP2005159163 A JP 2005159163A JP 4676252 B2 JP4676252 B2 JP 4676252B2
Authority
JP
Japan
Prior art keywords
circuit board
lead
circuit
leads
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005159163A
Other languages
English (en)
Other versions
JP2006339231A (ja
Inventor
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005159163A priority Critical patent/JP4676252B2/ja
Publication of JP2006339231A publication Critical patent/JP2006339231A/ja
Application granted granted Critical
Publication of JP4676252B2 publication Critical patent/JP4676252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面に導電パターンおよび回路素子から成る電気回路が形成された回路装置およびその製造方法に関するものである。
図１０を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。絶縁層１０２の表面には、導電パターン１０３の所望の箇所に回路素子１０５が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
封止樹脂１０８の構造は、２通りの構造がある。第１の構造は、基板１０１の裏面を露出させて封止樹脂１０８を形成する方法である。この構造によると、外部に露出する基板１０１を介して、良好な放熱を行うことができる。第２の構造は、基板１０１の裏面を含めて全体が被覆されるように封止樹脂１０８を形成する方法である。この構造によると、基板１０１の耐圧性および耐湿性を確保することができる。この図では、基板１０１の裏面も含めて全体を封止している。基板１０１の裏面を被覆する部分の封止樹脂１０８の厚みは、例えば０．５ｍｍ程度である。特に、基板１０１が接地電位に接続される場合は、上述した第２の構造が適用され、基板１０１は外部と絶縁される。
特開平５−１０２６４５号公報
しかしながら、基板１０１の裏面が被覆されるように封止樹脂１０８が形成された場合、基板１０１の裏面を被覆する封止樹脂１０８の熱伝導率が悪いために、装置全体の放熱性が低下する問題があった。
また、基板１０１の裏面を被覆する封止樹脂１０８の厚み（Ｔ５）を薄く形成すると、放熱性の向上が期待される。しかしながら、封止樹脂１０８の厚みＴ５を０．５ｍｍ以下に設定すると、射出成形により封止樹脂１０８を形成するモールド工程にて、基板１０１の裏面に樹脂が行き渡らない問題があった。
更に、放熱性を向上させるために基板１０１の裏面を外部に露出させると、基板１０１が接する放熱フィンとの絶縁性を確保できない問題があった。また、基板１０１と封止樹脂１０８との接続強度を低下させる問題もあった。更には、基板１０１の側面と封止樹脂１０８との界面を介して、内部に水分が浸入してしまう問題があった。
更には、製造工程の途中段階に於いては、リード１０４により基板１０１が支持される。従って、リード１０４と基板１０１との固着強度を強くするために、パッド１０９の平面的な大きさは例えば１ｍｍ×１ｍｍ程度以上に大きく形成されていた。このことから、１つの基板に形成可能なパッド１０９の個数が少なくなってしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、耐湿性が向上されて且つ回路基板上に多数個のパッドが形成可能な回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板と、前記回路素子の裏面に貼着された金属基板と、前記金属基板の裏面が外部に露出された状態で、少なくとも前記回路基板の表面、側面および裏面の周辺部を被覆する封止樹脂と、前記パッドと金属細線を介して接続され、他端が前記封止樹脂から導出するリードとを具備することを特徴とする。
本発明の回路装置の製造方法は、吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、前記回路基板のパッドと前記リードとを金属細線により電気的に接続する工程と、前記金属細線が接続する部分の前記リード、前記基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備することを特徴とする。
更に、本発明の回路装置の製造方法は、吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、前記回路基板のパッドと前記リードとを金属細線により電気的に接続し、少なくとも２つの前記リードを前記回路基板と機械的に結合する工程と、前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去する工程と、前記金属細線が接続する部分の前記リード、前記基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備することを特徴とする。
本発明によれば、回路装置の裏面に金属基板が貼着されているので、回路装置に内蔵された回路素子から発生する熱の放熱性を向上させることができる。また、封止樹脂は金属基板が露出するように、回路基板の表面、側面および裏面の周辺部を被覆している。従って、封止樹脂によりアンカー効果が発生し、封止樹脂と回路基板との接着強度を向上させることができる。また、回路基板の周辺部裏面も封止樹脂により被覆されるので、耐湿性も向上されている。
更に、本発明によれば、回路基板上のパッドとリードとが金属細線を介して接続されので、個々のパッドの大きさを従来よりも小さくすることができ、より多数個のパッドを回路基板上に形成することができる。
本発明の回路装置の製造方法によれば、ランドおよびリードを具備するリードフレームを用意し、ランドの表面に回路基板を固着した後に、回路基板上のパッドとリードとを金属細線を用いて接続している。従って、製造工程の途中段階に於いては、ランドにより回路基板が機械的に支持されており、リードにて回路基板を支持する必要が無い。このことから、機械的強度が低いワイヤボンディングにより回路基板上のパッドとリードとを接続することができる。
更に、本発明の回路装置の製造方法によれば、吊りリードにより外枠と連結されたランドに回路基板を載置し、回路基板上のパッドとリードとを接続した後に、回路基板の周辺部に位置する吊りリードを除去している。従って、回路基板の周辺部に位置する吊りリードが除去されることから、回路基板と吊りリードとがショートしてしまうことが防止されている。また、少なくとも２つのリードと回路基板とを機械的に接続することにより、吊りリードが除去された後でも、回路基板とリードフレームとを連結された状態に維持することができる。
＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図であり、図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。
矩形の回路基板１１の表面には、第１の絶縁層１２Ａが形成されている。そして、所定の形状の導電パターン１３が、第１の絶縁層１２Ａの表面に形成されている。更に、導電パターン１３の所定の箇所には、半田や導電性ペーストを介して、半導体素子１５Ａおよびチップ素子１５Ｂが電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×０．５ｍｍ程度である。回路基板１１の材料としては銅が好適である。銅を主材料とする回路基板１１は、厚みが０．５ｍｍ程度に薄くても、温度変化等による反りが小さく、且つ機械的強度も十分である。また、回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。
回路基板１１の材料として銅を採用することにより、回路基板１１上に形成された導電パターン１３の表面に、金メッキ膜や銀メッキ膜を容易に形成することができる。この理由は、導電パターン１３の表面に金メッキ膜や銀メッキ膜を形成するために、メッキ処理を行う電解溶液中に回路基板１１を浸漬しても、銅から成る回路基板１１は溶解しないからである。一方、アルミニウムから成る基板を、金メッキ処理を行う電解溶液に浸漬すると、アルミニウムが電解溶液中に溶解して、電解溶液を汚染してしまう恐れがある。従って、アルミニウムから成る回路基板１１に、金メッキ処理を行う場合には、アルミニウムの露出面を樹脂膜等により保護する必要がある。
第１の絶縁層１２Ａは、回路基板１１の上面全域を覆うように形成されている。第１の絶縁層１２Ａは、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。第１の絶縁層１２Ａの具体的な厚みは、例えば５０μｍ程度である。この厚みの絶縁層１２により、４ＫＶの耐圧（絶縁破壊耐圧）を確保することができる。
第２の絶縁層１２Ｂは、回路基板１１の裏面を覆うように形成されている。第２の絶縁層１２Ｂの組成および厚さは、第１の絶縁層１２Ａと同様でよい。回路基板１１の裏面を第２の絶縁層１２Ｂにて被覆することで、回路基板１１の裏面の耐圧性を確保することができる。ここでは、回路基板１１の裏面と金属基板１６の上面とが、第２の絶縁層１２Ｂにより絶縁されている。
導電パターン１３は銅等の金属から成り、所定の電気回路が実現されるように第１の絶縁層１２Ａの表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。
パッド１３Ａは、回路基板１１の周辺部に複数個が配置されて、その上面には径が３０μｍ程度の金属細線１７がワイヤボンディングされている。パッド１３Ａは、対向する回路基板１１の側辺に沿って、周辺部に複数個が配置されている。パッド１３Ａの平面的な大きさは、金属細線１７がワイヤボンディング可能な大きさであれば良く、例えば２００μｍ×２００μｍ程度である。また、金（Ａｕ）から成る金属細線１７のワイヤボンディングを行うために、パッド１３Ａの上面は金（Ａｕ）から成るメッキ膜２４により被覆されている。このように本形態では、パッド１３Ａの平面的な大きさを従来例よりも小さくすることができるので、より多数個のパッド１３Ａを回路基板１１上に形成することが可能となる。
半導体素子１５Ａおよびチップ素子１５Ｂの回路素子は、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗やチップコンデンサ等が採用される。更に、チップ素子１５Ｂとしては、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。
リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。金属基板１１の上面に形成されたパッド１３Ａとリード２５とは、径が３０μｍ程度の金（Ａｕ）等から成る金属細線１７により接続される。また、金属細線１７が接続されるリード２５の表面は、金（Ａｕ）から成るメッキ膜１９が形成されている。
ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。更に、回路基板１１の表面および側面が封止樹脂１４により被覆されている。また、回路基板１１の裏面においては、周辺部のみが封止樹脂１４により被覆されている。そして、回路基板１１の中央部付近は、封止樹脂１４により覆われずに、金属基板１６が貼着されている。ここで、回路基板１１の裏面も被覆されるように封止樹脂１４が形成されても良い。
図１（Ｂ）を参照して、回路基板１１の裏面は、周辺部付近が封止樹脂１４により覆われている。図面では、封止樹脂１４により覆われる領域の幅をＬ１で示している。このＬ１の長さは要求される耐圧により変化するが、２ｍｍ〜３ｍｍ程度以上にすることが好ましい。このことにより、回路基板１１の端部Ｐの耐圧を確保することができる。具体的には、Ｌ１の長さが２ｍｍの場合は、端部Ｐの耐圧を２ＫＶ確保することができる。また、Ｌ１の長さが３ｍｍの場合は、端部Ｐの耐圧を３ＫＶ確保することができる。尚、回路基板１１の裏面を被覆する部分の封止樹脂１４の厚みＴ１は、例えば０．３ｍｍ程度である。
本形態では、回路基板１１裏面の周辺部を封止樹脂１４により被覆することで、回路基板１１の端部Ｐの耐圧性を確保することができる。具体的には、回路基板１１の上面および裏面には、第１の絶縁層１２Ａおよび第２の絶縁層１２Ｂが全面的に形成されている。従って、回路基板１１の上面および裏面の耐圧性は、第１の絶縁層１２Ａおよび第２の絶縁層１２Ｂにより確保されている。それに対して回路基板１１の側面は、樹脂層により被覆されておらず、金属面が露出している。このことから、回路基板１１の絶縁を確保するためには、回路基板１１の側面（特に端部Ｐ）が、回路基板１１と封止樹脂１４との境界面を介して外部とショートすることを防止する必要がある。そこで、本形態では、端部Ｐが外部と離間されるように、回路基板１１裏面の周辺部に封止樹脂１４を形成している。即ち、端部Ｐを包み込むように封止樹脂１４が形成されている。従って、回路基板１１全体の耐圧性は確保されている。
更に、本形態では、回路基板１１の裏面の周辺部のみが封止樹脂１４により被覆され、回路基板１１裏面の他の領域は金属基板１６に当接している。従って、半導体素子１５Ａ等が駆動することにより発生する熱は、回路基板１１および金属基板１６を介して良好に外部に放出される。また、回路基板１１裏面の周辺部を封止樹脂１４により被覆することで、アンカー効果が発生し、回路基板１１と封止樹脂１４との接着強度が向上する効果がある。更には、回路基板１１裏面の周辺部が封止樹脂１４により被覆されるので、耐湿性も向上されている。
図２を参照して、混成集積回路装置１０の下部には、放熱フィン２１が固着されている。放熱フィン２１は、銅やアルミ等の金属から成る。ここでは、混成集積回路装置１０の下面に露出する金属基板１６を介して、放熱フィン２１の上面が混成集積回路装置１０の下部に接続されている。この構造により、半導体素子１５Ａ等の回路素子から発生した熱は、回路基板１１、金属基板１６および放熱フィン２１を介して外部に放出される。上記したように、回路基板１１の裏面の周辺部が封止樹脂１４により被覆されているので、回路基板１１の端部Ｐの耐圧は十分に確保されている。従って、放熱フィン２１と回路基板１１とは絶縁されている。
図３を参照して、混成集積回路装置１０の構造を更に説明する。図３（Ａ）は混成集積回路装置１０の平面図であり、図３（Ｂ）はリード２５Ａと回路基板１１とが機械的に接続される固定部１８を示す断面図である。
図３（Ａ）を参照して、回路基板１１の周辺部に設けた複数のパッド１３Ａは、金属細線１７を介してリード２５と接続されている。ここで、回路基板１１上の全てのパッド１３Ａを金属細線１７を介して接続しても良いが、一部のリード２５Ａを回路基板１１に機械的に接続しても良い。ここでは、回路基板１１の４角に位置するパッド１３Ａに接続されるリード２５Ａが、固定部１８を介して回路基板１１に機械的に接続されている。固定部１８の構造としては、ロウ材（半田）を介してリード２５Ａの裏面をパッド１３Ａに固着しても良いし、回路基板１１を部分的に突出させて突起部３１を形成し、この突起部３１にリード２５Ａをかしめても良い。更には、端部に位置するリード２５Ａを、径が５００μｍ程度の太線を用いてパッド１３Ａと接続することによっても、リード２５Ａと回路基板１１とを機械的に接続することが可能である。
固定部１８を設けることにより、製造工程の途中段階に於いて、リード２５Ａにより回路基板１１を支持することができる。更に、リード２５Ａとパッド１３Ａとが接触する面積が大きくなるので、金属細線１７による接続と比較すると、リード２５Ａとパッド１３Ａとの接続箇所の電流容量が大きくなる。このことから、リード２５Ａを、接地端子または電源端子として用いることもできる。
図３（Ｂ）を参照して、固定部１８の具体的な構造を説明する。固定部１８では、回路基板１１を部分的に上方に突出させた突出部３１により、リード２５がかしめられている。具体的には、突出部３１は、回路基板１１に対して裏面からプレス機を用いた半抜き加工を行うことにより、回路装置１１を部分的に上方に突出させて形成されている。そして、リング状に形成されたリード２５Ａの先端部は、突出部３１を囲むように回路基板１１上に載置されている。更に、押圧変形された突起部３１の上部により、リング状のリード２５Ａの先端部がかしめられている。固定部１８に於いて、リード２５Ａの裏面はパッド１３Ａの上面に接触しており、両者は電気的に接続されている。また、固定部１８により、リード２５Ａは回路基板１１と電気的にも接続されているので、固定部１８を介して回路基板１１を接地電位と接続することもできる。更にまた、突起部３１とリード２５との接続をより確実にするために、固定部１８に半田等や導電性ペーストを塗布しても良い。
＜第２の実施の形態＞
本形態では、図４から図６を参照して、混成集積回路装置の製造方法を説明する。本形態の製造方法では、回路基板１１上のパッド１３Ａとリード２５との接続を金属細線１７により行う。また、多数個のリード２５およびランド４５が設けられたリードフレーム４０を用いて、混成集積回路装置を製造する。製造工程の途中段階に於いては、ランド４５に回路基板１１が固着されることで、回路基板１１はリードフレーム４０に保持されている。
図４を参照して、先ず、ランド４５およびリード２５が設けられたリードフレーム４０を用意する。図４（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、図４（Ｂ）は図４（Ａ）のＢ−Ｂ’線での断面図であり、図４（Ｃ）は図４（Ａ）のＣ−Ｃ’線での断面図であり、図４（Ｄ）はリードフレーム４０の全体を示す平面図である。これらの図では、載置予定の回路基板１１を点線にて図示している。
図４（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５と、吊りリード４３を介してリードフレーム４０の外枠４１と連結されたランド４５とから成る。
リード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、タイバー４４により互いに連結されることで、変形が防止されている。また、後の工程にて金属細線が接続される部分のリード２５の上面には、メッキ膜２４が形成されている。
ランド４５は、回路基板１１が載置される領域の内部に形成されており、製造工程に於いては、回路基板１１を機械的に支持する役割を有する。ランド４５は、紙面上にて上下方向に延在する吊りリード４３により、リードフレーム４０の外枠４１と連結されている。また、吊りリード４３と外枠４１とが連続する接続部４２は幅が狭く成っている。このことにより、後の工程にて吊りリード４３の外枠４１からの分離が容易になる。ここでは、２つの接続部４２を設けることで、ランド４５および吊りリード４３により、回路基板１１を安定して支持している。更に、ランド４５は回路基板１１の裏面に残存して、装置全体の放熱性を向上させる機能も有する。
図４（Ｂ）および図（Ｃ）の断面図を参照して、吊りリード４３が下方に曲折されることで、ランド４５は外枠４１よりも下方に位置する。このことにより、回路基板１１の上面に載置される回路素子等を、装置の厚み方向の中央部付近に位置させることができる。従って、温度変化等の外的要因により装置全体に曲げ応力が作用した場合でも、回路素子に作用する応力を小さくすることができ、回路素子の接続信頼性を向上させることができる。
図４（Ｄ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。
図５を参照して、次に、ランド４５上に回路基板１１を載置した後に、回路基板１１の表面に形成されたパッド１３Ａとリード２５とを接続する。図５（Ａ）は回路基板１１が載置されたユニット４６の平面図であり、図５（Ｂ）および図５（Ｃ）は図５（Ａ）のＢ−Ｂ’線での断面図である。ここで、図５（Ａ）では、回路基板１１の表面に形成される導電パターン等を省略してある。
図５（Ａ）および図５（Ｂ）を参照して、表面に導電パターン１３および半導体素子１５Ａ等が固着された回路基板１１は、導電性または絶縁性の接着剤を介してランド４５の上面に固着される。ここでは、回路基板１１の対向する２つの側辺に沿って、多数個のパッド１３Ａが形成されている。また、パッド１３Ａの表面は、ボンディング性を向上させるために金メッキや銀メッキにより被覆されている。
回路基板１１を載置した後に、回路基板１１上のパッド１３Ａをリード２５とを金属細線１７により接続する。パッド１３Ａの上面およびリード２５の上面は、金等から成るメッキ膜により被覆されているので、金属細線１７として金（Ａｕ）から成る金線を用いることができる。金属細線１７の材料として金を採用することにより、ワイヤボンディングに係る時間を短縮することができるので、生産性を向上させることができる。
図５（Ｃ）を参照して、ここでは、金属細線１７によりリード２５と半導体素子１５Ａとが直に接続されている。このように、回路基板１１上の半導体素子１５Ａとリード２５とを直に接続することにより、回路基板１１上の導電パターン１３の構成を簡素化することができる。
図６を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。図６（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、図６（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。
図６（Ａ）を参照して、先ず、回路基板１１の下方に位置するランド４５の裏面を、下金型２２Ｂに当接させる。そして、上金型２２Ａと下金型２２Ｂとを当接させることにより、キャビティ２３の内部に回路基板１１を収納させる。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本形態では、回路基板１１裏面の中央部の領域はランド４５により被覆されているので、この領域に封止樹脂を行き渡らせる必要がない。従って、回路基板１１周辺部の下方の領域Ａ１のみに封止樹脂を行き渡らせばよいので、封止樹脂が充填されないボイドが発生するのを防止することができる。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。また、不図示のゲートは吊りリード４３の近傍に設けられている。
図６（Ｂ）を参照して、上述したモールド工程が終了した後に、吊りリード４３およびリード２５をリードフレーム４０から分離する。具体的には、接続部４２が設けられた箇所にて、吊りリード４３を外枠４１から分離する。接続部４２は幅が細く形成されているので、封止樹脂１４を押圧することにより、吊りリード４３を容易に外枠４１から分離することができる。更に、タイバー４４が設けられた箇所にてリード２５を分離し、図１に示すような混成集積回路装置をリードフレーム４０から分離する。
＜第３の実施の形態＞
本形態では、図７から図９を参照して、混成集積回路装置の他の製造方法を説明する。本形態の回路装置の製造方法は、基本的には第２の実施の形態と同様である。本形態では、回路基板１１の周辺部に対応する部分の吊りリード４３を、製造工程の途中にて除去している。更に、吊りリード４３を除去した後では、リード２５Ａにより回路基板１１を機械的に支持している。回路基板１１の周辺部に位置する吊りリード４３が除去されることで、製造される混成集積回路装置に於いて、吊りリード４３と回路基板１１とのショートを防止することができる。
図７を参照して、先ず、リードフレーム４０に回路基板１１を固着する。図７（Ａ）はリードフレーム４０の平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ’線に於ける断面図であり、図７（Ｃ）は回路基板１１を固定する固定部１８の構成を示す断面図である。
図７（Ａ）および図７（Ｂ）を参照して、回路基板１１は、リードフレーム４０のランド４５の上面に固着される。また、回路基板１１上のパッド１３Ａは、金属細線１７を介してリード２５と接続される。
本形態では、吊りリード４３には２つの接続部４２Ａおよび４２Ｂが設けられている。このことにより、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離することができる。具体的には、接続部４２Ａは、吊りリード４３と外枠４１とが連続する部分に設けられている。更に、もう一つの接続部４２Ｂは、吊りリード４３の中間部に設けられている。接続部４２Ａおよび接続部４２Ｂは、その幅が狭く形成されることにより、吊りリード４３の部分的な除去を可能にしている。
リード２５Ａは、固定部１８を介して回路基板１１と機械的に接続されている。ここでは、回路基板１１の４角付近にて、リード２５Ａが回路基板１１に機械的に接続されている。リード２５Ａが機械的に回路基板１１に固定されることにより、吊りリード４３が除去された後でも、回路基板１１とリードフレーム４０とを連結された状態に保持することができる。ここでは、回路基板１１の角部にリード２５Ａが固着されているが、回路基板１１の角部以外の部分にて、リード２５Ａを回路基板１１に固定することも可能である。更には、リード２５Ａの個数は必ずしも４つである必要はなく、少なくとも２つのリード２５Ａを回路基板１１に機械的に接続ことで、回路基板１１をリードフレーム４０に固定することができる。
図７（Ｃ）を参照して、固定部１８では、回路基板１１を部分的に突出させて設けた突起部３１により、リング状に形成されたリード２５Ａの先端部がかしめられている。固定部１８の具体的な構成は、図３（Ｂ）の説明と同様である。
ここで、かしめ以外の構成により、リード２５Ａと回路基板１１とを機械的に結合することも可能である。具体的には、径が５００μｍ程度の太線により、回路基板１１上のパッド１３Ａとリード２５Ａとを接続することで、両者を機械的に接合することができる。また、半田等の接合材を介して、リード２５Ａの裏面をパッド１３Ａに接合することでも、両者を機械的に接合することができる。
図８を参照して、次に、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離する。図８（Ａ）および図８（Ｂ）は、吊りリード４３を部分的に分離する状態を示す断面図である。図８（Ｃ）は吊りリード４３が部分的に除去された後のリードフレーム４０の平面図である。
図８（Ａ）および図８（Ｂ）を参照して、吊りリード４３の部分的な分離は、吊りリード４３を上方から押圧することにより行う。ここでは、回路基板１１の周辺部に位置する部分の吊りリード４３を、プレス機等を用いて上方から押圧している。この押圧により、接続部４２Ａおよび接続部４２Ｂの部分から、吊りリード４３が部分的に分離される。本工程では、回路基板１１の裏面に貼着されたランド４５は、回路基板１１から分離されない。
図８（Ｃ）を参照して、上記工程により、回路基板１１の周辺部に位置する部分の吊りリード４３は除去され、ランド４５はリードフレーム４０から分離されている。本工程以降は、固定部１８を介して機械的に回路基板１１に接続されたリード２５Ａにより、回路基板１１は、リードフレーム４０に保持されている。
図９を参照して、次に、回路基板１１が被覆されるように封止樹脂１４を形成する。
図９（Ａ）の断面図を参照して、ランド４５の裏面を下金型２２Ｂの上面に当接させた状態でモールドを行う。本形態では、リード２５Ａを介して回路基板１１のキャビティ２３内部に於ける位置が固定されているので、キャビティ２３の内部に注入された樹脂の圧力による回路基板１１の移動が防止されている。
図９（Ｂ）を参照して、タイバー４４が設けられた領域にて各リード２５を分離することにより、第１の実施の形態に示すような混成集積回路装置が得られる。本形態では、回路基板１１の周辺部に位置する部分の吊りリード４３が除去されているので、製造される混成集積回路装置に於いては、回路基板１１と吊りリード４３とのショートが防止されている。即ち、図１を参照すると、回路基板１１の裏面に貼着された金属基板１６と回路基板１１の側面との絶縁が確保されている。
本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。 本発明の回路装置を示す断面図である。 本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図であり、（Ｄ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１２Ａ 第１の絶縁層
１２Ｂ 第２の絶縁層
１３ 導電パターン
１４ 封止樹脂
１５ 回路素子
１５Ａ 半導体素子
１５Ｂ チップ素子
１６ 金属基板
１７ 金属細線
１９ メッキ膜
１８ 固定部
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２５ リード
２５Ａ リード

Claims (5)

  1. 吊りリードにより外枠と連結されたランドと、前記ランド上に載置予定の金属からなる回路基板の載置領域に一端が接近した複数個のリードとを有するリードフレームを用意する工程と、
    上面全域に設けられた第１の絶縁層の上には、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと固着された回路素子が設けられ、裏面全域に設けられた第２の絶縁層とを有する前記回路基板を前記ランドに載置する工程と、
    前記回路基板のパッドと前記リードとを金属細線により電気的に接続する工程と、
    前記ランドの裏面を金型を構成する下金型に当接させ、前記金型を構成する上金型と前記下金型を当接させることにより、前記金型のキャビティティの内部に前記回路基板を収納し、前記金属細線が接続する部分の前記リード、前記回路基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備し、
    前記ランドは前記回路基板よりも小さく、中央部に形成され、
    前記ランドにより被覆されない前記回路基板の裏面を前記封止樹脂により被覆し、
    前記ランドの裏面を前記封止樹脂から露出させることを特徴とする回路装置の製造方法。
  2. 前記金属細線を介して、前記回路基板に載置された前記回路素子と前記リードとを接続することを特徴とする請求項１記載の回路装置の製造方法。
  3. 前記回路基板のパッドと前記リードとを金属細線により電気的に接続し、少なくとも２つの前記リードを前記回路基板と機械的に結合した後に、
    前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去し、
    前記金属細線が接続する部分の前記リード、前記回路基板および前記金属細線が覆われるように封止樹脂をする事を特徴とした請求項１または請求項２に記載の回路装置の製造方法。
  4. 前記吊りリードを除去した後の工程では、前記回路基板と機械的に結合された前記リードにより、前記回路基板を支持することを特徴とする請求項３記載の回路装置の製造方法。
  5. 前記回路基板を部分的に突出させて突起部を形成し、
    前記リードを前記突起部にかしめることで、前記リードを前記回路基板に機械的に結合することを特徴とする請求項３または請求項４に記載の回路装置の製造方法。
JP2005159163A 2005-05-31 2005-05-31 回路装置の製造方法 Active JP4676252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159163A JP4676252B2 (ja) 2005-05-31 2005-05-31 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159163A JP4676252B2 (ja) 2005-05-31 2005-05-31 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006339231A JP2006339231A (ja) 2006-12-14
JP4676252B2 true JP4676252B2 (ja) 2011-04-27

Family

ID=37559564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159163A Active JP4676252B2 (ja) 2005-05-31 2005-05-31 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4676252B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199436A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP2004335493A (ja) * 2003-03-13 2004-11-25 Denso Corp 半導体装置の実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP2004335493A (ja) * 2003-03-13 2004-11-25 Denso Corp 半導体装置の実装構造

Also Published As

Publication number Publication date
JP2006339231A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
US7957158B2 (en) Circuit device
JP5383621B2 (ja) パワー半導体装置
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
US8133759B2 (en) Leadframe
US7800206B2 (en) Semiconductor device
US8421199B2 (en) Semiconductor package structure
US9029995B2 (en) Semiconductor device and method of manufacturing the same
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2005317998A5 (ja)
TWI485819B (zh) 封裝結構及其製造方法
JP4845090B2 (ja) 回路装置の製造方法
US20080099922A1 (en) Circuit device and manufacturing method thereof
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP5341339B2 (ja) 回路装置
US7968983B2 (en) Semiconductor device
JP4676252B2 (ja) 回路装置の製造方法
JP4610426B2 (ja) 回路装置の製造方法
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP4861200B2 (ja) パワーモジュール
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2008300671A (ja) 半導体装置
KR102684854B1 (ko) 반도체 패키지 및 이의 제조방법
JP5132070B2 (ja) 回路装置およびその製造方法
KR20190085587A (ko) 고열전도성 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4676252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250