JP4845090B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4845090B2
JP4845090B2 JP2005218722A JP2005218722A JP4845090B2 JP 4845090 B2 JP4845090 B2 JP 4845090B2 JP 2005218722 A JP2005218722 A JP 2005218722A JP 2005218722 A JP2005218722 A JP 2005218722A JP 4845090 B2 JP4845090 B2 JP 4845090B2
Authority
JP
Japan
Prior art keywords
circuit board
metal substrate
groove
insulating layer
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005218722A
Other languages
English (en)
Other versions
JP2007036013A (ja
Inventor
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2005218722A priority Critical patent/JP4845090B2/ja
Publication of JP2007036013A publication Critical patent/JP2007036013A/ja
Application granted granted Critical
Publication of JP4845090B2 publication Critical patent/JP4845090B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面に導電パターンおよび回路素子から成る電気回路が形成された回路装置およびその製造方法に関するものである。
図７（Ａ）を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子１０５が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
基板１０１の裏面は、装置全体の放熱性を向上させるために、封止樹脂１０８から外部に露出させても良い。更には、全体の耐湿性を向上させるために、基板１０１の裏面も含めた全体を封止樹脂１０８により被覆しても良い。
特開平５−１０２６４５号公報
図７（Ｂ）を参照して、基板１０１は打ち抜き加工が施されるので、基板１０１の周辺部に位置する絶縁層１０２にはクラックが発生する。クラックが発生した領域の絶縁層１０２は耐圧性が低下するので、この領域の絶縁層１０２の上面には導電パターン１０３は形成できない。このことから、導電パターン１０３と基板１０１との耐圧を確保するために、導電パターン１０３は、基板１０１の周縁部から離間した内部に形成されていた。具体的には、基板１０１の周縁部と導電パターン１０３との距離（Ｌ１０）は、１．５ｍｍ以上離間されていた。従って、基板１０１の周辺部は、導電パターン１０３が形成されないデッドスペースとなり、配線密度が低下してしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板の上面に形成される導電パターンの配線密度を向上させた回路装置およびその製造方法を提供することにある。
本発明の回路装置の製造方法は、形成予定の多数の回路基板が形成できる大型の金属基板の主面に於いて、前記形成予定の回路基板の外周に渡って前記主面を窪ませて溝部を形成する工程と、前記溝部も含めた前記金属基板の主面にフィラーが充填された絶縁層を被覆する事で、前記溝部の前記絶縁層を前記金属基板の主面の絶縁層よりも低くする工程と、前記金属基板の表面に金属箔を貼着し、前記金属箔をパターニングして導電パターンを形成する工程と、前記金属基板を打ち抜き加工用の金型で打ち抜くに際し、前記溝部が設けられた箇所で前記金属基板を個別の回路基板に分割する工程と、前記回路基板表面の導電パターンに半導体素子を実装する工程と、を具備し、前記分割する工程では、前記金属基板の下面を下金型で支えつつ、前記溝部で囲まれる領域の前記金属基板を上金型で上方から打ち抜くことにより、上面の端部に前記溝部が設けられた前記回路基板を前記金属基板から分離することを特徴とする。
本発明によれば、回路基板の周縁部を部分的に窪ませて溝部を形成しているので、回路基板を分離する打ち抜きの工程等にて絶縁層に発生するクラックを、溝部の領域でストップさせることが出来る。このことにより、クラックが発生することにより耐圧が低下する絶縁層の領域を狭くすることが出来るので、回路基板の周縁部付近まで導電パターンを形成することが可能となり、配線密度を向上させることが出来る。
＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。図１（Ｃ）は回路基板１１を部分的に拡大した断面図である。
図１（Ａ）および図１（Ｂ）を参照して、矩形の回路基板１１の上面は、絶縁層１２により全面的に被覆されている。そして、絶縁層１２の表面に形成された導電パターン１３の所定の箇所には、半田や導電性ペーストを介して、半導体素子１５Ａおよびチップ素子１５Ｂから成る回路素子が電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×０．５ｍｍ程度である。本形態では、回路基板１１の上面周縁部を部分的に窪ませて、溝部１８が形成されている。
回路基板１１の材料としては銅が好適である。銅を主材料とする回路基板１１は、厚みが０．５ｍｍ程度に薄くても温度変化等による反りが小さく、且つ機械的強度も十分である。更に、回路基板１１の材料として銅を採用することにより、回路基板１１上に形成された導電パターン１３の表面に、金メッキ膜や銀メッキ膜を容易に形成することができる。また、回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。
絶縁層１２は、回路基板１１の上面全域を覆うように形成されている。本形態では、回路基板１１の周辺部に設けた溝部１８の上面も、絶縁層１２により被覆されている。絶縁層１２は、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。フィラーが含有された絶縁層１２の熱抵抗は低減されるので、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。絶縁層１２の具体的な厚みは、例えば５０μｍ程度である。この厚みの絶縁層１２により、４ＫＶの耐圧（絶縁破壊耐圧）を確保することができる。
また、回路基板１１裏面の耐圧性を向上させる為に、回路基板１１の裏面も絶縁層により被覆しても良い。
導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２の表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。
半導体素子１５Ａおよびチップ素子１５Ｂから成る回路素子は、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。
リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。
ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。図では、放熱性を向上させるために回路基板１１の裏面が封止樹脂１４から露出しているが、耐圧性を向上させるために回路基板１１の裏面も封止樹脂１４により被覆しても良い。
図１（Ｃ）を参照して、回路基板１１に形成される溝部１８を説明する。溝部１８は、回路基板１１の上面周辺部を窪ませた部位である。更に、溝部１８は回路基板１１の外周部全域に渡って形成されている。溝部１８の具体的な形状は曲面と成っており、その幅（Ｌ２）は例えば０．５ｍｍ程度であり、深さ（Ｌ３）は例えば０．５ｍｍ程度である。
溝部１８を回路基板１１に形成することにより、絶縁層１２にクラックが発生する領域を狭くして、導電パターン１３を回路基板１１の周辺部付近まで形成することが可能となる。
具体的には、溝部１８が形成された領域を含む回路基板１１の上面は、フィラーが高充填された絶縁層１２により被覆されている。フィラーが高充填された絶縁層１２は脆く、クラックが発生しやすい状態となっている。従って、回路基板１１に対して打ち抜き加工を行うと、打ち抜き加工による衝撃により、回路基板１１の周辺部に位置する絶縁層１２にはクラックが発生する。クラックが発生して耐圧が劣化した領域の絶縁層１２上面には、導電パターン１３は形成できない。上述した背景技術では、回路基板１１の上面全体が平坦であったので、絶縁層１２にクラックが発生する面積が大きくなり、導電パターン１３が形成可能な領域が小さくなってしまう問題があった。
そこで本形態では、溝部１８を設けることにより、溝部１８の上面を被覆する絶縁層１２のみにクラックを発生させ、クラックが回路基板１１の内部の領域に発生することを防止している。このことにより、溝部１８が形成された領域のみがデッドスペースとなり、他の領域の回路基板１１上面には、導電パターン１３を形成することが可能となる。具体的には、回路基板１１の終端部と導電パターン１３とが離間する距離（Ｌ１）を、溝部１８の幅と同じ０．５ｍｍ程度にすることも可能である。更には、耐圧性をより確実に確保するために、上記した距離（Ｌ１）を１ｍｍ程度に確保しても良い。
図２の断面図を参照して、ここでは、半田等の接合材２０を介してパッド１３Ａの上面にリード２５が固着されている。このように、回路基板１１上のパッド１３Ａにリード２５を固着する場合、回路基板１１の上面端部とリード２５とがショートしないように離間させる必要がある。
本形態では、回路基板１１の上面周辺部に溝部１８を設けることにより、回路基板１１の上面端部を下方に位置させている。従って、回路基板１１の上面端部とリード２５との距離（Ｌ４）を一定以上に確保して、両者のショートを防止することが出来る。通常、上記したショートを防止するためにリード２５に折り曲げ加工を施すが、本形態では直線形状のリード２５が採用可能であり、コストを低減することが出来る。
＜第２の実施の形態＞
本形態では、図３から図６を参照して、混成集積回路装置１０の製造方法を説明する。本形態の製造方法では、溝部１８を設けた金属基板２１を打ち抜き加工により分割して、個別の回路基板１１を形成している。更に本形態では、多数個のリード２５が設けられたリードフレーム４０を用いて、混成集積回路装置１０を製造する。
図３を参照して、先ず、多数個の回路基板１１が形成可能な大型の金属基板２１の表面に溝部１８および導電パターン１３を形成する。図３の各図は、本工程を示す断面図である。
図３（Ａ）および図３（Ｂ）を参照して、先ず、金属基板２１の上面を、エッチングマスク２６により選択的に被覆する。金属基板２１は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。これらの材料の中でも、銅はエッチング加工が容易な材料であり、金属基板２１の材料として好適である。
エッチングマスク２６からは、溝部１８が形成予定の金属基板２１の上面が露出している。エッチングマスク２６を介してウェットエッチングを行うことにより、溝部１８が形成される。溝部１８の幅は例えば１ｍｍ程度であり、その深さは０．５ｍｍ程度である。
溝部１８は、エッチング以外の方法でも形成可能である。例えば、プレス加工やダイシングによっても溝部１８を形成できる。
図３（Ｃ）を参照して、次に、金属基板２１の上面を絶縁層１２により被覆する。ここでは、溝部１８を含めた金属基板２１の上面が被覆されるように、絶縁層１２を形成する。絶縁層１２は、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成り、その厚みは、例えば５０μｍ程度である。ここで、金属基板２１の裏面の耐圧性が要求される場合は、金属基板２１の裏面も絶縁層１２により被覆されても良い。
図３（Ｄ）を参照して、次に、絶縁層１２の表面に金属箔（不図示）を貼着した後にパターニングを行い、導電パターン１３を形成する。
図４を参照して、次に、打ち抜き加工を行うことにより、金属基板２１から回路基板１１を分離する。図４（Ａ）は本工程を示す断面図であり、図４（Ｂ）および図４（Ｃ）は分離された回路基板１１の断面図である。
図４（Ａ）を参照して、本工程の打ち抜き加工は、上金型２７および下金型２８を用いて行われる。具体的には、先ず、下金型２８の上面に金属基板２１を載置し、上金型２７を上方から下方へ移動させて金属基板２１を部分的に打ち抜く。本形態では、溝部１８が設けられた領域にて金属基板２１が分離されるように、打ち抜き加工が行われる。
図４（Ｂ）を参照して、この打ち抜き加工により、溝部１８を周辺部に有する回路基板１１が分離される。溝部１８は、回路基板１１上面に於いて、周辺部全域に渡り形成される。
また、分離された回路基板１１の表面には、半導体素子１５Ａおよびチップ素子１５Ｂ等が導電パターン１３に電気的に接続される。ここでは、半導体素子１５Ａは、金属細線１７を介して導電パターン１３と接続される。
図４（Ｃ）を参照して、本形態では、溝部１８を設けた箇所で金属基板２１を分離することにより、絶縁層１２に発生するクラックを抑制している。具体的には、打ち抜きを行う際に、上金型２７により与えられる衝撃等により、回路基板１１の周辺部に位置する絶縁層１２には大きな外力が作用する。また、フィラーが高充填された樹脂から成る絶縁層１２はクラックが発生しやすい。従って、金型を用いた打ち抜き加工を行うと、どうしても回路基板１１の周辺部に位置する絶縁層１２にはクラックが発生してしまう。
本形態では、溝部１８を設けた部分で打ち抜き加工を行い金属基板を分離することにより、溝部１８の内部に位置する絶縁層１２にクラックを発生させ、他の領域の回路基板１１を被覆する絶縁層１２にクラックが発生することを抑止している。従って、幅（Ｌ２）が０．５ｍｍ程度の溝部１８の領域のみがデッドスペースとなり、回路基板１１の大部分に導電パターン１３が形成可能となる。このことにより、回路基板１１の表面に於いて導電パターン１３が形成可能な領域を広くすることが出来る。
更に、本形態では、回路基板１１の上面周辺部に溝部１８を設けることにより、バリ３２によるショートを防止することが出来る。具体的には、本工程の打ち抜き加工により、回路基板１１の上面外周部には、バリ３２が発生する。このバリ３２が上方に突出すると、後の工程にて回路基板１１に接続されるリード等にバリ３２が接触し、両者がショートしてしまう恐れがある。本形態では、回路基板１１の上面周辺部に溝部１８を設けることで、回路基板１１の上面外周部を低くして、バリ３２の上方への突出量を抑制している。従って、バリ３２によるショートの危険性を低くしている。
更に、ダイシング等の他の分離方法によっても、金属基板２１から回路基板１１を分離することが可能である。このような他の分離方法を採用する場合に於いても、溝１８を設けることにより上記した効果を得ることができる。
図５を参照して、次に、回路基板１１をリードフレーム４０に固定する。図５（Ａ）は本工程を示す平面図であり、図５（Ｂ）および図５（Ｃ）は本工程の断面図である。ここで、図５（Ａ）では、回路基板１１の表面に形成される導電パターン等を省略してある。
本工程以降では、多数個のリード２５およびランド４５が設けられたリードフレーム４０を用いて、混成集積回路装置を製造する。製造工程の途中段階に於いては、ランド４５に回路基板１１が固着されることで、回路基板１１はリードフレーム４０に保持されている。
図５（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５と、吊りリード４３を介してリードフレーム４０の外枠４１と連結されたランド４５とから成る。
リード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、タイバー４４により互いに連結されることで、変形が防止されている。また、後の工程にて金属細線が接続される部分のリード２５の上面には、メッキ膜が形成されている。
ランド４５は、回路基板１１が載置される領域の内部に形成されており、製造工程に於いては、回路基板１１を機械的に支持する役割を有する。ランド４５は、紙面上にて上下方向に延在する吊りリード４３により、リードフレーム４０の外枠４１と連結されている。また、吊りリード４３と外枠４１とが連続する接続部４２は幅が狭く成っている。このことにより、後の工程にて吊りリード４３の外枠４１からの分離が容易になる。ここでは、２つの接続部４２を設けることで、ランド４５および吊りリード４３により、回路基板１１を安定して支持している。更に、ランド４５は回路基板１１の裏面に残存して、装置全体の放熱性を向上させる機能も有する。
図５（Ａ）および図５（Ｂ）を参照して、表面に導電パターン１３および半導体素子１５Ａ等が固着された回路基板１１を、導電性または絶縁性の接着剤を介してランド４５の上面に固着する。ここでは、回路基板１１の対向する２つの側辺に沿って、多数個のパッド１３Ａが形成されている。また、パッド１３Ａの表面は、ボンディング性を向上させるために金メッキや銀メッキにより被覆されている。
回路基板１１を載置した後に、回路基板１１上のパッド１３Ａをリード２５とを金属細線１７により接続する。パッド１３Ａの上面およびリード２５の上面は、金等から成るメッキ膜により被覆されているので、金属細線１７として金（Ａｕ）から成る金線を用いることができる。金属細線１７の材料として金を採用することにより、ワイヤボンディングに係る時間を短縮することができるので、生産性を向上させることができる。
図５（Ｃ）を参照して、ここでは、金属細線１７によりリード２５と半導体素子１５Ａとが直に接続されている。このように、回路基板１１上の半導体素子１５Ａとリード２５とを直に接続することにより、回路基板１１上の導電パターン１３の構成を簡素化することができる。
図６を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。図６（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、図６（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。
図６（Ａ）を参照して、先ず、回路基板１１の下方に位置するランド４５の裏面を、下金型２２Ｂに当接させる。そして、上金型２２Ａと下金型２２Ｂとを当接させることにより、キャビティ２３の内部に回路基板１１を収納させる。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本形態では、回路基板１１裏面の中央部の領域はランド４５により被覆されているので、この領域に封止樹脂を行き渡らせる必要がない。従って、回路基板１１周辺部の下方の領域Ａ１のみに封止樹脂を行き渡らせばよいので、封止樹脂が充填されないボイドが発生するのを防止することができる。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。また、不図示のゲートは吊りリード４３の近傍に設けられている。
図６（Ｂ）を参照して、上述したモールド工程が終了した後に、吊りリード４３およびリード２５をリードフレーム４０から分離する。具体的には、接続部４２が設けられた箇所にて、吊りリード４３を外枠４１から分離する。接続部４２は幅が細く形成されているので、封止樹脂１４を押圧することにより、吊りリード４３を容易に外枠４１から分離することができる。更に、タイバー４４が設けられた箇所にてリード２５を分離し、図１に示すような混成集積回路装置１０をリードフレーム４０から分離する。
本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置を示す断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 従来の混成集積回路装置を示す図であり、（Ａ）および（Ｂ）は断面図である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１２ 絶縁層
１３ 導電パターン
１３Ａ パッド
１４ 封止樹脂
１５Ａ 半導体素子
１５Ｂ チップ素子
１７ 金属細線
１８ 溝部
２０ 接合材
２１ 金属基板
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２５ リード
２６ エッチングマスク
２７ 上金型
２８ 下金型
３２ バリ
４０ リードフレーム
４１ 外枠
４２ 接続部
４３ 吊りリード
４４ タイバー
４５ ランド
４６ ユニット


Claims (3)

  1. 形成予定の多数の回路基板が形成できる大型の金属基板の主面に於いて、前記形成予定の回路基板の外周に渡って前記主面を窪ませて溝部を形成する工程と、
    前記溝部も含めた前記金属基板の主面にフィラーが充填された絶縁層を被覆する事で、前記溝部の前記絶縁層を前記金属基板の主面の絶縁層よりも低くする工程と、
    前記金属基板の表面に金属箔を貼着し、前記金属箔をパターニングして導電パターンを形成する工程と、
    前記金属基板を打ち抜き加工用の金型で打ち抜くに際し、前記溝部が設けられた箇所で前記金属基板を個別の回路基板に分割する工程と、
    前記回路基板表面の導電パターンに半導体素子を実装する工程と、を具備し、
    前記分割する工程では、前記金属基板の下面を下金型で支えつつ、前記溝部で囲まれる領域の前記金属基板を上金型で上方から打ち抜くことにより、上面の端部に前記溝部が設けられた前記回路基板を前記金属基板から分離することを特徴とする回路装置の製造方法。
  2. 前記溝部には、前記金属基板の上方へ突出するバリを有し、前記バリの突出量を抑止する請求項１記載の回路装置の製造方法。
  3. 前記打ち抜き加工により、前記溝部の内部にクラックを発生させ、前記金属基板の他の領域に発生するクラックが抑制される請求項１に記載の回路装置の製造方法。
JP2005218722A 2005-07-28 2005-07-28 回路装置の製造方法 Expired - Fee Related JP4845090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005218722A JP4845090B2 (ja) 2005-07-28 2005-07-28 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005218722A JP4845090B2 (ja) 2005-07-28 2005-07-28 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007036013A JP2007036013A (ja) 2007-02-08
JP4845090B2 true JP4845090B2 (ja) 2011-12-28

Family

ID=37794888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218722A Expired - Fee Related JP4845090B2 (ja) 2005-07-28 2005-07-28 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4845090B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952856A (zh) * 2015-06-27 2015-09-30 华东光电集成器件研究所 一种双面组装集成电路
WO2018043876A1 (ko) * 2016-08-31 2018-03-08 삼성전자 주식회사 전자 부품 및 그를 포함하는 전자 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6005997B2 (ja) * 2012-05-24 2016-10-12 日本発條株式会社 金属ベース回路基板のエッジ形成方法及び金属ベース回路基板
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP6501638B2 (ja) 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150350A (ja) * 1984-08-18 1986-03-12 Nichicon Capacitor Ltd 混成集積回路基板
JPH08307053A (ja) * 1995-04-28 1996-11-22 Matsushita Electric Works Ltd 金属コアプリント配線板の製造方法
JPH09289263A (ja) * 1996-04-19 1997-11-04 Mitsubishi Plastics Ind Ltd Ｉｃパッケージ用メタルコア基板の製造方法
JP2000133913A (ja) * 1998-10-28 2000-05-12 Ngk Spark Plug Co Ltd プリント配線板の製造方法及び金属板
JP3806550B2 (ja) * 1999-08-06 2006-08-09 三洋電機株式会社 混成集積回路装置
JP2005123606A (ja) * 2003-09-25 2005-05-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2005005730A (ja) * 2004-08-13 2005-01-06 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952856A (zh) * 2015-06-27 2015-09-30 华东光电集成器件研究所 一种双面组装集成电路
WO2018043876A1 (ko) * 2016-08-31 2018-03-08 삼성전자 주식회사 전자 부품 및 그를 포함하는 전자 장치
KR20180024678A (ko) * 2016-08-31 2018-03-08 삼성전자주식회사 전자 부품 및 그를 포함하는 전자 장치
US10922513B2 (en) 2016-08-31 2021-02-16 Samsung Electronics Co., Ltd. Electronic component and electronic device comprising same
KR102528424B1 (ko) 2016-08-31 2023-05-04 삼성전자주식회사 전자 부품 및 그를 포함하는 전자 장치

Also Published As

Publication number Publication date
JP2007036013A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
US7529093B2 (en) Circuit device
JP4785139B2 (ja) 回路装置およびその製造方法
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US8133759B2 (en) Leadframe
US7957158B2 (en) Circuit device
JP4845090B2 (ja) 回路装置の製造方法
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US7439614B2 (en) Circuit device with dummy elements
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US20080099922A1 (en) Circuit device and manufacturing method thereof
JP2006100759A (ja) 回路装置およびその製造方法
JP5341339B2 (ja) 回路装置
JP4918391B2 (ja) 半導体装置
JP2010109255A (ja) 半導体装置
JP2008166621A (ja) 半導体装置およびその製造方法
JP4942452B2 (ja) 回路装置
JP4610426B2 (ja) 回路装置の製造方法
JP2008034728A (ja) 回路装置およびその製造方法
JP5104020B2 (ja) モールドパッケージ
JP4676252B2 (ja) 回路装置の製造方法
JP2010010569A (ja) 回路装置およびその製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR101107756B1 (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees