JP2010010569A - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010010569A JP2010010569A JP2008170576A JP2008170576A JP2010010569A JP 2010010569 A JP2010010569 A JP 2010010569A JP 2008170576 A JP2008170576 A JP 2008170576A JP 2008170576 A JP2008170576 A JP 2008170576A JP 2010010569 A JP2010010569 A JP 2010010569A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- support portion
- sealing resin
- case material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】混成集積回路装置10は、導電パターン40およびトランジスタ36等(回路素子)から成る混成集積回路が上面に組み込まれた回路基板14と、額縁状の形状を有して回路基板14に当接することで混成集積回路が封止される空間を形成するケース材12と、ケース材12に囲まれる空間に充填されて混成集積回路を封止する封止樹脂22と、導電パターン40から成るパッドに固着されて外部に延在するリード18、20とを有する構成となっている。更に、ケース材12に設けられる支持部(第1支持部28および第2支持部30)の下面を傾斜面としている。
【選択図】図1
Description
12 ケース材
12A 第1側壁
12B 第2側壁
12C 第3側壁
12D 第4側壁
14 回路基板
16 絶縁基板
18 第1リード
20 第2リード
22 封止樹脂
24 貫通孔
26 支持部
28 第1支持部
28A 傾斜面
30 第2支持部
30A 傾斜面
32 チップ素子
34 LSI
36 トランジスタ
38 絶縁層
40 導電パターン
42 金属細線
44 スリット
46 ノズル
48 ボイド
Claims (4)
- 導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、
回路基板の周囲を囲む側壁と、一方の側壁から他方の側壁に渡り内壁を連続させた支持部とを備え、前記回路基板の周辺部に当接することで前記回路素子が封止される空間を前記回路基板の上面に構成するケース材と、
前記空間に充填されて前記回路基板の上面に形成された前記混成集積回路を封止する封止樹脂と、を備え、
前記回路基板に面する前記ケース材の前記支持部の面を、前記回路基板の面に対して傾斜させることを特徴とする回路装置。 - 前記支持部は、4つの側壁から成る前記ケース材の中央よりも一方側に配置された第1支持部と、他方側に配置された第2支持部とを備え、
前記回路基板に面する前記第1支持部および前記第2支持部の主面は、中央部側よりも周辺部側の方が前記回路基板から離間する傾斜面であることを特徴とする請求項1記載の回路装置。 - 回路素子および導電パターンから成る混成集積回路が組み込まれた回路基板を用意する工程と、
額縁状に構成された4つの側壁と、対向する前記側壁の内壁を連続させる支持部とを備えたケース材の周辺部を前記回路基板に固着させることにより、前記回路素子が封止される空間を前記回路基板の上面に構成する工程と、
液状または半固形状の封止樹脂を前記ケース材の空間に供給して固化させることで、前記混成集積回路を封止する工程と、を備え、
前記封止する工程では、傾斜面である前記支持部の主面に沿って、前記封止樹脂に含まれるボイドが外部に放出されることを特徴とする回路装置の製造方法。 - 前記ケース材には2つの前記支持部が設けられ、
前記封止する工程では、前記支持部どうしの間から前記封止樹脂を供給することにより、周囲に向かって広がる前記封止樹脂に含まれる前記ボイドを、前記支持部の前記主面に沿って外部に逃がすことを特徴とする請求項3記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170576A JP2010010569A (ja) | 2008-06-30 | 2008-06-30 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170576A JP2010010569A (ja) | 2008-06-30 | 2008-06-30 | 回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010569A true JP2010010569A (ja) | 2010-01-14 |
Family
ID=41590670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170576A Pending JP2010010569A (ja) | 2008-06-30 | 2008-06-30 | 回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010569A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101067138B1 (ko) | 2010-02-03 | 2011-09-22 | 삼성전기주식회사 | 파워 모듈 및 그 제조방법 |
JP2018157146A (ja) * | 2017-03-21 | 2018-10-04 | 住友電気工業株式会社 | 半導体モジュール |
WO2021140962A1 (ja) * | 2020-01-08 | 2021-07-15 | 三菱電機株式会社 | 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124250A (en) * | 1979-03-20 | 1980-09-25 | Fuji Electric Co Ltd | Resin sealed semiconductor device |
JPH0662331U (ja) * | 1993-02-02 | 1994-09-02 | オムロン株式会社 | 感振器 |
JPH07135273A (ja) * | 1993-11-11 | 1995-05-23 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JP2000252416A (ja) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | 電力半導体装置 |
JP2000311970A (ja) * | 1999-02-25 | 2000-11-07 | Toyota Motor Corp | 半導体装置およびその製造方法 |
JP2002057250A (ja) * | 2000-08-10 | 2002-02-22 | Denso Corp | 半導体装置 |
JP2003152136A (ja) * | 2001-11-09 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置 |
-
2008
- 2008-06-30 JP JP2008170576A patent/JP2010010569A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55124250A (en) * | 1979-03-20 | 1980-09-25 | Fuji Electric Co Ltd | Resin sealed semiconductor device |
JPH0662331U (ja) * | 1993-02-02 | 1994-09-02 | オムロン株式会社 | 感振器 |
JPH07135273A (ja) * | 1993-11-11 | 1995-05-23 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JP2000311970A (ja) * | 1999-02-25 | 2000-11-07 | Toyota Motor Corp | 半導体装置およびその製造方法 |
JP2000252416A (ja) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | 電力半導体装置 |
JP2002057250A (ja) * | 2000-08-10 | 2002-02-22 | Denso Corp | 半導体装置 |
JP2003152136A (ja) * | 2001-11-09 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101067138B1 (ko) | 2010-02-03 | 2011-09-22 | 삼성전기주식회사 | 파워 모듈 및 그 제조방법 |
JP2018157146A (ja) * | 2017-03-21 | 2018-10-04 | 住友電気工業株式会社 | 半導体モジュール |
WO2021140962A1 (ja) * | 2020-01-08 | 2021-07-15 | 三菱電機株式会社 | 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置 |
JPWO2021140962A1 (ja) * | 2020-01-08 | 2021-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5096094B2 (ja) | 回路装置 | |
JP4785139B2 (ja) | 回路装置およびその製造方法 | |
JPWO2007026944A1 (ja) | 回路装置およびその製造方法 | |
JP4845090B2 (ja) | 回路装置の製造方法 | |
US20110068445A1 (en) | Chip package and process thereof | |
JP5285347B2 (ja) | 回路装置 | |
JP5341339B2 (ja) | 回路装置 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP2008300500A (ja) | 半導体装置およびその製造方法 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JP2019091922A (ja) | 半導体装置 | |
WO2014181509A1 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
JP5536975B2 (ja) | 回路装置およびその製造方法 | |
JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
JP2010109255A (ja) | 半導体装置 | |
JP4942452B2 (ja) | 回路装置 | |
JP2008187144A (ja) | 回路装置およびその製造方法 | |
JP6869602B2 (ja) | 半導体装置 | |
JP2007134585A (ja) | 半導体装置及びその製造方法 | |
JP2010010568A (ja) | 回路装置 | |
CN112701050B (zh) | 一种内嵌元件的封装方法及封装结构 | |
KR101095527B1 (ko) | 리드 프레임 및 그 제조 방법 | |
JP4840305B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121128 |