JP2010010569A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010010569A
JP2010010569A JP2008170576A JP2008170576A JP2010010569A JP 2010010569 A JP2010010569 A JP 2010010569A JP 2008170576 A JP2008170576 A JP 2008170576A JP 2008170576 A JP2008170576 A JP 2008170576A JP 2010010569 A JP2010010569 A JP 2010010569A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
support portion
sealing resin
case material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008170576A
Other languages
English (en)
Inventor
Hideshi Saito
秀史 西塔
Takashi Shibazaki
孝 柴崎
Yuki Inagaki
裕紀 稲垣
Akira Iwabuchi
明 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008170576A priority Critical patent/JP2010010569A/ja
Publication of JP2010010569A publication Critical patent/JP2010010569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂へのボイドの残留が抑制された回路装置およびその製造方法を提供する。
【解決手段】混成集積回路装置10は、導電パターン40およびトランジスタ36等(回路素子)から成る混成集積回路が上面に組み込まれた回路基板14と、額縁状の形状を有して回路基板14に当接することで混成集積回路が封止される空間を形成するケース材12と、ケース材12に囲まれる空間に充填されて混成集積回路を封止する封止樹脂22と、導電パターン40から成るパッドに固着されて外部に延在するリード18、20とを有する構成となっている。更に、ケース材12に設けられる支持部(第1支持部28および第2支持部30)の下面を傾斜面としている。
【選択図】図1

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の上面に構築された混成集積回路がケース材を用いて封止される回路装置およびその製造方法に関するものである。
図7を参照して、ケース材111が採用された構成集積回路装置100の構成を説明する。先ず、矩形の基板101の表面には、絶縁層102を介して導電パターン103が形成され、この導電パターン103の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子113が固着されている。そして、半導体素子113の上面に形成された電極は、金属細線114を経由して所望の導電パターン103と接続されている。また、リード104は、基板101の周辺部に形成された導電パターン103から成るパッドに接続され、外部端子として機能している。封止樹脂108は、基板101の表面に形成された電気回路を封止する機能を有する。
ケース材111は、略額縁形状を有して基板101の側面に当接しており、このことにより、基板101の上面に封止樹脂108を貯留するための空間が確保される。
上記構成の混成集積回路装置100の製造方法は次の通りである。先ず、上面が樹脂から成る絶縁層102により被覆された基板101の上面に、所定形状の導電パターン103を形成する。次に、半導体素子113等の回路素子を基板101の上面に載置して、所定の導電パターン103と半導体素子113とを電気的に接続する。同時に、パッド状に形成された導電パターン103にリード104を固着する。次に、ケース材111を取り付け、ケース材111により囲まれる空間に、液状又は半固形状の封止樹脂108を注入した後に加熱硬化することにより、半導体素子113や金属細線114を樹脂封止する。
また、ケース材111は、金型を用いた樹脂の射出成形により形成され、成形後の後収縮によるケース材111の反りを低減すること、及び封止樹脂108を注入した後の加熱硬化により発生する硬化収縮による、混成集積回路装置100全体の反りを低減するため、ケース材111の内壁を橋渡しするように支持部112が設けられている。ここでは、紙面に対して手前から紙面の裏に向かってケース材と一体の支持部112が設けられ、支持部112の下面および側面は封止樹脂108により被覆されている。
特開2007−036014号公報
しかしながら、上記した混成集積回路装置100では、封止樹脂108にボイド115が残留してしまう問題があった。具体的には、封止樹脂108は、液状又は半固形状で供給された後に硬化されることで充填されている。そして、ケース材111の内部に供給される液状の封止樹脂108の内部には、微細な気泡が含まれた状態となっている。この気泡には浮力が作用するので、大部分の気泡は封止樹脂108の内部を上方に向かって移動して外部に放出される。しかしながら、上記したようにケース材111には支持部112が設けられているので、気泡の一部分は支持部112の下面に接触してしまい、上昇が阻害され、封止樹脂108の内部に残留してしまう。硬化した結果、封止樹脂108にボイド115が残留してしまうと、封止樹脂108による封止の効果が低減してしまい、接続信頼性が低下する。
例えば、図7に示すように、半導体素子113の接続に用いられる金属細線114が、支持部112の下方に位置すると、金属細線114の一部がボイド115により囲まれることとなる。この様になると、使用状況下で、ヒートサイクルが混成集積回路装置100に作用した場合、金属細線114のボイド115に接触する部分と、封止樹脂108に接触する部分とで膨張量が異なる。結果的に、ヒートサイクルによる大きな熱ストレスが金属細線114に作用することとなり、金属細線114が断線してしまう問題が発生する。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、封止樹脂へのボイドの残留が抑制された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、回路基板の周囲を囲む側壁と、一方の側壁から他方の側壁に渡り内壁を連続させた支持部とを備え、前記回路基板の周辺部に当接することで前記回路素子が封止される空間を前記回路基板の上面に構成するケース材と、前記空間に充填されて前記回路基板の上面に形成された前記混成集積回路を封止する封止樹脂と、を備え、前記回路基板に面する前記ケース材の前記支持部の面を、前記回路基板の面に対して傾斜させることを特徴とする。
本発明の回路装置の製造方法は、回路素子および導電パターンから成る混成集積回路が組み込まれた回路基板を用意する工程と、額縁状に構成された4つの側壁と、対向する前記側壁の内壁を連続させる支持部とを備えたケース材の周辺部を前記回路基板に固着させることにより、前記回路素子が封止される空間を前記回路基板の上面に構成する工程と、液状または半固形状の封止樹脂を前記ケース材の空間に供給して固化させることで、前記混成集積回路を封止する工程と、を備え、前記封止する工程では、傾斜面である前記支持部の主面に沿って、前記封止樹脂に含まれるボイドが外部に放出されることを特徴とする。
本発明によれば、回路基板に面するケース材の支持部の主面を傾斜面としている。従って、封止樹脂に含まれるボイドは、傾斜面である支持部の主面に沿って外部に放出されるので、封止樹脂にボイドが残留することが抑制される。結果的に、封止樹脂による封止の効果が適正に発揮されて、回路基板の上面に構成された混成集積回路の接続信頼性が向上される。
図1から図3を参照して、回路装置の一例として混成集積回路装置10の構造を説明する。図1(A)は斜視図であり、図1(B)は図1(A)のB−B’線部の断面図である。
混成集積回路装置10は、導電パターン40およびトランジスタ36等(回路素子)から成る混成集積回路が上面に組み込まれた回路基板14と、額縁状の形状を有して回路基板14に当接することで混成集積回路が封止される空間を形成するケース材12と、ケース材12に囲まれる空間に充填されて混成集積回路を封止する封止樹脂22と、導電パターン40から成るパッドに固着されて外部に延在するリードとを有する構成となっている。更に本実施形態では、ケース材12に設けられる支持部(第1支持部28および第2支持部30)の下面を傾斜面としている。
本実施の形態では、回路基板14の上面に、導電パターン40および回路素子から成る所定の機能を有する混成集積回路が構成されている。具体的には、先ず、四角形形状(ここでは長方形)の回路基板14の上面は絶縁層38により被覆され、絶縁層38の上面に形成された導電パターン40の所定の箇所に、トランジスタ36や受動素子32等の回路素子が電気的に接続されている。更に、回路基板14の上面に形成された導電パターン40および回路素子は封止樹脂22により被覆されている。また、第1リード18および第2リード20は、装置に内蔵された混成集積回路と電気的に接続されて封止樹脂22から外部に導出し、入出力端子として機能している。
回路基板14は、アルミニウム(Al)や銅(Cu)等を主材料とする金属基板である。回路基板14としてアルミニウムより成る基板を採用した場合は、回路基板14の両主面は陽極酸化膜により被覆されても良い。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板14が構成されても良い。また、回路基板14は、絶縁層38を部分的に開口し、この露出した金属部分と導電パターン40が接続されることにより、固定電位(接地電位や電源電位)と接続される。一般にはアース接地される。
絶縁層38は、回路基板14の上面全域を覆うように形成されている。絶縁層38は、フィラーが充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層38の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層38および回路基板14を経由して良好に外部に放出することができる。
図1(B)を参照すると、回路基板14の下面には絶縁基板16が接触している。絶縁基板16は、回路基板14と同様に両主面に陽極酸化膜が形成されたアルミニウム基板から成り、回路基板14に接触する上面は樹脂から成る絶縁膜により被覆されている。そして、絶縁基板16は回路基板14より面積が大きく形成されており、回路基板14の側面と絶縁基板16の側面とは離間される。この様にすることで、金属材料が露出する回路基板14の側面が外部から離間され、回路基板14が実装されるシャーシーやヒートシンク等とショートすることが抑制される。
導電パターン40は厚みが40μm程度の銅等の金属から成り、所定の電気回路が形成されるように絶縁層38の表面に形成される。また、リード(第1リード18、第2リード20)が固着される部分に、導電パターン40からなるパッドが設けられる。更に、トランジスタ36の周囲にも多数個のパッドが形成され、このパッドとトランジスタ36とは金属細線42により接続される。ここでは単層の導電パターン40が図示されているが、絶縁層を介して積層された多層の導電パターン40が回路基板14の上面に形成されても良い。
導電パターン40に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン40に固着することができる。図1(B)を参照すると、回路基板14の上面には、回路素子としてトランジスタ36、LSI34、チップ素子32が配置されている。ここで、発熱量の多いパワー素子がトランジスタ36として採用された場合は、導電パターン40の上面に固着された金属片から成るヒートシンクの上面にトランジスタ36が載置されても良い。ここでは、ケース材12の第1支持部28の下方に、トランジスタ36を接続させる金属細線42が形成されている。
封止樹脂22は、ケース材12により囲まれる回路基板14の上面の空間に充填されている。封止樹脂22は、回路基板14の上面に形成された導電パターン40、トランジスタ36等の回路素子、リードおよびその接合箇所を封止している。封止樹脂22の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用される。更に、封止樹脂22には、熱伝導性の向上等を目的として、酸化シリコン等の粒状のフィラーが混入されても良い。更に、封止樹脂22は、第1支持部28および第2支持部30の下面および側面を被覆しており、これらの支持部の上面と封止樹脂22の上面とは同一平面上に位置していることが望ましいが、支持部下面を被覆していれば、封止樹脂22の上面は支持部の上面より1mm程度下方でも良い。
第1リード18および第2リード20は、回路基板14の対向する側辺に沿って、パッドに固着されており、混成集積回路装置10の入出力端子として機能している。これらのリードは、銅(Cu)、鉄(Fe)またはFe−Niの合金等などを主成分とした金属から成る。図では、各リードは上方に引き出されているが、リードは途中で直角に曲折されて側方に引き出されても良い。
図1(A)を参照して、額縁状の形状を呈するケース材12は、回路基板14の4つの側辺に対応して、4つの側壁を有する。具体的には、第1側壁12A、第2側壁12B、第3側壁12Cおよび第4側壁12Dから主にケース材12は構成されている。また、ケース材12の第3側壁12Cと第4側壁12Dとは、第1支持部28および第2支持部30により連続されている。更に、図1(B)を参照すると、第1側壁12Aおよび第2側壁12Bの内側の下端部には、回路基板14および絶縁基板16を収納するための段差部が設けられている。同様の段差部は、図1(A)に示す第3側壁12Cおよび第4側壁12Dにも設けられる。この様にケース材12の側壁に段差部を設けることにより、回路基板14および絶縁基板16をケース材12に収納し、ケース材12の下面と絶縁基板16の下面とを同一平面上に位置させることができる。また、回路基板14および絶縁基板16は、絶縁性接着材を介してケース材12に接着される。
更に、第1支持部28、第2支持部30の少なくとも下面は、回路基板14の上面に対して傾斜する傾斜面28Aとされている。この様に、第1支持部28および第2支持部30の下面を傾斜面とすることにより、第1支持部28および第2支持部30の下方にて封止樹脂22にボイドが残留することが抑制される。ここで「少なくとも下面は」としたが、この理由は以下による。つまり図1(B)の支持部は、下面が傾斜し、上面は、水平である。しかし全て同じ厚みにして、下面、上面も傾斜させてあっても、同等の効果があるからである。この事項の詳細は、図3を参照して後述する。
図2を参照して、次に、樹脂封止の為に用いられるケース材12の構成を説明する。ケース材12は、第1側壁12A、第2側壁12B、第3側壁12Cおよび第4側壁12Dから額縁状に構成されている。紙面上における各側壁の位置を説明すると、第1側壁12Aは下側に位置し、第2側壁12Bは上側に位置し、第3側壁12Cは左側に位置し、第4側壁12Dは右側に位置する。なお、ケース材12は、熱可塑性樹脂材料を射出成形して一体的に形成されたものである。また、第3側壁12Cおよび第4側壁12Dを部分的に貫通して貫通孔24が形成されている。この貫通孔24は、混成集積回路装置をヒートシンク等に取り付けるためのネジ締めの際に使用される。
本実施形態では、第3側壁12Cおよび第4側壁12Dの内壁を連続させるように、2つの支持部26(第1支持部28および第2支持部30)が設けられている。この支持部26は、樹脂を射出成形することによりケース材12を成形後の、後収縮により第3側壁12Cおよび第4側壁12Dが内側に変形を低減するため、及び図1の封止樹脂22を注入した後の加熱硬化により発生する硬化収縮による、回路装置10全体の反りを低減するために設けられている。即ち、射出成形樹脂の後収縮及び封止樹脂の硬化収縮により第3側壁12Cおよび第4側壁12Dを内側に反らす応力が作用しても、両側壁が支持部26により内側から支持されることにより、両側壁の反りが低減される。
ここでは、2本の平行する第1支持部28および第2支持部30が示されているが、支持部の個数は2本以外でも良く、1本でも良いし3本以上でも良い。また、図では、短手方向の側壁(第3側壁12Cと第4側壁12D)を接続する支持部26が設けられているが、長手方向の側壁(第1側壁12Aと第2側壁12B)を連続する支持部が設けられても良い。
図3を参照して、ケース材12に設けられる第1支持部28および第2支持部30の詳細を説明する。図3(A)−図3(D)は、第1支持部28および第2支持部30の各種形状を示す断面図である。
図3(A)を参照して、第1支持部28の下面は回路基板14の上面に対して傾斜する傾斜面28Aであり、第2支持部30の下面も傾斜面30Aとなっている。ここでは、傾斜面28Aおよび傾斜面30Aは、中心部よりも周辺部の方が上方に位置する傾斜面と成っている。傾斜面28A、30Aをこの様な形状とすることにより、液状の封止樹脂22を両支持部の間から塗布した場合、この封止樹脂22に含まれるボイドを好適に外部に放出させることができる。
ここで、傾斜面28Aおよび傾斜面30Aの断面の形状としては、直線形状以外の形状でも良く、下側に膨らむ曲線でも良いし、上方に膨らむ曲線でも良い。
図3(B)を参照すると、第1支持部28の傾斜面28Aおよび第2支持部30の傾斜面30Aは、同じ方向に傾斜する傾斜面と成っている。紙面上では、傾斜面28Aおよび傾斜面30Aとは、共に右上方に向かって傾斜している。
図3(C)を参照すると、傾斜面28Aおよび傾斜面30Aは、周辺部よりも中心部の方が上方に位置する傾斜面と成っている。
図3(D)を参照すると、第1支持部28および第2支持部30を部分的に溝状に除去してスリット44が設けられている。図2を参照して、このスリット44は、第1支持部28および第2支持部30に、連続して設けられても良いし、不連続に形成されても良い。この様に、第1支持部28および第2支持部30にスリット44を設けることにより、塗布された液状の封止樹脂22に含まれるボイドが、スリット44を経由して外部に放出されるので、ボイドの封止樹脂22への残留が更に抑制される。また、スリット44は、図3(B)および図3(C)に示す形状の両支持部に設けられても良い。
次に、図4から図6を参照して、上記した混成集積回路装置の製造方法を説明する。
図4を参照して、先ず、回路基板14の上面に導電パターン40および回路素子から成る混成集積回路を形成する。回路基板14は、上述したようにアルミニウム等の金属を主材料とした大判の金属基板を、所定の大きさの四角形状に分離して形成される。金属基板を回路基板14に分離する方法としては、打ち抜き金型を使用したパンチング加工、ダイシング、曲折加工等が考えられる。また、回路基板14として、樹脂製の基板やセラミック等の無機物から成る絶縁基板を採用することも可能である。
ここでは、回路基板14としてアルミニウムから成る基板が採用され、回路基板14の上面は樹脂を主成分とする絶縁層38により被覆されており、この絶縁層38の上面に所定形状の導電パターン40が形成される。導電パターン40の形成は、所望の厚さの銅などから成る導電箔を、選択的エッチング加工によりパターニングすることで得られる。
導電パターン40の所定の箇所には、トランジスタ36、LSI34、チップ素子32から成る回路素子が固着されている。トランジスタ36は導電性または絶縁性の接着剤を介して、その裏面がランド状の導電パターン40の上面に固着され、上面の電極が金属細線42を経由してパッド形状の導電パターン40と接続される。更に、チップ素子32は両端の電極が半田等の導電性接着剤を介して、パッド形状の導電パターン40に固着される。また、導電パターン40から成るパッドの上面には、第1リード18および第2リード20が固着される。ここで、第1リード18および第2リード20の固着は、後述するケース材12と回路基板14との接着が終了した後に行われても良い。
上記した回路素子およびリードの固着は、導電パターン40の所定の位置に半田クリームを塗布して、各種部品(回路素子およびリード)を半田クリームの上面に載置した後に、この半田クリームを溶融させることで行われる。この様な実装方法はリフロー工程と称されている。
図5を参照して、次に、回路基板14にケース材12を接着する。図5(A)は本工程を示す断面図であり、図5(B)はケース材12を部分的に拡大して示す平面図である。
図5(A)を参照して、本工程では、所定の箇所に接着剤が塗布されたケース材12を、上方から回路基板14に嵌合させて接着する。ケース材12の構成は、図2を参照して説明したとおりである。ケース材12の側壁の下端には、内側を窪ませた段差が設けられており、この段差の側面および底面が、回路基板14の側面および上面に当接される。
ここでは、ケース材12には、回路基板14と共に絶縁基板16が嵌合される。絶縁基板16は、上面が絶縁層により被覆されたアルミニウムから成る基板であり、回路基板14よりも広く形成されている。この様に回路基板14の下面を絶縁基板16により被覆することで、回路基板14の耐圧性が向上される。
図5(B)に、本工程が終了した状態のケース材12の斜視図を示す。ケース材12に回路基板14を嵌合させることにより、回路基板14の上面に構成された混成集積回路装置は、ケース材12の側壁により囲まれる空間に収納される。更に、回路基板14の上面に固着された第1リード18および第2リード20は、ケース材12から上方に突出している。
図6を参照して、次に、ケース材12により囲まれる回路基板14の上面の空間に封止樹脂22を供給して硬化し、回路基板14の上面に形成された混成集積回路を樹脂封止する。図6(A)は本工程を示す断面図であり、図6(B)は第1支持部28が形成された部分を拡大した断面図である。
図6(A)を参照して、先ず、本工程では、液状または半固形状の封止樹脂22を、ノズル46から回路基板14の上面に供給する。封止樹脂22は、エポキシ樹脂等の熱硬化性樹脂またはアクリル樹脂等の熱可塑性樹脂であり、熱抵抗を低減させるためにアルミナ等の粒状のフィラーが混入されている。
封止樹脂22は、第1支持部28と第2支持部30との間の上方に位置するノズル46から、回路基板14の上面に供給される。ノズル46から供給された封止樹脂22は、中央部から周辺部に徐々に移動し、最終的にはケース材12に囲まれる空間は封止樹脂22により満たされる。従って、回路基板14の上面、トランジスタ36やLSI34等の回路素子、金属細線42が樹脂封止される。更に、第1リード18および第2リード20と、導電パターン40のパッドとの接続部も、封止樹脂22により被覆される。封止樹脂22が熱硬化性樹脂の場合は、供給された封止樹脂22を加熱硬化させる。
図6(B)を参照して、ノズル46から供給される半固形状の封止樹脂22には、微細なボイド48が混入されている。このボイド48は、複数の樹脂を混同して封止樹脂22を製造する工程や、ノズル46から封止樹脂22を塗布する工程にて、封止樹脂22に不可避的に混入する。一般的には、封止樹脂22を回路基板14の上面に供給すると、浮力が作用することにより、ボイド48は封止樹脂22の内部から外部に放出される。しかしながら、本形態では、ケース材12に第1支持部28および第2支持部30を設けているので、これらの支持部により上昇が阻害されたボイド48が封止樹脂22の内部に残留する恐れがある。
本実施の形態では、ボイド48の残留を軽減するために、第1支持部28の下面を、回路基板14の上面に対して傾斜する傾斜面28Aとしている。このようにすることで、封止樹脂22に含まれるボイド48が上昇して第1支持部28に接触しても、ボイド48は傾斜面28Aに沿って斜め上方に移動し、最終的には封止樹脂22から外部に放出される。図6(B)では、傾斜面28Aに反ってボイド48が移動する方向を矢印にて示している。この現象は、第2支持部30に設けられる傾斜面30Aに関しても同様である。
従って、第1支持部28の下方に、ヒートシンクに載置されたトランジスタ36を接続させる金属細線42が位置しても、残留したボイド48が金属細線42に接触してしまうことがないので、ボイド48に起因した金属細線42の断線が防止されている。
更に、図6(A)を参照すると、第1支持部28および第2支持部30に設けられる傾斜面は、中央部側よりも周辺部側の方が上方に位置する傾斜面と成っている。具体的には、第1支持部28の傾斜面28Aは、中央部側である右側よりも、周辺部側である左側の方が上方に位置するように傾斜している。また、第2支持部30の傾斜面30Aは、中央部側である左側よりも、周辺部側である右側の方が上方に位置している。両傾斜部の傾斜面をこの様にすることで、回路基板14の中央部付近にノズル46から封止樹脂22を供給すると、封止樹脂22が中央部から周辺部に向かって流動し、この流動と共に傾斜面(傾斜面28A、30A)に沿ってボイド48が良好に外部に放出される。このことにより、ボイド48をより積極的に外部に放出させることができる。
ここで、両支持部に設けられる傾斜面の形状として、図3(B)−図3(D)に示す形状が採用されても良い。
上記工程が終了した後は、機種名等を封止樹脂22の上面にレーザー照射により印刷する工程、第1リード18および第2リード20が所定形状となるように折り曲げ加工を行う工程、混成集積回路をテストする工程、等を経て図1に構成を示す混成集積回路装置10が製造される。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置を示す斜視図である。 本発明の回路装置を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は斜視図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は拡大された断面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
10 回路装置
12 ケース材
12A 第1側壁
12B 第2側壁
12C 第3側壁
12D 第4側壁
14 回路基板
16 絶縁基板
18 第1リード
20 第2リード
22 封止樹脂
24 貫通孔
26 支持部
28 第1支持部
28A 傾斜面
30 第2支持部
30A 傾斜面
32 チップ素子
34 LSI
36 トランジスタ
38 絶縁層
40 導電パターン
42 金属細線
44 スリット
46 ノズル
48 ボイド

Claims (4)

  1. 導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、
    回路基板の周囲を囲む側壁と、一方の側壁から他方の側壁に渡り内壁を連続させた支持部とを備え、前記回路基板の周辺部に当接することで前記回路素子が封止される空間を前記回路基板の上面に構成するケース材と、
    前記空間に充填されて前記回路基板の上面に形成された前記混成集積回路を封止する封止樹脂と、を備え、
    前記回路基板に面する前記ケース材の前記支持部の面を、前記回路基板の面に対して傾斜させることを特徴とする回路装置。
  2. 前記支持部は、4つの側壁から成る前記ケース材の中央よりも一方側に配置された第1支持部と、他方側に配置された第2支持部とを備え、
    前記回路基板に面する前記第1支持部および前記第2支持部の主面は、中央部側よりも周辺部側の方が前記回路基板から離間する傾斜面であることを特徴とする請求項1記載の回路装置。
  3. 回路素子および導電パターンから成る混成集積回路が組み込まれた回路基板を用意する工程と、
    額縁状に構成された4つの側壁と、対向する前記側壁の内壁を連続させる支持部とを備えたケース材の周辺部を前記回路基板に固着させることにより、前記回路素子が封止される空間を前記回路基板の上面に構成する工程と、
    液状または半固形状の封止樹脂を前記ケース材の空間に供給して固化させることで、前記混成集積回路を封止する工程と、を備え、
    前記封止する工程では、傾斜面である前記支持部の主面に沿って、前記封止樹脂に含まれるボイドが外部に放出されることを特徴とする回路装置の製造方法。
  4. 前記ケース材には2つの前記支持部が設けられ、
    前記封止する工程では、前記支持部どうしの間から前記封止樹脂を供給することにより、周囲に向かって広がる前記封止樹脂に含まれる前記ボイドを、前記支持部の前記主面に沿って外部に逃がすことを特徴とする請求項3記載の回路装置の製造方法。
JP2008170576A 2008-06-30 2008-06-30 回路装置およびその製造方法 Pending JP2010010569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170576A JP2010010569A (ja) 2008-06-30 2008-06-30 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170576A JP2010010569A (ja) 2008-06-30 2008-06-30 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010010569A true JP2010010569A (ja) 2010-01-14

Family

ID=41590670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170576A Pending JP2010010569A (ja) 2008-06-30 2008-06-30 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010010569A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067138B1 (ko) 2010-02-03 2011-09-22 삼성전기주식회사 파워 모듈 및 그 제조방법
JP2018157146A (ja) * 2017-03-21 2018-10-04 住友電気工業株式会社 半導体モジュール
WO2021140962A1 (ja) * 2020-01-08 2021-07-15 三菱電機株式会社 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124250A (en) * 1979-03-20 1980-09-25 Fuji Electric Co Ltd Resin sealed semiconductor device
JPH0662331U (ja) * 1993-02-02 1994-09-02 オムロン株式会社 感振器
JPH07135273A (ja) * 1993-11-11 1995-05-23 Sanyo Electric Co Ltd 混成集積回路装置
JP2000252416A (ja) * 1999-03-01 2000-09-14 Mitsubishi Electric Corp 電力半導体装置
JP2000311970A (ja) * 1999-02-25 2000-11-07 Toyota Motor Corp 半導体装置およびその製造方法
JP2002057250A (ja) * 2000-08-10 2002-02-22 Denso Corp 半導体装置
JP2003152136A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124250A (en) * 1979-03-20 1980-09-25 Fuji Electric Co Ltd Resin sealed semiconductor device
JPH0662331U (ja) * 1993-02-02 1994-09-02 オムロン株式会社 感振器
JPH07135273A (ja) * 1993-11-11 1995-05-23 Sanyo Electric Co Ltd 混成集積回路装置
JP2000311970A (ja) * 1999-02-25 2000-11-07 Toyota Motor Corp 半導体装置およびその製造方法
JP2000252416A (ja) * 1999-03-01 2000-09-14 Mitsubishi Electric Corp 電力半導体装置
JP2002057250A (ja) * 2000-08-10 2002-02-22 Denso Corp 半導体装置
JP2003152136A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067138B1 (ko) 2010-02-03 2011-09-22 삼성전기주식회사 파워 모듈 및 그 제조방법
JP2018157146A (ja) * 2017-03-21 2018-10-04 住友電気工業株式会社 半導体モジュール
WO2021140962A1 (ja) * 2020-01-08 2021-07-15 三菱電機株式会社 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置
JPWO2021140962A1 (ja) * 2020-01-08 2021-07-15

Similar Documents

Publication Publication Date Title
JP5096094B2 (ja) 回路装置
JP4785139B2 (ja) 回路装置およびその製造方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP4845090B2 (ja) 回路装置の製造方法
US20110068445A1 (en) Chip package and process thereof
JP5285347B2 (ja) 回路装置
JP5341339B2 (ja) 回路装置
JP2010010569A (ja) 回路装置およびその製造方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP2008300500A (ja) 半導体装置およびその製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2019091922A (ja) 半導体装置
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP5536975B2 (ja) 回路装置およびその製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2010109255A (ja) 半導体装置
JP4942452B2 (ja) 回路装置
JP2008187144A (ja) 回路装置およびその製造方法
JP6869602B2 (ja) 半導体装置
JP2007134585A (ja) 半導体装置及びその製造方法
JP2010010568A (ja) 回路装置
CN112701050B (zh) 一种内嵌元件的封装方法及封装结构
KR101095527B1 (ko) 리드 프레임 및 그 제조 방법
JP4840305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121128