JP6869602B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6869602B2 JP6869602B2 JP2016190177A JP2016190177A JP6869602B2 JP 6869602 B2 JP6869602 B2 JP 6869602B2 JP 2016190177 A JP2016190177 A JP 2016190177A JP 2016190177 A JP2016190177 A JP 2016190177A JP 6869602 B2 JP6869602 B2 JP 6869602B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- side wall
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
ダイパッド上に載置された半導体チップと、前記ダイパッドの周囲に設けられたリードと、前記リードのリードインナー部と前記半導体チップを電気的に接続するボンディングワイヤと、前記半導体チップおよび前記ダイパッドと前記ボンディングワイヤとを被覆する封止樹脂と、からなる半導体装置であって、前記ダイパッドの裏面は前記封止樹脂から露出し、前記裏面と反対側の前記ダイパッドの中央部上面には凹部が設けられ、前記凹部内に前記半導体チップが載置されていることを特徴とする半導体装置とした。
図1は、本発明の実施例である半導体装置の断面図である。樹脂封止型の半導体装置16は、半導体チップ4と、半導体チップ4を固定するダイパッド2と、ダイパッド2の周辺から外側に延在されたリード5とを備えている。半導体チップ4は、例えば、半導体基板と、半導体基板上に設けられた配線層などで構成されるものであり、ダイパッド2に接着剤3にて接着固定されている。ダイパッド2及びリード部5は、導電性を有するものであり、例えば、Fe−Ni合金やCu合金等の金属で形成されている。リードインナー部5aが導電性を有するボンディングワイヤ6を介して半導体チップ4上のパッドと電気的に接続されている。なお、ボンディングワイヤ6には、金線や銅線が用いられる。半導体チップ4とボンディングワイヤ6とリードインナー部5aとダイパッド2の上面及び側面は封止樹脂8によって覆われている。一方、ダイパッド2の底面2aは封止樹脂8により覆われてなく、外部へ露出している。
ダイパッド2の凹部に載置された半導体チップ4は、ボンディングワイヤ6を介してリード5と電気的に接続された状態で上下の金型11、12に収納される。その後、上下金型11、12で形成されるキャビティ(符号8で示した領域)にゲート9から樹脂8が充填(左から右への矢印で図示)されるが、その際、下方向の圧力(下矢印で図示)によってダイパッド2が下金型11の上面に押し付けられることになる。これはキャビティ内での封止樹脂8の流動抵抗が増大するためである。ダイパッド2が下金型11に強く押し付けられることで、その間に封止樹脂が入り込みにくくなり、フラッシュバリの発生が抑制されることになる。
尚、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1a 側壁突出部
2 ダイパッド
2a ダイパッド底面
3 接着剤
4 半導体チップ
4a 半導体チップ底面
5 リード
5a リードインナー部
6 ボンディングワイヤ
7 樹脂流入溝
8 封止樹脂
9 ゲート
10 フラッシュバリ
11 下金型
12 上金型
15 側壁高さ(凹部深さ)
16 半導体装置
20 凹部
S1 リードフレーム成形工程
S2 ダイボンド工程
S3 ワイヤボンド工程
S4 組立検査工程
S5 樹脂封止工程
S6 樹脂バリ取り工程
S7 リードメッキ工程
S8 リード切断工程
Claims (4)
- 表面に凹部を有するダイパッドと、
前記凹部内に載置された半導体チップと、
前記ダイパッドの周囲に設けられたリードと、
前記リードのリードインナー部と前記半導体チップを電気的に接続するボンディングワ
イヤと、
前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを被覆している封止
樹脂と、を備え、
前記ダイパッドの裏面は前記封止樹脂から露出し、
前記ダイパッドの側壁の外方側面に側壁突出部が設けられ、
前記側壁突出部の上面は前記側壁の上面と同じ高さであって、前記側壁突出部の底面は前記凹部の底面と同じ高さであることを特徴とする半導体装置。 - 表面に凹部を有するダイパッドと、
前記凹部内に載置された半導体チップと、
前記ダイパッドの周囲に設けられたリードと、
前記リードのリードインナー部と前記半導体チップを電気的に接続するボンディングワ
イヤと、
前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを被覆している封止
樹脂と、を備え、
前記ダイパッドの裏面は前記封止樹脂から露出し、
前記ダイパッドの側壁の外方側面に側壁突出部が設けられ、
前記側壁突出部が絶縁体であることを特徴とする半導体装置。 - 前記凹部の深さが前記半導体チップの厚さよりも深いことを特徴とする請求項1または請求項2記載の半導体装置。
- 前記ダイパッドの外周上面の一部に樹脂流入溝が設けられていることを特徴とする請求
項1乃至3のいずれか1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190177A JP6869602B2 (ja) | 2016-09-28 | 2016-09-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190177A JP6869602B2 (ja) | 2016-09-28 | 2016-09-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056309A JP2018056309A (ja) | 2018-04-05 |
JP6869602B2 true JP6869602B2 (ja) | 2021-05-12 |
Family
ID=61833105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016190177A Active JP6869602B2 (ja) | 2016-09-28 | 2016-09-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6869602B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022138200A1 (ja) * | 2020-12-23 | 2022-06-30 | 三菱電機株式会社 | パワー半導体装置およびその製造方法ならびに電力変換装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529529A (ja) * | 1991-07-24 | 1993-02-05 | Matsushita Electron Corp | 樹脂封止型半導体装置 |
JP2001135767A (ja) * | 1999-11-01 | 2001-05-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2010109253A (ja) * | 2008-10-31 | 2010-05-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
CN102208391A (zh) * | 2010-03-31 | 2011-10-05 | 飞思卡尔半导体公司 | 具有凹陷的单元片接合区域的引线框 |
JP5420737B2 (ja) * | 2012-09-21 | 2014-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2015185619A (ja) * | 2014-03-20 | 2015-10-22 | 日立マクセル株式会社 | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 |
-
2016
- 2016-09-28 JP JP2016190177A patent/JP6869602B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056309A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6150938B2 (ja) | 半導体装置 | |
JP4785139B2 (ja) | 回路装置およびその製造方法 | |
US9859197B2 (en) | Integrated circuit package fabrication | |
TWI654729B (zh) | 半導體裝置及其製造方法 | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP6345342B2 (ja) | 半導体装置 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
JP6266168B2 (ja) | 半導体装置 | |
CN108109927B (zh) | 半导体器件及其制造方法 | |
JP2000058711A (ja) | Cspのbga構造を備えた半導体パッケージ | |
TW201539695A (zh) | 半導體裝置及其製造方法 | |
JP4845090B2 (ja) | 回路装置の製造方法 | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI533419B (zh) | 封裝結構及其製造方法 | |
JP2010087129A (ja) | 回路装置およびその製造方法 | |
JP6869602B2 (ja) | 半導体装置 | |
JP2009164240A (ja) | 半導体装置 | |
JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
JP5880331B2 (ja) | 半導体装置 | |
JP6434269B2 (ja) | 半導体装置 | |
JP2010010568A (ja) | 回路装置 | |
JP2008060160A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2018056308A (ja) | 半導体装置及びその製造方法 | |
JP2019110278A (ja) | 半導体装置 | |
JP2004127962A (ja) | 半導体装置の樹脂封止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6869602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |