JP2008060160A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008060160A JP2008060160A JP2006232524A JP2006232524A JP2008060160A JP 2008060160 A JP2008060160 A JP 2008060160A JP 2006232524 A JP2006232524 A JP 2006232524A JP 2006232524 A JP2006232524 A JP 2006232524A JP 2008060160 A JP2008060160 A JP 2008060160A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- wiring board
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】半導体チップ30が実装され、一端側に樹脂を流入させるためのモールドゲート部MGが設けられて、その上に金属パターン層20が露出して設けられた配線基板10を用意し、配線基板10にモールド型50を設置して半導体チップ30の周りにキャビティCを設け、モールドゲート部MG上に樹脂流入部Rを設ける。さらに、樹脂流入部Rを通して樹脂をキャビティC内に充填して半導体チップ30を封止するモールド樹脂60を形成した後に、モールドゲート部MG上に形成されたゲート樹脂部62を折り取ることによって金属パターン層20から選択的に除去する。
【選択図】図10
Description
Claims (8)
- 実装領域に半導体チップが実装され、一端側に樹脂を前記半導体チップの周りに流入させるためのモールドゲート部が設けられた配線基板であって、前記モールドゲート部に抜きパターンを内部にもつ金属パターン層が露出して設けられた前記配線基板を用意する工程と、
前記配線基板にモールド型を設置することにより、前記半導体チップの周りにキャビティを設けると共に、モールドゲート部の前記金属パターン層の上に前記キャビティに繋がる樹脂流入部を設ける工程と、
前記モールドゲート部上の前記樹脂流入部を通して前記樹脂を前記キャビティ内に充填して前記半導体チップを封止するモールド樹脂を形成する工程と、
前記樹脂流入部に形成されたゲート樹脂部を前記金属パターン層に対して選択的に除去する工程とを有することを特徴とする樹脂封止型半導体装置の製造方法。 - 前記配線基板を用意する工程において、前記金属パターン層は、最上に金層を備えていることを特徴とする請求項1に記載の樹脂封止型半導体装置の製造方法。
- 前記配線基板を用意する工程において、前記金属パターン層は、複数の島状パターンが連結部によって相互に繋がって構成されることを特徴とする請求項1に記載の樹脂封止型半導体装置の製造方法。
- 前記配線基板を用意する工程において、前記金属パターン層の抜きパターンを含む全体の配置面積を100%とするとき、前記抜きパターンのトータル面積は5乃至20%であることを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。
- 前記配線基板を用意する工程において、
前記配線基板には、前記モールドゲート部及び該配線基板の配線層の接続部の上に開口部が設けられたソルダレジストが形成されており、
前記半導体チップは前記ソルダレジストの上に実装され、前記配線層の前記接続部にワイヤで接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。 - 前記配線基板にモールド型を設置する工程において、前記モールド型は、前記配線基板の下に配置される下型と、前記配線基板及び前記半導体チップの上側に配置されて前記キャビティ及び前記樹脂流入部を構成する上型とによって構成され、
前記ゲート樹脂部を除去する工程において、前記ゲート樹脂部を折り取って前記モールド樹脂から分離することを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。 - 前記配線基板を用意する工程において、前記配線基板には複数の前記実装領域に複数の前記半導体チップがそれぞれ実装されており、
前記ゲート樹脂部を除去する工程の後に、
前記モールドゲート部が分離された状態で個々の半導体装置が得られるように前記配線基板を切断する工程をさらに有することを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。 - 前記配線基板を用意する工程において、前記配線層は前記配線基板のスルーホールを介して相互接続された状態で前記配線基板の両面側に設けられており、
前記配線基板を切断する工程の前又は後に、前記配線基板の前記半導体チップと反対面側の前記配線層に接続される外部接続端子を設ける工程をさらに有することを特徴とする請求項7に記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006232524A JP5037071B2 (ja) | 2006-08-29 | 2006-08-29 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006232524A JP5037071B2 (ja) | 2006-08-29 | 2006-08-29 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060160A true JP2008060160A (ja) | 2008-03-13 |
JP5037071B2 JP5037071B2 (ja) | 2012-09-26 |
Family
ID=39242586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006232524A Active JP5037071B2 (ja) | 2006-08-29 | 2006-08-29 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5037071B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054930A (ja) * | 2009-08-31 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板のストリップ及びパネル |
CN112820699A (zh) * | 2019-11-15 | 2021-05-18 | 商升特公司 | 半导体器件及形成用于预成型基底的脱模结构的方法 |
CN113690148A (zh) * | 2021-08-31 | 2021-11-23 | 青岛歌尔微电子研究院有限公司 | 一种塑封方法和封装模组 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936155A (ja) * | 1995-07-18 | 1997-02-07 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11297921A (ja) * | 1998-04-14 | 1999-10-29 | Mitsubishi Electric Corp | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
JPH11354559A (ja) * | 1998-05-27 | 1999-12-24 | Anam Semiconductor Inc | ボールグリッドアレイ半導体パッケージのモールディ ング方法 |
JP2002190488A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
-
2006
- 2006-08-29 JP JP2006232524A patent/JP5037071B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936155A (ja) * | 1995-07-18 | 1997-02-07 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11297921A (ja) * | 1998-04-14 | 1999-10-29 | Mitsubishi Electric Corp | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
JPH11354559A (ja) * | 1998-05-27 | 1999-12-24 | Anam Semiconductor Inc | ボールグリッドアレイ半導体パッケージのモールディ ング方法 |
JP2002190488A (ja) * | 2000-12-20 | 2002-07-05 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054930A (ja) * | 2009-08-31 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板のストリップ及びパネル |
CN112820699A (zh) * | 2019-11-15 | 2021-05-18 | 商升特公司 | 半导体器件及形成用于预成型基底的脱模结构的方法 |
CN112820699B (zh) * | 2019-11-15 | 2023-07-25 | 商升特公司 | 半导体器件及形成用于预成型基底的脱模结构的方法 |
TWI815048B (zh) * | 2019-11-15 | 2023-09-11 | 美商先科公司 | 半導體裝置和形成用於預模製基板的模具剝離結構的方法 |
CN113690148A (zh) * | 2021-08-31 | 2021-11-23 | 青岛歌尔微电子研究院有限公司 | 一种塑封方法和封装模组 |
Also Published As
Publication number | Publication date |
---|---|
JP5037071B2 (ja) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635671A (en) | Mold runner removal from a substrate-based packaged electronic device | |
JP3155741B2 (ja) | Cspのbga構造を備えた半導体パッケージ | |
CN103367300B (zh) | 引线框、半导体装置以及引线框的制造方法 | |
US9859197B2 (en) | Integrated circuit package fabrication | |
US7141868B2 (en) | Flash preventing substrate and method for fabricating the same | |
JP5876669B2 (ja) | 半導体装置 | |
JP2007287922A (ja) | 積層型半導体装置及びその製造方法 | |
TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
TW201126618A (en) | Method and system for manufacturing an IC package | |
JP2015060917A (ja) | 半導体装置およびその製造方法 | |
TWI506753B (zh) | 無芯層封裝結構及其製造方法 | |
JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
JP3893301B2 (ja) | 半導体装置の製造方法および半導体モジュールの製造方法 | |
JP5037071B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
JP7391694B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
US9698027B2 (en) | Method of fabricating integrated circuits having a recessed molding package and corresponding package | |
JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
CN101425499A (zh) | 具有粘附层的印刷电路板和利用其的半导体封装 | |
JPH10247715A (ja) | 半導体装置及びその製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
JP2008235615A (ja) | 配線基板、それを用いた半導体装置およびその製造方法 | |
JP6210533B2 (ja) | プリント基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5037071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |