JP2007287922A - 積層型半導体装置及びその製造方法 - Google Patents
積層型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007287922A JP2007287922A JP2006113529A JP2006113529A JP2007287922A JP 2007287922 A JP2007287922 A JP 2007287922A JP 2006113529 A JP2006113529 A JP 2006113529A JP 2006113529 A JP2006113529 A JP 2006113529A JP 2007287922 A JP2007287922 A JP 2007287922A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- semiconductor chip
- sealing body
- product forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】配線基板と、配線基板の第1の面に搭載されかつ電極が接続手段を介して配線に電気的に接続される少なくとも一つの半導体チップと、半導体チップ及び接続手段を覆う絶縁性樹脂からなる封止体と、配線基板の第2の面の配線に重ねて形成される複数の電極とを有する二つの半導体装置を2段に積層してなる積層型半導体装置であって、下段の半導体装置にあっては、配線基板の第1の面の配線に一部が接続され、他の一部が封止体の表面に露出する連結用配線を複数有し、上段の半導体装置にあっては、各電極は下段の半導体装置の各連結用配線の露出する他の一部に重なって電気的に接続されている。前記連結用配線は配線基板の第1の面から封止体の側面及び上面にまで延在し、かつ封止体から外れた配線基板の配線に電気的に接続されている。
【選択図】図2
Description
本発明の他の目的は、小型の積層型半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続される配線基板と、
前記配線基板の前記第1の面に搭載されかつ電極が接続手段を介して前記配線基板の前記配線に電気的に接続される少なくとも一つの半導体チップと、
前記配線基板の前記第1の面に形成されかつ前記半導体チップ及び前記接続手段を覆う絶縁性樹脂からなる封止体と、
前記配線基板の前記第2の面の前記配線に重ねて形成される複数の電極とを有する二つの半導体装置を2段に積層してなる積層型半導体装置であって、
下段の前記半導体装置にあっては、
前記封止体は前記配線基板の一部に形成されて上面と前記上面に連なり前記第1の面に至る側面とを有する構造となり、
前記配線基板の前記第1の面の前記配線の一部は前記封止体から外れて露出し、
前記配線基板の前記第1の面から前記封止体の前記側面及び前記上面まで延在し、かつ前記封止体から外れて露出した前記配線に電気的に接続される連結用配線を複数有し、
上段の前記半導体装置にあっては、
前記各電極は前記下段の半導体装置の前記上面に位置する前記各連結用配線部分に重なって電気的に接続されていることを特徴とする。
また、前記下段の半導体装置にあっては、第1の半導体チップが前記配線基板の前記第1の面に搭載され、第2の半導体チップが前記第1の半導体チップに絶縁性接着剤を介して搭載されている。
二つの半導体装置を2段に積層して積層型半導体装置を製造する方法であって、
下段の前記半導体装置は、
(a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は端子形成パッドを複数有する配線母基板を準備する工程、
(c)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記各接続パッドに電気的に接続する工程、
(d)前記配線母基板の前記各製品形成部の前記第1の面に、前記第1の面の前記配線の一部を露出させたままとし、前記半導体チップ及び前記接続手段を覆い、上面と前記上面に連なり前記製品形成部の前記第1の面に至る側面とを有する絶縁性の樹脂からなる封止体を形成する工程、
(e)前記配線母基板の前記各製品形成部の前記第1の面上から前記封止体の前記側面及び前記上面上まで延在し、かつ前記封止体から外れて露出した前記配線の一部に電気的に接続される連結用配線を複数形成する工程、
(f)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(g)前記配線母基板を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
上段の前記半導体装置は、
(h)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(i)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は前記下段の半導体装置の前記封止体の前記上面上の前記連結用配線部分に対応するように設けられた端子形成パッドを複数有する配線母基板を準備する工程、
(j)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記接続パッドに電気的に接続する工程、
(k)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップ及び前記接続手段を覆う絶縁性の樹脂からなる封止体を形成する工程、
(l)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(m)前記配線母基板または前記配線母基板と前記封止体を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
(n)前記下段の半導体装置の前記封止体の前記上面に位置する前記各連結用配線部分上に、前記上段の半導体装置の前記外部電極端子を重ね、前記外部電極端子と前記連結用配線部分を接続させる工程、
によって、二つの半導体装置を2段に積層した積層型半導体装置を製造することを特徴とする。
(1)前記配線母基板の前記各製品形成部の前記第1の面上に、前記第1の面及び前記封止体の前記側面及び前記上面に密着して重なるように屈曲し、かつ前記連結用配線に対応するスリットが設けられた一枚のマスクを重ねる工程と、
(2)前記配線母基板の前記各製品形成部の前記第1の面全域上に、金属粒子を含むインクを均一の厚さに塗布する工程と、
(3)前記配線母基板から前記マスクの前記スリットに充填された前記インクの形状を損なうことのないように前記マスクを取り外す工程と、
(4)前記配線母基板及び前記封止体に残留した前記インクを硬化処理する工程と、
によって、前記連結用配線を形成する。
このような半導体装置は、
前記工程(d)の前記封止体の形成工程では、
前記樹脂が充填されるキャビティの壁面に前記連結用配線に対応する突条が設けられたモールド金型を用いて前記封止体を形成して、前記封止体の前記側面及び前記上面に選択的に溝を形成し、
前記工程(e)の連結用配線の形成工程では、
前記封止体の表面に設けられた溝に金属粒子を含むインクを充填し、
前記インクを硬化処理することによって、前記連結用配線を形成することを特徴とする。
二つの半導体装置を2段に積層して積層型半導体装置を製造する方法であって、
下段の前記半導体装置は、
(a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は端子形成パッドを複数有する配線母基板を準備する工程、
(c)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記各接続パッドに電気的に接続する工程、
(d)前記配線母基板の前記各製品形成部の前記第1の面に、前記第1の面の前記配線の一部を露出させたままとし、前記半導体チップ及び前記接続手段を覆い、上面と前記上面に連なり前記製品形成部の前記第1の面に至る側面とを有する絶縁性の樹脂からなる封止体を形成する工程、
(e)前記配線母基板の前記各製品形成部の前記第1の面上から前記封止体の前記側面及び前記上面上まで延在し、かつ前記封止体から外れて露出した前記配線の一部に電気的に接続される連結用配線を複数形成する工程、
(f)前記配線母基板の前記各製品形成部の前記第1の面において、前記封止体の側面から前記製品形成部の外周縁に至る部分に前記連結用配線部分を覆う絶縁性樹脂からなる保護層を形成する工程、
(g)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(h)前記配線母基板を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
上段の前記半導体装置は、
(i)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(j)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は前記下段の半導体装置の前記封止体の前記上面上の前記連結用配線部分に対応するように設けられた端子形成パッドを複数有する配線母基板を準備する工程、
(k)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記接続パッドに電気的に接続する工程、
(l)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップ及び前記接続手段を覆う絶縁性の樹脂からなる封止体を形成する工程、
(m)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(n)前記配線母基板または前記配線母基板と前記封止体を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
(o)前記下段の半導体装置の前記封止体の前記上面に位置する前記各連結用配線部分上に、前記上段の半導体装置の前記外部電極端子を重ね、前記外部電極端子と前記連結用配線部分を接続させる工程、
によって、二つの半導体装置を2段に積層した積層型半導体装置を製造することを特徴とする。
上記1の手段によれば、(a)下段の半導体装置においては、封止体を設けた配線基板の上面(第1の面)の一部の配線は封止体から外れて露出し、この露出した配線に電気的に接続される連結用配線が封止体の上面上にまで延在して位置している。そして、前記封止体の上面上の各連結用配線部分に、上段の半導体装置の下面(第2の面)の電極が電気的に接続される構造となっている。下段の半導体装置の封止体内に複数の半導体チップを重ねて搭載すると必然的に封止体の厚さ(高さ)が厚く(高く)なる。しかし、上段の半導体装置の電極の厚さ(高さ)は、下段の半導体装置の封止体の上面に設けた連結用配線部分に重ねて接続する構造であることから、下段の半導体装置の封止体の厚さに左右されることなく薄くできる。この結果、積層型半導体装置の薄型化が達成できる。上段の半導体装置の電極は、例えば、半田ボール等によって形成するバンプ電極であるが、この半田ボールも、200〜300μm直径程度にすることができるため、積層型半導体装置の薄型化が可能になる。
(1)下段の半導体装置10においては、封止体12を設けた配線基板11の上面(第1の面11a)の一部の配線15は封止体12から外れて露出し、この露出した配線15に電気的に接続される連結用配線31が封止体12の上面29上にまで延在して位置している。そして、封止体12の上面29上の各連結用配線部分(連結用接続パッド32)に、上段の半導体装置40の下面(配線基板41の第2の面41b)の電極(外部電極端子)43が電気的に接続される構造となっている。下段の半導体装置10の封止体12内に複数の半導体チップ(例えば、第1の半導体チップ20及び第2の半導体チップ26)を重ねて搭載すると必然的に封止体12の厚さ(高さ)が厚く(高く)なる。しかし、上段の半導体装置40の電極(外部電極端子)43の厚さ(高さ)は、下段の半導体装置10の封止体12の上面29に設けた連結用配線部分(連結用接続パッド32)に重ねて接続する構造であることから、下段の半導体装置10の封止体12の厚さに左右されることなく薄くできる。この結果、積層型半導体装置1の薄型化が達成できる。上段の半導体装置40の電極(外部電極端子)43は、例えば、半田ボール等によって形成するバンプ電極であるが、この半田ボールも、200〜300μm直径程度にすることができるため、積層型半導体装置1の薄型化が可能になる。
Claims (21)
- 第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続される配線基板と、
前記配線基板の前記第1の面に搭載されかつ電極が接続手段を介して前記配線基板の前記配線に電気的に接続される少なくとも一つの半導体チップと、
前記配線基板の前記第1の面に形成されかつ前記半導体チップ及び前記接続手段を覆う絶縁性樹脂からなる封止体と、
前記配線基板の前記第2の面の前記配線に重ねて形成される複数の電極とを有する二つの半導体装置を2段に積層してなる積層型半導体装置であって、
下段の前記半導体装置にあっては、
前記配線基板の前記第1の面の所定の前記配線に一部が接続され、他の一部が前記封止体の表面に露出する連結用配線を複数有し、
上段の前記半導体装置にあっては、
前記各電極は前記下段の半導体装置の前記各連結用配線の露出する前記他の一部に重なって電気的に接続されていることを特徴とする積層型半導体装置。 - 前記下段の半導体装置にあっては、第1の半導体チップが前記配線基板の前記第1の面に搭載され、第2の半導体チップが前記第1の半導体チップに絶縁性接着剤を介して搭載されていることを特徴とする請求項1に記載の積層型半導体装置。
- 第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続される配線基板と、
前記配線基板の前記第1の面に搭載されかつ電極が接続手段を介して前記配線基板の前記配線に電気的に接続される少なくとも一つの半導体チップと、
前記配線基板の前記第1の面に形成されかつ前記半導体チップ及び前記接続手段を覆う絶縁性樹脂からなる封止体と、
前記配線基板の前記第2の面の前記配線に重ねて形成される複数の電極とを有する二つの半導体装置を2段に積層してなる積層型半導体装置であって、
下段の前記半導体装置にあっては、
前記封止体は前記配線基板の一部に形成されて上面と前記上面に連なり前記第1の面に至る側面とを有する構造となり、
前記配線基板の前記第1の面の前記配線の一部は前記封止体から外れて露出し、
前記配線基板の前記第1の面から前記封止体の前記側面及び前記上面まで延在し、かつ前記封止体から外れて露出した前記配線に電気的に接続される連結用配線を複数有し、
上段の前記半導体装置にあっては、
前記各電極は前記下段の半導体装置の前記上面に位置する前記各連結用配線部分に重なって電気的に接続されていることを特徴とする積層型半導体装置。 - 前記連結用配線の前記封止体と重なる部分は、前記封止体の前記側面から前記上面に亘って設けられた溝内に形成されていることを特徴とする請求項3に記載の積層型半導体装置。
- 前記下段の半導体装置にあっては、第1の半導体チップが前記配線基板の前記第1の面に搭載され、第2の半導体チップが前記第1の半導体チップに絶縁性接着剤を介して搭載されていることを特徴とする請求項3に記載の積層型半導体装置。
- 第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続される配線基板と、
前記配線基板の前記第1の面に搭載されかつ電極が接続手段を介して前記配線基板の前記配線に電気的に接続される少なくとも一つの半導体チップと、
前記配線基板の前記第1の面に形成されかつ前記半導体チップ及び前記接続手段を覆う絶縁性樹脂からなる封止体と、
前記配線基板の前記第2の面の前記配線に重ねて形成される複数の電極とを有する二つの半導体装置を2段に積層してなる積層型半導体装置であって、
下段の前記半導体装置にあっては、
前記封止体は前記配線基板の一部に形成されて上面と前記上面に連なり前記第1の面に至る側面とを有する構造となり、
前記配線基板の前記第1の面の前記配線の一部は前記封止体から外れて露出し、
前記配線基板の前記第1の面から前記封止体の前記側面及び前記上面まで延在し、かつ前記封止体から外れて露出した前記配線に電気的に接続される連結用配線を複数有し、
前記封止体の側面から前記配線基板の外周縁に至る前記配線基板の前記第1の面側には前記連結用配線部分を覆う絶縁性樹脂からなる保護層が形成され、
上段の前記半導体装置にあっては、
前記各電極は前記下段の半導体装置の前記上面に位置する前記各連結用配線部分に重なって電気的に接続されていることを特徴とする積層型半導体装置。 - 前記連結用配線の前記封止体と重なる部分は、前記封止体の前記側面から前記上面に亘って設けられた溝内に形成されていることを特徴とする請求項6に記載の積層型半導体装置。
- 前記下段の半導体装置にあっては、第1の半導体チップが前記配線基板の前記第1の面に搭載され、第2の半導体チップが前記第1の半導体チップに絶縁性接着剤を介して搭載されていることを特徴とする請求項6に記載の積層型半導体装置。
- 二つの半導体装置を2段に積層して積層型半導体装置を製造する方法であって、
下段の前記半導体装置は、
(a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は端子形成パッドを複数有する配線母基板を準備する工程、
(c)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記各接続パッドに電気的に接続する工程、
(d)前記配線母基板の前記各製品形成部の前記第1の面に、前記第1の面の前記配線の一部を露出させたままとし、前記半導体チップ及び前記接続手段を覆い、上面と前記上面に連なり前記製品形成部の前記第1の面に至る側面とを有する絶縁性の樹脂からなる封止体を形成する工程、
(e)前記配線母基板の前記各製品形成部の前記第1の面上から前記封止体の前記側面及び前記上面上まで延在し、かつ前記封止体から外れて露出した前記配線の一部に電気的に接続される連結用配線を複数形成する工程、
(f)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(g)前記配線母基板を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
上段の前記半導体装置は、
(h)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(i)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は前記下段の半導体装置の前記封止体の前記上面上の前記連結用配線部分に対応するように設けられた端子形成パッドを複数有する配線母基板を準備する工程、
(j)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記接続パッドに電気的に接続する工程、
(k)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップ及び前記接続手段を覆う絶縁性の樹脂からなる封止体を形成する工程、
(l)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(m)前記配線母基板または前記配線母基板と前記封止体を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
(n)前記下段の半導体装置の前記封止体の前記上面に位置する前記各連結用配線部分上に、前記上段の半導体装置の前記外部電極端子を重ね、前記外部電極端子と前記連結用配線部分を接続させる工程、
によって、二つの半導体装置を2段に積層した積層型半導体装置を製造することを特徴とする積層型半導体装置の製造方法。 - 前記工程(e)の連結用配線の形成工程では、
(1)前記配線母基板の前記各製品形成部の前記第1の面上に、前記第1の面及び前記封止体の前記側面及び前記上面に密着して重なるように屈曲し、かつ前記連結用配線に対応するスリットが設けられた一枚のマスクを重ねる工程と、
(2)前記配線母基板の前記各製品形成部の前記第1の面全域上に、金属粒子を含むインクを均一の厚さに塗布する工程と、
(3)前記配線母基板から前記マスクの前記スリットに充填された前記インクの形状を損なうことのないように前記マスクを取り外す工程と、
(4)前記配線母基板及び前記封止体に残留した前記インクを硬化処理する工程と、
によって、前記連結用配線を形成することを特徴とする請求項9に記載の積層型半導体装置の製造方法。 - 前記工程(d)の前記封止体の形成工程では、
前記樹脂が充填されるキャビティの壁面に前記連結用配線に対応する突条が設けられたモールド金型を用いて前記封止体を形成して、前記封止体の前記側面及び前記上面に選択的に溝を形成し、
前記工程(e)の連結用配線の形成工程では、
前記封止体の表面に設けられた溝に金属粒子を含むインクを充填し、
前記インクを硬化処理することによって、前記連結用配線を形成することを特徴とする請求項9に記載の積層型半導体装置の製造方法。 - 前記工程(c)の前記半導体チップの搭載工程では、
(1)第1の面及びその反対面となる第2の面を有し前記第1の面にフリップ・チップ接続用の電極を有する第1の半導体チップと、第1の面及びその反対面となる第2の面を有し前記第1の面にワイヤ接続用の電極を有する第2の半導体チップを準備し、
(2)前記配線母基板の前記各製品形成部の前記接続パッドに前記電極を介して前記第1の半導体チップをフリップ・チップ接続し、
(3)前記第2の半導体チップを第2の面を介して前記第1の半導体チップの前記第2の面に絶縁性接着剤で接続し、
(4)前記第2の半導体チップの前記電極と前記第1の半導体チップから外れた位置にある前記接続パッドを導電性のワイヤで接続することを特徴とする請求項9に記載の積層型半導体装置の製造方法。 - 前記工程(c)の前記半導体チップの搭載工程では、
(1)第1の面及びその反対面となる第2の面を有し前記第1の面の周縁にワイヤ接続用の電極を有する第1の半導体チップと、第1の面及びその反対面となる第2の面を有し前記第1の面にワイヤ接続用の電極を有しかつ前記第1の半導体チップに重ねたとき前記第1の半導体チップの前記電極が露出する大きさである第2の半導体チップを準備し、
(2)前記配線母基板の前記各製品形成部の前記第1の面に前記第1の前記半導体チップを第2の面を介して絶縁性の接着剤で接続し、
(3)前記第1の半導体チップの前記電極を露出させる状態で前記第2の半導体チップを第2の面を介して前記第1の半導体チップ20の第1の面に絶縁性の接着剤で固定し、
(4)前記第1及び第2の半導体チップの前記各電極と前記各接続パッドを導電性のワイヤで接続することを特徴とする請求項9に記載の積層型半導体装置の製造方法。 - 二つの半導体装置を2段に積層して積層型半導体装置を製造する方法であって、
下段の前記半導体装置は、
(a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は端子形成パッドを複数有する配線母基板を準備する工程、
(c)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記各接続パッドに電気的に接続する工程、
(d)前記配線母基板の前記各製品形成部の前記第1の面に、前記第1の面の前記配線の一部を露出させたままとし、前記半導体チップ及び前記接続手段を覆い、上面と前記上面に連なり前記製品形成部の前記第1の面に至る側面とを有する絶縁性の樹脂からなる封止体を形成する工程、
(e)前記配線母基板の前記各製品形成部の前記第1の面上から前記封止体の前記側面及び前記上面上まで延在し、かつ前記封止体から外れて露出した前記配線の一部に電気的に接続される連結用配線を複数形成する工程、
(f)前記配線母基板の前記各製品形成部の前記第1の面において、前記封止体の側面から前記製品形成部の外周縁に至る部分に前記連結用配線部分を覆う絶縁性樹脂からなる保護層を形成する工程、
(g)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(h)前記配線母基板を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
上段の前記半導体装置は、
(i)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(j)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記各電極に接続手段を介して電気的に接続される各接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は前記下段の半導体装置の前記封止体の前記上面上の前記連結用配線部分に対応するように設けられた端子形成パッドを複数有する配線母基板を準備する工程、
(k)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップを搭載し、かつ前記半導体チップの前記各電極を接続手段を介して前記接続パッドに電気的に接続する工程、
(l)前記配線母基板の前記各製品形成部の前記第1の面に前記半導体チップ及び前記接続手段を覆う絶縁性の樹脂からなる封止体を形成する工程、
(m)前記配線母基板の前記各製品形成部の前記第2の面の前記端子形成パッドに外部電極端子を形成する工程、
(n)前記配線母基板または前記配線母基板と前記封止体を前記各製品形成部の境界線で切断して個片化する工程、
によって製造し、
(o)前記下段の半導体装置の前記封止体の前記上面に位置する前記各連結用配線部分上に、前記上段の半導体装置の前記外部電極端子を重ね、前記外部電極端子と前記連結用配線部分を接続させる工程、
によって、二つの半導体装置を2段に積層した積層型半導体装置を製造することを特徴とする積層型半導体装置の製造方法。 - 前記工程(e)の連結用配線の形成工程では、
(1)前記配線母基板の前記各製品形成部の前記第1の面上に、前記第1の面及び前記封止体の前記側面及び前記上面に密着して重なるように屈曲し、かつ前記連結用配線に対応するスリットが設けられた一枚のマスクを重ねる工程と、
(2)前記配線母基板の前記各製品形成部の前記第1の面全域上に、金属粒子を含むインクを均一の厚さに塗布する工程と、
(3)前記配線母基板から前記マスクの前記スリットに充填された前記インクの形状を損なうことのないように前記マスクを取り外す工程と、
(4)前記配線母基板及び前記封止体に残留した前記インクを硬化処理する工程と、
によって、前記連結用配線を形成することを特徴とする請求項14に記載の積層型半導体装置の製造方法。 - 前記工程(d)の前記封止体の形成工程では、
前記樹脂が充填されるキャビティの壁面に前記連結用配線に対応する突条が設けられたモールド金型を用いて前記封止体を形成して、前記封止体の前記側面及び前記上面に選択的に溝を形成し、
前記工程(e)の連結用配線の形成工程では、
前記封止体の表面に設けられた溝に金属粒子を含むインクを充填し、
前記インクを硬化処理することによって、前記連結用配線を形成することを特徴とする請求項14に記載の積層型半導体装置の製造方法。 - 前記工程(c)の前記半導体チップの搭載工程では、
(1)第1の面及びその反対面となる第2の面を有し前記第1の面にフリップ・チップ接続用の電極を有する第1の半導体チップと、第1の面及びその反対面となる第2の面を有し前記第1の面にワイヤ接続用の電極を有する第2の半導体チップを準備し、
(2)前記配線母基板の前記各製品形成部の前記接続パッドに前記電極を介して前記第1の半導体チップをフリップ・チップ接続し、
(3)前記第2の半導体チップを第2の面を介して前記第1の半導体チップの前記第2の面に絶縁性接着剤で接続し、
(4)前記第2の半導体チップの前記電極と前記第1の半導体チップから外れた位置にある前記接続パッドを導電性のワイヤで接続することを特徴とする請求項14に記載の積層型半導体装置の製造方法。 - 前記工程(c)の前記半導体チップの搭載工程では、
(1)第1の面及びその反対面となる第2の面を有し前記第1の面の周縁にワイヤ接続用の電極を有する第1の半導体チップと、第1の面及びその反対面となる第2の面を有し前記第1の面にワイヤ接続用の電極を有しかつ前記第1の半導体チップに重ねたとき前記第1の半導体チップの前記電極が露出する大きさである第2の半導体チップを準備し、
(2)前記配線母基板の前記各製品形成部の前記第1の面に前記第1の前記半導体チップを第2の面を介して絶縁性の接着剤で接続し、
(3)前記第1の半導体チップの前記電極を露出させる状態で前記第2の半導体チップを第2の面を介して前記第1の半導体チップ20の第1の面に絶縁性の接着剤で固定し、
(4)前記第1及び第2の半導体チップの前記各電極と前記各接続パッドを導電性のワイヤで接続することを特徴とする請求項14に記載の積層型半導体装置の製造方法。 - 第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続される配線基板と、
前記配線基板の前記第1の面に搭載されかつ電極が接続手段を介して前記配線基板の前記配線に電気的に接続される半導体チップと、
前記配線基板の前記第1の面に形成されかつ前記半導体チップ及び前記接続手段を覆う絶縁性樹脂からなる封止体と、
前記配線基板の前記第2の面の前記配線に重ねて形成される複数の電極とを有する3個以上の半導体装置を多段に積層してなる積層型半導体装置であって、
下段と上段との関係にある下段の半導体装置及び上段の半導体装置において、
前記下段の半導体装置は、前記配線基板の前記第1の面の所定の前記配線に一部が接続され、他の一部が前記封止体の表面に露出する連結用配線を複数有し、
前記上段の半導体装置は、前記各電極が前記下段の半導体装置の前記封止体の表面に露出する前記各連結用配線部分に重なって電気的に接続されていることを特徴とする積層型半導体装置。 - 第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続される配線基板と、
前記配線基板の前記第1の面に搭載されかつ電極が接続手段を介して前記配線基板の前記配線に電気的に接続される半導体チップと、
前記配線基板の前記第1の面に形成されかつ前記半導体チップ及び前記接続手段を覆う絶縁性樹脂からなる封止体と、
前記配線基板の前記第2の面の前記配線に重ねて形成される複数の電極とを有し、
複数の半導体装置を多段に積層する積層型半導体装置の最下段または中段を構成する半導体装置であって、
前記封止体は前記配線基板の一部に形成され、上面と、前記上面に連なり前記第1の面に至る側面とを有する構造となり、
前記配線基板の前記第1の面の前記配線の一部は前記封止体から外れて露出し、
前記配線基板の前記第1の面から前記封止体の前記側面及び前記上面まで延在し、かつ前記封止体から外れて露出した前記配線に電気的に接続される連結用配線を複数有し、
前記連結用配線は、前記積層型半導体装置を構成する最上段の半導体装置の電極または中段を構成する半導体装置の電極が接続される部分となることを特徴とする半導体装置。 - 前記連結用配線の前記封止体と重なる部分は、前記封止体の前記側面から前記上面に亘って設けられた溝内に形成されていることを特徴とする請求項20に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113529A JP5598787B2 (ja) | 2006-04-17 | 2006-04-17 | 積層型半導体装置の製造方法 |
US11/734,054 US7808093B2 (en) | 2006-04-17 | 2007-04-11 | Stacked semiconductor device |
TW096112814A TWI352420B (en) | 2006-04-17 | 2007-04-12 | Stacked semiconductor device and fabrication metho |
US12/875,799 US8247896B2 (en) | 2006-04-17 | 2010-09-03 | Stacked semiconductor device and fabrication method for same |
US13/540,233 US9252125B2 (en) | 2006-04-17 | 2012-07-02 | Stacked semiconductor device and fabrication method for same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113529A JP5598787B2 (ja) | 2006-04-17 | 2006-04-17 | 積層型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287922A true JP2007287922A (ja) | 2007-11-01 |
JP5598787B2 JP5598787B2 (ja) | 2014-10-01 |
Family
ID=38604066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006113529A Expired - Fee Related JP5598787B2 (ja) | 2006-04-17 | 2006-04-17 | 積層型半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7808093B2 (ja) |
JP (1) | JP5598787B2 (ja) |
TW (1) | TWI352420B (ja) |
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094434A (ja) * | 2007-10-12 | 2009-04-30 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2013526084A (ja) * | 2010-11-15 | 2013-06-20 | テッセラ,インコーポレイテッド | 誘電体塊上に端子を有するマイクロ電子パッケージ |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US8907466B2 (en) | 2010-07-19 | 2014-12-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US8927337B2 (en) | 2004-11-03 | 2015-01-06 | Tessera, Inc. | Stacked packaging improvements |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9093435B2 (en) | 2011-05-03 | 2015-07-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US9218988B2 (en) | 2005-12-23 | 2015-12-22 | Tessera, Inc. | Microelectronic packages and methods therefor |
US9224717B2 (en) | 2011-05-03 | 2015-12-29 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US9324681B2 (en) | 2010-12-13 | 2016-04-26 | Tessera, Inc. | Pin attachment |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8471374B2 (en) * | 2006-02-21 | 2013-06-25 | Stats Chippac Ltd. | Integrated circuit package system with L-shaped leadfingers |
JP5598787B2 (ja) * | 2006-04-17 | 2014-10-01 | マイクロンメモリジャパン株式会社 | 積層型半導体装置の製造方法 |
US8841759B2 (en) * | 2006-12-23 | 2014-09-23 | Lg Innotek Co., Ltd. | Semiconductor package and manufacturing method thereof |
JP2009044110A (ja) * | 2007-08-13 | 2009-02-26 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7834464B2 (en) * | 2007-10-09 | 2010-11-16 | Infineon Technologies Ag | Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device |
JP2009105139A (ja) * | 2007-10-22 | 2009-05-14 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
US8350367B2 (en) | 2008-02-05 | 2013-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8212339B2 (en) | 2008-02-05 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US7477811B1 (en) * | 2008-03-25 | 2009-01-13 | International Business Machines Corporation | Method of forming a three-dimensional stacked optical device |
US7480426B1 (en) * | 2008-03-25 | 2009-01-20 | International Business Machines Corporation | Method of forming a three-dimensional stacked optical device |
JP5543084B2 (ja) * | 2008-06-24 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
US8410584B2 (en) | 2008-08-08 | 2013-04-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8110902B2 (en) * | 2009-02-19 | 2012-02-07 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
TWI379367B (en) * | 2009-06-15 | 2012-12-11 | Kun Yuan Technology Co Ltd | Chip packaging method and structure thereof |
US8212340B2 (en) | 2009-07-13 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US8030750B2 (en) * | 2009-11-19 | 2011-10-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8368185B2 (en) | 2009-11-19 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8378466B2 (en) | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
KR101678969B1 (ko) * | 2011-03-09 | 2016-11-23 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US8692377B2 (en) | 2011-03-23 | 2014-04-08 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
US8530277B2 (en) * | 2011-06-16 | 2013-09-10 | Stats Chippac Ltd. | Integrated circuit packaging system with package on package support and method of manufacture thereof |
KR101831692B1 (ko) | 2011-08-17 | 2018-02-26 | 삼성전자주식회사 | 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템 |
US9548283B2 (en) * | 2012-07-05 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package redistribution layer structure and method of forming same |
TWI581396B (zh) * | 2012-10-17 | 2017-05-01 | 環旭電子股份有限公司 | 立體堆疊式封裝結構及其製作方法 |
CN203026500U (zh) * | 2012-12-25 | 2013-06-26 | 华为终端有限公司 | 堆叠封装器件 |
US9385070B2 (en) | 2013-06-28 | 2016-07-05 | Delta Electronics, Inc. | Semiconductor component having a lateral semiconductor device and a vertical semiconductor device |
CN104576411A (zh) * | 2013-10-25 | 2015-04-29 | 飞思卡尔半导体公司 | 双角部顶部闸道模制 |
US9202789B2 (en) * | 2014-04-16 | 2015-12-01 | Qualcomm Incorporated | Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package |
US10685943B2 (en) | 2015-05-14 | 2020-06-16 | Mediatek Inc. | Semiconductor chip package with resilient conductive paste post and fabrication method thereof |
US9842831B2 (en) | 2015-05-14 | 2017-12-12 | Mediatek Inc. | Semiconductor package and fabrication method thereof |
FR3041209B1 (fr) * | 2015-09-15 | 2017-09-15 | Sagem Defense Securite | Systeme electronique compact et dispositif comprenant un tel systeme |
CN106847802B (zh) * | 2016-12-29 | 2019-09-24 | 矽力杰半导体技术(杭州)有限公司 | 光学传感器封装组件及其制作方法和电子设备 |
WO2018126542A1 (zh) * | 2017-01-04 | 2018-07-12 | 华为技术有限公司 | 一种堆叠封装结构及终端 |
CN109637939B (zh) * | 2017-10-09 | 2020-08-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体封装模具、半导体器件及半导体器件的封装方法 |
TWI822504B (zh) * | 2022-12-05 | 2023-11-11 | 勤誠興業股份有限公司 | 印刷電路板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266271A (ja) * | 2003-02-12 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 電子部品の実装体及びその製造方法 |
JP2005203497A (ja) * | 2004-01-14 | 2005-07-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005317861A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW400587B (en) | 1999-01-06 | 2000-08-01 | United Microelectronics Corp | Multi-chip chip scale package |
US6607937B1 (en) * | 2000-08-23 | 2003-08-19 | Micron Technology, Inc. | Stacked microelectronic dies and methods for stacking microelectronic dies |
US7443010B2 (en) * | 2001-04-05 | 2008-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Matrix form semiconductor package substrate having an electrode of serpentine shape |
DE10149689A1 (de) * | 2001-10-09 | 2003-04-10 | Philips Corp Intellectual Pty | Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben |
US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
EP1556895A4 (en) * | 2002-10-08 | 2009-12-30 | Chippac Inc | SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY |
DE10250538B4 (de) * | 2002-10-29 | 2008-02-21 | Infineon Technologies Ag | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung |
JP2004172157A (ja) | 2002-11-15 | 2004-06-17 | Shinko Electric Ind Co Ltd | 半導体パッケージおよびパッケージスタック半導体装置 |
JP3917946B2 (ja) | 2003-03-11 | 2007-05-23 | 富士通株式会社 | 積層型半導体装置 |
DE10360708B4 (de) * | 2003-12-19 | 2008-04-10 | Infineon Technologies Ag | Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben |
SG130055A1 (en) * | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
JP4473807B2 (ja) * | 2005-10-27 | 2010-06-02 | パナソニック株式会社 | 積層半導体装置及び積層半導体装置の下層モジュール |
SG133445A1 (en) * | 2005-12-29 | 2007-07-30 | Micron Technology Inc | Methods for packaging microelectronic devices and microelectronic devices formed using such methods |
US7312519B2 (en) * | 2006-01-12 | 2007-12-25 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
JP5598787B2 (ja) * | 2006-04-17 | 2014-10-01 | マイクロンメモリジャパン株式会社 | 積層型半導体装置の製造方法 |
US7550857B1 (en) * | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
-
2006
- 2006-04-17 JP JP2006113529A patent/JP5598787B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-11 US US11/734,054 patent/US7808093B2/en active Active
- 2007-04-12 TW TW096112814A patent/TWI352420B/zh active
-
2010
- 2010-09-03 US US12/875,799 patent/US8247896B2/en active Active
-
2012
- 2012-07-02 US US13/540,233 patent/US9252125B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266271A (ja) * | 2003-02-12 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 電子部品の実装体及びその製造方法 |
JP2005203497A (ja) * | 2004-01-14 | 2005-07-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005317861A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153562B2 (en) | 2004-11-03 | 2015-10-06 | Tessera, Inc. | Stacked packaging improvements |
US8927337B2 (en) | 2004-11-03 | 2015-01-06 | Tessera, Inc. | Stacked packaging improvements |
US9570416B2 (en) | 2004-11-03 | 2017-02-14 | Tessera, Inc. | Stacked packaging improvements |
US9984901B2 (en) | 2005-12-23 | 2018-05-29 | Tessera, Inc. | Method for making a microelectronic assembly having conductive elements |
US9218988B2 (en) | 2005-12-23 | 2015-12-22 | Tessera, Inc. | Microelectronic packages and methods therefor |
JP2009094434A (ja) * | 2007-10-12 | 2009-04-30 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
US9553076B2 (en) | 2010-07-19 | 2017-01-24 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US9570382B2 (en) | 2010-07-19 | 2017-02-14 | Tessera, Inc. | Stackable molded microelectronic packages |
US8907466B2 (en) | 2010-07-19 | 2014-12-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9123664B2 (en) | 2010-07-19 | 2015-09-01 | Tessera, Inc. | Stackable molded microelectronic packages |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US8659164B2 (en) | 2010-11-15 | 2014-02-25 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
US8957527B2 (en) | 2010-11-15 | 2015-02-17 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
US8637991B2 (en) | 2010-11-15 | 2014-01-28 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
US8623706B2 (en) | 2010-11-15 | 2014-01-07 | Tessera, Inc. | Microelectronic package with terminals on dielectric mass |
JP2013526084A (ja) * | 2010-11-15 | 2013-06-20 | テッセラ,インコーポレイテッド | 誘電体塊上に端子を有するマイクロ電子パッケージ |
US9324681B2 (en) | 2010-12-13 | 2016-04-26 | Tessera, Inc. | Pin attachment |
US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US9224717B2 (en) | 2011-05-03 | 2015-12-29 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US9093435B2 (en) | 2011-05-03 | 2015-07-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US9691731B2 (en) | 2011-05-03 | 2017-06-27 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
US9041227B2 (en) | 2011-10-17 | 2015-05-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US9252122B2 (en) | 2011-10-17 | 2016-02-02 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US9761558B2 (en) | 2011-10-17 | 2017-09-12 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9917073B2 (en) | 2012-07-31 | 2018-03-13 | Invensas Corporation | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package |
US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US9095074B2 (en) | 2012-12-20 | 2015-07-28 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9615456B2 (en) | 2012-12-20 | 2017-04-04 | Invensas Corporation | Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface |
US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
US9633979B2 (en) | 2013-07-15 | 2017-04-25 | Invensas Corporation | Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9893033B2 (en) | 2013-11-12 | 2018-02-13 | Invensas Corporation | Off substrate kinking of bond wire |
US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
USRE49987E1 (en) | 2013-11-22 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9837330B2 (en) | 2014-01-17 | 2017-12-05 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9812433B2 (en) | 2014-03-31 | 2017-11-07 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US9356006B2 (en) | 2014-03-31 | 2016-05-31 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US10475726B2 (en) | 2014-05-29 | 2019-11-12 | Invensas Corporation | Low CTE component with wire bond interconnects |
US10032647B2 (en) | 2014-05-29 | 2018-07-24 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9947641B2 (en) | 2014-05-30 | 2018-04-17 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Also Published As
Publication number | Publication date |
---|---|
US7808093B2 (en) | 2010-10-05 |
TW200810079A (en) | 2008-02-16 |
US20070241437A1 (en) | 2007-10-18 |
US8247896B2 (en) | 2012-08-21 |
JP5598787B2 (ja) | 2014-10-01 |
US20110001235A1 (en) | 2011-01-06 |
US9252125B2 (en) | 2016-02-02 |
TWI352420B (en) | 2011-11-11 |
US20130001755A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598787B2 (ja) | 積層型半導体装置の製造方法 | |
JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
US8253232B2 (en) | Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same | |
JP2009044110A (ja) | 半導体装置及びその製造方法 | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
US20170018493A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2007158331A (ja) | 半導体デバイスのパッケージング方法 | |
JP2008277569A (ja) | 半導体装置及びその製造方法 | |
JP2010027961A (ja) | 半導体装置およびその製造方法 | |
US7935576B2 (en) | Semiconductor device and manufacturing method of the same | |
KR100991623B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP4963879B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
KR100912427B1 (ko) | 적층 칩 패키지 및 그 제조 방법 | |
TW201733076A (zh) | 半導體裝置及其製造方法 | |
CN107301954A (zh) | 封装基板的制作方法 | |
JP2014192171A (ja) | 半導体装置及びその製造方法 | |
KR20130050077A (ko) | 스택 패키지 및 이의 제조 방법 | |
KR102540829B1 (ko) | 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법 | |
JP4626063B2 (ja) | 半導体装置の製造方法 | |
JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
KR100907730B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI461126B (zh) | 晶片封裝基板和結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140530 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5598787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |