TWI352420B - Stacked semiconductor device and fabrication metho - Google Patents

Stacked semiconductor device and fabrication metho Download PDF

Info

Publication number
TWI352420B
TWI352420B TW096112814A TW96112814A TWI352420B TW I352420 B TWI352420 B TW I352420B TW 096112814 A TW096112814 A TW 096112814A TW 96112814 A TW96112814 A TW 96112814A TW I352420 B TWI352420 B TW I352420B
Authority
TW
Taiwan
Prior art keywords
circuit
semiconductor
package
semiconductor device
connection
Prior art date
Application number
TW096112814A
Other languages
English (en)
Other versions
TW200810079A (en
Inventor
Yutaka Kagaya
Hidehiro Takeshima
Masamichi Ishihara
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of TW200810079A publication Critical patent/TW200810079A/zh
Application granted granted Critical
Publication of TWI352420B publication Critical patent/TWI352420B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1352420 t 九、發明說明： 【發明所屬之技術領域】 製造方法。尤茛，本發 之製造技術的技術，在 疊於半導體裝置的上表 本發明1·、關於半導體裝置及此裝置之 明係關於可有效應用至堆疊之半導體裝置 此種堆疊之半導體裝置中半導體裝置係堆 面上。 w 【先前技術】 一般已知在此領域中，與BGA(球形柵格陣列 ⑽列)相關的表面安i半導體裳置 體裝置的封裝結構。 ）幻尺寸及㈣重量之半導 在此類型的半導體裝置中，半導體元件(半 電路板。在此類型之半導體裝置中，半導 ΰ皮口疋至 板之電路所形成的連接_係藉由導電由電路 半導體裝置更是-種半導體晶片及電路置)f相連。此 封裝件所覆蓋的結構。 、吧緣骖所構成之 為了改善產量，採用一種利用所謂「 在此製造綠t，備製桃母板，1巾水m封」的製造方法。 造半導體裝置的產品形成區域。在此直地對準用以製 固定至每-產品形成部，接著建構2導體晶片被 整個電路母板係受到絕緣歸覆蓋 方法中， 受到垂直及水平的裁切以製造複數半路=及塑谬-起 為連接手段的方法，在此方法中每二^亦存在者-種作 接至電路板的連接烊墊。 守虹日日片的電極被覆晶連 T mltil 法，*作為實雜大集成導置 1352420 、#半$财「^__age.paekage)」之 球(外部電極㈣心以：板之下表面上的焊 置。ίίΓ曰半導體裝置為^的已知半導體裝 --ν；；ί 藉由連接裝置來連接至 塑轉成接-㈣到由絕緣 當此種半導體裝置雄A± A, 封裝件之電路外部以日:接 造方法，苴中兩跋66、·-处、#者可考慮堆豎之半導體裝置的製 之半導難置(上半絲露部分上 之二___半以 之封裝上，增加了封萝的古南m , 〇 口且I卜牛¥體裝置 極將不再具有充足的高度:;而Λ考形J的凸塊電 堆疊用的基板係設置於其間， ^ ^法，在此方法中 下側以電連接上及下半導體裴置。于；’τ、站者至此基板的上與 在具有此類結構輯疊半導體裝置巾，科轉μ 置的回度增加，因此複雜化了較薄之隹導肢裝 複雜化了較小之堆疊半導體裝^^路板外相部分，因此更 【發明内容】 本發明之一目的在於提供薄、堆疊之 f發明之另-目的在於提供小型、堆疊之$财 目的與其他目的及新難徵。*更瞭解本發明之上述 在本申請案的下顺容中揭露了本發明之代表性特徵之 7 1352420 % 的簡明解釋。 1. 一種半導體裝置，包含： 有預定圖案的ΐΐ，ϊΐϊίί:第土】相反側，二表面上具 更具連接裝置而電連接至該電面上’且 封裝件，由形成在該電路板之該第_!=^的電極； 成，予更覆蓋該半導體晶片及該連接裝置;、上的緣塑膠所構 複數之電極’形成在該電路板之 一下半導體裝置，其中 弟—表面之该電路的上方； ，封裂件係形成於該電路板之 面及與該上表面連接並延伸至 結構具有上表 該電路板之誃s一本二衣面的側表面； 並受到裸露；人、^私路的—部分係自該封裝件突伸 C數之連結用配㈣複數連結内連-自…， 側表面及‘表 於該下半的每一者鋪覆且電連接至位 此外，在該iiiii 士之母—該連結用配線的-部分。 路板之該第-表面上，二JlJ二半導體晶片係安裝置該電 安裝至該第-半導體上而該弟一丰w晶片係藉由絕緣黏接劑而 具有下列步驟之製造方法所製造。 ⑻備製::由下列步驟所製造： 反側之片表面及在該第-表面相 (b)備製電路S —表面上具有複數之電極； 產4成n域係以水平及垂直對準的方式形成，這些產 δ 在—第一表面及在此第—表面相反側之第 表面上具有預定圖案的電路，該第—及 路的複數部分储由貫通鄕—表 衣〜電 的電路所連接· /、Μ弟一衣面之間 該產品形成區域之該第一表面 ，接至該半導體s極有的：=裝 形成Ε域之該第二表面之該電路具有缝終端形 將S亥半導體晶片安裝至t夕雷 域之該第_ίΐ板之每一該產品形成區 ^ 、 並糟由連接裝置將該半導體Θ g > ⑼；Si ;電連接至每一該連接烊墊； 面由絕緣轉所構成且具有上表 產口开二側表面連接至該上表面且延伸遣这节 s路母板之每-‘形：::第電：一= 形成複數之連結用配線，i 形成區域的該第一表面良延伸板之每—該產品 露之該電路的一部^連接至自該封裝件突伸並 (C) (e) (f) 党到裸 (g) 終端；區域之該第二表面之該 沿著每一該電極終端；及 板；及 〜°°°域的邊界線切割並分割該電路母 反側之第二表面，且在該第；面相 1352420 (i)備製電路母板，立中： 表面上具有預定圖案的電路，其中哕“+U颌j弟二 ;:=係藉峨該第-以以 忒產品形成區域之該第一表面的 Γ電連接至該半.導體晶片之每-該電極:ί:;ί裝 =形有複數終端形 裝置之該輯件之f''置相對應於該下半導體 分； Μ 、 之该連結用配線的該部 ① S3體晶片安裝至該電路母板之每 d—表面上’並藉由連接裝置將該ΐ導: 母、。亥電極電連接至每―該連.♦把曰曰片之 ⑻形成聰件，係由覆蓋 备 域之該第-表面上的 產品形成區 塑膠所構成； 版日日片及該連接裝置的絕緣 ⑴在該電路母板之每一該產品升多成區 終巧成焊缸形成外部電極緣端：及以二表面之該 ㈣二的邊界線切割並分割該電路母 s步驟製造其中兩半導體裝置係以兩層堆疊的堆疊半導 (η)將該上半導體裝置之該 導體裝置之該封裝件之_° 端舖覆於位於該下半 的該部分上，且連接該;之每—該連結用配線 該部分。 σ兒極、冬端與該連結用配線的 10 1352420 • 之步辦e)之連結用配線的製法 係由下列步驟所形成： 驟中，該連結用配線 ⑴讀單層H技麵糊 面及該封裝叙關表面與至該第—表 :ί路母板之每—該產品形成^域之ΪΪ罩ί有對應 邊連結用配線的狹縫； 碉之邊弟一表面上之 (2)在5亥電路母板之每一該σ 個區域上方施加包含金屬該第—表面之整 ⑶自該電路母板移除勻厚度； 縫之該墨水的形狀；及 、。真充該遮罩之該狹 (4)巧殘留在該電路母板及該封裝件 2.在上述之「丨」的裝置中 的及y水。 用配線的部分係形成在溝槽中，這些件上方之該連結 面設置並越過該封裝件之該上表面了冓匕係自该封裝件之該側表 在此類型的半導體裝置中’該 成： 恧、·。用配線係由下列處理所形 在形成該封裝件的上述步驟(山中 具來形成該封裝件並選擇性地形成該封^ 申=模製模 面上的溝槽’該些突伸部係對應表面與該上表 面上的該連結用配線；及 ^』膠所填充的空腔之壁表 在形成該連結用配線的上诚舟駿^ 墨水來填充設置在該封裝件之該表面包^金，粒子的 到硬化處理。 的5亥溝槽，接者該墨水受 3.在上述之「L」的裝置中，在 緣塑膠所構成的保護層，此保護層覆罢：電含J由絕 電路板的外部周邊。 封裝件之該側表面延伸到達該 造。此類之轉體裝置係由具有下列所述之步驟的製造方法所製 1352420 下半導體裝置係由下列步驟所製造： ⑷2製;半晶片，其ί有第-表面及在該第-表面相反 (“二―具有複數-電極； 域係以水平及垂直對準的方式形成，這些產品 丄且^預-表面及在此第—表面相反側之第二表面 數部分C及第二表面之該電路的複 以係猎由貝通該弟一表面與該第二表面之間的電路二 置 ίίί::，該第一表面的該電路具有藉由物 該電極用的連接焊塾及 焊墊； —δ 電路具有複數終端形成 @ 繼形成區 極電連=每==置將該半導體晶片之每 (d) # ifii:使該第-表面之該電:二is:， =伸至該產品 ::面連接至該上表面 ㈣f成複數之連結用配線，呈自— 士=的該第—表面延伸該產品形 =以電連接至自該物突 成：以:表面上形 =封裝件之該侧表面遠達該產:=== 12 ⑻之每一該產品形成區域之該第二表面之該 (h)沿餐上形成外部電極終端；及 夺—戎產品形成區域的邊界線切割並分割該電路母 iH，14由下列步驟所製造·· 側：第晶片’其具有第一表面及在該第-表面相反 ①備製電:母::二該第一表面上具撤之電極； 方式形成，這些產品 的二ΐΓ第一，二表面之該電路 所連接；’、9貝1"弟絲與該第二表面之間的電路 接裝 該產品形成區域之·二夺二2極的連接焊墊;及 區 5亥電極連接至該連接焊墊；x : /半‘虹日日片之每 °) 面 形成區域 所構成; λ連接衣置的絕緣塑勝 轉：表面之該 ㈣難錢該電路母 其中以兩騎餘兩轉财置料4铸财雜籍由下 13 叫42〇 ^ ’列步驟所製造： (〇)將該上半導體裝置之該外部電 Μ裝置找狀狀該絲 的忒部分的每一者上，且連接該外+故1、.°用配t 配線的該部分。 °卩电極、、冬鈿與該連結用 所獲地解釋由本申請針所揭露之本發明代表性實例 ?==;==，之上表面 ί此裸露魏的輕耽歧伸延伸遠達 封裝3^的電極的結構係電連接至 以彼此交疊之方式數半導體晶片 的厚度無可避免地增加(高度增加）。 封虞件内時，封裝件 於下半導體裝置的^構係鋪覆且連接至設置 裝置之封裝件的厚度。斯邮度“度)減少料辟下半導體 省JH* 口此，可達到具有較薄結構的堆疊半導髀牡要 w裝置之電極係為自焊球m衣t例如’上半 =在—的等級，丄有二：⑽體 (b)在下半導體裝置中， 的部分自封裝件突伸並受到裸♦、二，路板之上表面之電路 突伸至封裝件之外部的結構。路，猎此使②路板的外部周邊具有 設置在電路之i:部的長度可為允許 14 1352420 ‘之配置更短，因此能夠實現更小型之堆疊半導體装置。 (C)上述之⑷及⑻致使實現更小型且更薄之堆疊半導體 置。 4衣 ㈣1魏半導體晶片細堆4方式安裝於下半導體裝置及上 置t的每-者上，致使更高密度及更高集成度的堆^上半 〜⑷/轉體裝置具有τ縣構..肋實現與上半導體穿詈之 系設置娜件的上表面上，藉此消除了連接部 刀的汉置_ ’增加了堆疊半導體裝置之設計自由度程度。 奘署H’lf封裝一件之表面上具有連結用配線的複數下半導體 、置％夠提i、具有三或更多堆疊層之堆疊半導體裝置。 且、袭ίΐΐ況下，在竹b1之半導體裝置之下表面^上的電極鋪择 半半導體裝置下方之半導體裝置的連結用配線。中3 :連結用配線_ 配線。裝半ν體裝置之電極鋪覆且連接至連接 疊4ΐΐΐ⑴2之」==建翻堆疊半導體裝置，除了上述堆 ίΐίίϋΐΐί所fί的效果外，尚具有下列功效。 形成在溝槽心也溝槽俜連結用配線的部分係 ^面。封裝件 裳置的情況下，可減少在封裝件所建翻下半導體 突伸部的高度(厚度）。在此方式下，可之連結用配線的 疊半導體裝置。 達到具有甚至更溥結構的堆 半導方式所建構的堆疊半^11裝置，除了上 在下半導麟鮮，自她 訂列功效。 外部周邊之連結用配線的部分传延伸而遠達電路板之 I物貝购至電路及連結用配線 1352420 、蛘所產生的短路缺陷。因此可增加堆疊半導體裝置的可 之μ自下^參考附圖並說明本發明之例示性實例的敘述，^發明 之上祕其他目的、特徵及優點當更為清晰。 本發月 【實施方式】 第一實施例 堆疊半導體裝置及此 =千㈣裝置之衣造方法關示。圖丨至7為關 裝且之結構的圖示。圖8(a)、8(b〇、8(V) 、。且+蜍體 鍤之堆互半導體裝置為以複數層堆疊複數半導體F置的 應用在堆疊了兩半導體裝置的堆疊半導體裝置。⑽况.本發明被 丰導^ 中所不，第一實施例之堆疊半導體裝置1係由下 且之f構在其7表面上具有外部電極終端 射步其八〜、’、下表面係待安裝至各種電子裝置之 _ (電路板）’而其上表面係連接至上半導m置40 _ρ·# 面之外部電極終端。作倾:王上竹驟置4G之下表 稱為「第-半導用途’此結構之半導體裝置亦被 邱卜典，田ί體裝置」。在上半導體裝置40巾，僅設置在外 t 外部電極終端。作為解釋性用 ㈣f 體裝置亦破稱為第二半導體裝置40。 電路板^，ΐ 導體裝置(第一半導體裝置)10包含： 電極_ 上表拳—部分以複數之 側的第二表面11b(圖4中路板^之第一表面山相反 電極終端13係^矩表面)上。如圖1及2中所示，外部 電路板11係由且有厚11的每一側而設置成四列。例如’ 予度為0.25 mm之玻璃環氧塑膠電路板所構 16 i352420 成’且如圖4及5中所示’包含 士 上之預定圖案的電路15及16。如圖5二干，a及第=表面Ub 係藉由貫通電路板U之上與下表面之斤3 ^些笔路15及16 在圖示中未顯示’但絕緣膜(阻焊劑膜)係選& 連接。雖然 11的第一表面Ua與第二表面lib上/因此電路设電路板 電路板11的弟-表面lla及第二表面llb上受八^16係在 —表面lla上文到裸露的電路15係由連接焊塾^ ^路。在第 二表面lib上受到裸露的電路16係由用以形^^成。在第 端)13的終端形成焊墊19所構成。 包極(外。卩電極終 第一半導體晶片20係安裝於電路 第一半導體晶片20具有第一声面月/ +锫/表面Ua上。 面。第一料體曰片3上面^在此弟一表面相反側的第二表 罘 令也日日片20在其弟一表面上具有電 這，電極。係覆晶地連接至連接焊塾18的_部二束匕 ΐ導體晶片2Q上之電路元件(未圖示)的每-單元係以“ 連接電連接至連接焊塾18。第一半導體晶片 g 定至電路板u。如圖5中所示，電路板u與第一y導 間存在有間It. ’但此間義❹恼絕緣歸 、 ==5=絲。綱獅22 未填滿塑^22保護第一半導體晶片2〇之第—表面。 本導ϋη半導f晶片26係藉由絕緣黏接劑25而固定至第-平導脰日日片20之弟一表面（圖4中的上表面）。 -矣ί二ΐ導體晶片26具有第—表面及在此第—表面相反側的第 一表面。第一半導體晶片26的第二表面係連接至第一半導體晶片 2〇。複數之電極27(見圖5)係設置在第二半導體晶片％的第一表 面(圖^中之上表面)上。這些電極27係沿著矩开/第二半導體晶片 母一側附近的每一側設置。這些電極27係藉由導電電路28 而电連接至連接焊墊18的一部分。 封裝件12係選擇地設置在電路板n的第一表面Ua上，且 覆盖第一半導體晶片2〇、第二半導體晶片26及電路2s。本實施 17 iC突伸至封裝件12之周邊外部的， 29、自此上表;it/u之形狀的矩形上㈣ 的傾斜側絲30所^：顺敎顺電路板Η之第—表面m 在第^表^裝”之外部周邊突伸(見圖5)之電路15的4分 在電路板η之^封裝件丨2突出的電路15 巧路板11的弟一表面lla通過 用配線31 取遇延伸至封料12的上表面29牛12之側表面30的上方且 上表面29之連結用配線 可為另一種形狀如方形。_ 、、σ 泞墊毋而為環形，其 由下列i所上t導體裝置(第二半導體裝置)4〇係 封裝件仏其係形成以係烟犬；矩形 面4刚7令之上表 二4la並與第一表 形成在與電路板41之篦—矣複數之電極(外部電極終端)43， 之下表面)上。如圖6中弟所—側之第二表面仙(圖7中 41之每-側設置成三^/、外心極終端们係沿著矩形電路板 极所厚的玻璃 環< 氧塑膠電路 上之預定圖案的電路45及46此^ ^ 41a及第二表面41b 板41之上及下表面的電路47所^接雖=46係藉由貫通電略 焊劑膜)係選擇性地設置在^然，圖示’但絕緣膜(阪 •上’藉此使電⑽及 18 1^^2420 \ 表面41b上受到部分裸露。 的終端形成焊墊49。 ’… 成电極(外部電極終端)43 半導體晶片50係藉由絕緣黏接劑 一表面41a。半導體晶片5〇在直 路板41的第 有電極(未圖示)。這此電極及雷路表面？ 7中之上表面)上具 電路52而電連接。—②極及②路板41的連接焊塾48係藉由導電 如圖2中所示，上半導體裝置4 上’以形成堆疊半導體裝置 裝置10 列方式所製造^紅半導财置由下 連接至位於下半導體裝置10之封裝件U H 覆蓋並 線31的連結連接焊塾32。例如丄 3面上的連結用配 端=由焊球(Sn-Ag_Cu)所形成。因此,外 且鋪覆於下料體裝置1G上，jl外部Λ ί於 重流並短暫輯接輯接至連結連接焊墊32 '、错由使焊料 接下來將參照圖8(a)、8(b)、8(c) 8(e)及8(f)顯示了上半導體裝置4Q的製造方法，且圖‘)^) 9⑻、9⑹及9(e)顯示了下半導體裝置1〇 ^方、_及释)顯示了下半導體裝ί 及將上半導體裝置4〇堆4至下半導體裝置1G上以 堆豐半導體裝置1的方法。 圖8⑻、8(b)、8(c)、8(d)、啊及 8_ 解釋. 上+¥體裝置(苐二半導體裝置)4〇的製造方法。 如圖8(a)中所示，首先備製由電路板所構成的電路母板恥。 電路母板60受到分割’並包含框形的框架61及已經以水平及垂 直線(矩陣形式)形成於此框架61中的複數產品形成區域62。在萝 造的最後階段中，沿著產品形成區域62的外部邊緣垂直及水平ς 29
ljyj42U
I ，切*割電路母板，因此每一產品形成部6 路母板60由切割而藉此變成電路板41。產體裝置40，電 正好為已在圖6及7中所解釋過+ & °°形成區域62的結構 品形成區域62之結構的解釋。心^ :因此省格產 顯示為小方塊。電路母板6〇的第f表(面1二成區域62 4!a ’而類似地，產品形成區域&丄;的第-表面 表面41a。因此，電路母板H电路板41的第一 面的解釋係同於第_表面的第一及第二表 接下來如圖8(b)中所^半導 ，域62之第—表面41a的預+ 定=曰。片半-巧 ί面上包含電極(未圖示)，因此藉由半‘ B j ;曰A !在f弟-第—表面相及傰夕本将田干日日片50之弟二表面（與 8(f)中交替异戯走/者此外，在圖8(b)、％)、8(d)、8(e)及 (夫圓-、上-如圖8 C中所示’半導體晶片50之第-表面的雷極 圖不)係藉由電路52而電連接至备一基σ # & 如之第：表面仏之連接焊墊 18。母產4成相之電路母板 的封成’施行毯狀模封並將、絕緣塑膠所構成 方。料板60之框架單元61的整個内部區域上 $裝件42 ίτ'利關如轉賴製裝置所形成。 路母板，將外部電極終端43軸鋪覆在電 49上。外邱電極σσ =部62之第二表面41b的終端形成焊墊 的凸塊以具有例如25()’直徑之焊球所形成 _的厚度。，、為凸塊1極的狀態下’外部電極終端43具有150 件42^°^每Γ產品形成部62的邊界線切割電路板60及封裝 板6〇成反:產生複數上半導體裝置4。。藉由切割，電路母 在製造下半導體裝置(第一半導體裝置)ι〇時，首先如圖9⑻ 20 1352420 f所示，備製由電路板所構成的電路母板7〇。又 表面、在此第一表面相反側之第二表 Id -半導釋晶片在第.·㈣上具有日雜;4且弟 製具有J-表面'在此第一表面相反側二=的半g 晶片二表面上具有電路 电路母板70文到分別，因此包含矩 地切割私路母板70，因此母一產品形成部7 10。因此藉由受到切割，電路母板7Q變成電路板u。產品形、 域72的結構正好為已在圖3至5中所敘述過之電路板u的ς二 =略產品形成區域72之結構的解釋。在圖9⑻中，將產：形 成區域72顯不為小方塊。此外，電路母板7〇的第一表面^
Ϊ，第一ί面山，而類似地，產品形成區域72的表U 二第面lla。因此，電路母板70與產品形^域 72的弟-及弟二表面的解釋係同於第—表面 - ，下來如圖9(b)中所示，第—半導體晶片 品娜域72之第一表面Ua的預定位置 ；口曰=母-產 电路母板70之母-產品形成部72之第一表φ u ^至 车H5)。在覆晶接合後，以絕緣塑膠填充電路母板ΐΐϊ 一 ‘體晶片20之間的間隙，且更以已受到過塑 二: 滿塑膠22)來充塞此間隙(見圖5)。在圖9(bm， =與_)携長與短虛線之相__離為 接著’如圖9(c)中所示，藉由絕緣黏接劑 片26連接至第一半導體晶片2〇的第二表面。今弟—+導體晶 —接著’如圖9(d)中所示，第二半導體晶片％ 不之電極27)及設置在位置遠離第—半導體晶片2Q之電母 21 1352420 % ，上的連接焊墊18(見圖5)係葬ώ =路28自第二半導體晶片& U電々路28連接。應特別注意使 Γ上半導體裳置的起的迴路高度不高於卿 半¥體晶月26雜於第=可能地低，在本實施料， ίΐΓ,ίί 一半_晶片20以俾使第二半導體晶 2〇之外部邊緣的尺寸。 <外#邊緣突伸超過第—半導體晶片 70 ^著’如圖9(e)中所示，封妒件丨Μ 之母一產品形成區域72 二 係獨立地形成於電路母板 緣塑廢形成且覆蓋第一铸體^、面，上。封裝件12係以絕 ^田封裝件丨2_如彻轉移模製弟半導體晶片26及電路 中用以形成封裝件12之模f楛且二置所形成。在轉移模製裝置 以形成封裝件^2、’自每一 ^面f及與此上表面29相連並以的鶴部分係由上 弟一表面11a的側表面3〇 斜度延伸至產品形成部72之 表面Ua之電路】5的— ^^外，產品形成部72的第一 接著，如圖_中^自巧㈣突伸並受到裸露。 品形成部72之第一表面Jla延伸m口形成部72中形成自產 面29的連結用配線31。如圖$所_裝件12之側表面3〇與上表 自封裝件12突後的裸露電路 些連結用配線3i鋪覆 至封裝件12之上表面29之連 至此裸露電路15。延伸 匕，3)。在連結連接ίί 32:=端部，連線焊 導體f置40之下表面之外部電極終端方廷^冬端在上半 如圖10(b)中所示，外部電極終 ^下方亚與其連接。 每一產品形成部72<帛_ # ^ 係形成在電路母板70之 外部電極終=為ϊί二形成料㈣上卜 ^度在其為凸塊魏的狀打，物以=端1^^〇成〇= 22 副，電料板70成、電路板u的複數下料岭且！〇。藉由切 如圖10(d)中所示’接著將上半導體裝置* 半導體覆於下半導縣置ig上，= 製造了圖释)中所示上的連接焊墊办因此 接下來將夫昭同η Γ ㈣裝置1 ° 圖11為產品形ϋ2 18來解釋連結用配線31的製造方法。 件12之周邊突伸的線路為電。的狀恶。减不自矩形封裝 接者在電路母板7〇之笛_ ± τ- 11 橫剖面圖顯示了具有形成在H丰面^上形成遮罩75。圖U之 產品形成部72,而圖13為^面圖。H75的^母板7〇 遮罩75，且其位於封聚件以=f t2中，以黑色來顯示 表面11a上。此钟罢7ς / - 位於電路母板70的第一 所形成，且系猎由圖案化單一金屬板(例如Α1或StiS) 的結她2之-及第―H =通這 ® ί ;5" *?；τ 72 ^ 4；rr« 與線形部所構成，係由輪摩線所示由環形部 ;ί: :T76的線形部的末端在電路=方的優 子(例如，噴財嘴78將包含金屬粒 墨:Jcf 79。圖16之平 二勻厚度的 母板7〇之部分上的墨水層79。 中所不之已被施加至電路 23 狀的= Γ俾不損害填充狹縫76之墨水層79之形 79受ΪΪ更化^留f 1路t板”封裝件12之表面上的墨水層 理。此硬化處理消^了167_17Gt：下的3G分鐘處 體層，藉此形成如圖、所^的/機成分如黏結劑以形成導 ίο々1•主工π Η 17中所不之連結用配線31。建構自封萝杜 -表面側表面3GJl方並延伸遠達產品形成部第 15藉由每-連結用配線31而被露的電路 件12之上表面29的連結連的上表面， 出終端(iead-outterminal)的作二 f 15 〇 ”請在圖12、15及Π中省略了電路 第一實施例具有下列功效： (1)在下半導體裝置1〇中，罝 (4—露表面：電路15的-二:板二ΐ 連面接=露延Γ5的連結用配線31在封 面(電路板41Τ第:體裝置4〇之下表 電連接至封裝件12之上表極(f部電極終端⑷為 結連接焊墊32)之—部細結構qn用n(連 如，第-半導體晶片冓田^數+導體晶片（例 度(高度)必然會增加(高度，封裝件12的厚 上半導體裝置40之電極，二而，採用下列的結構： 設置在下半導體袈置覆且連接至 結用配線的部分(連、结連接:，12 =上表面29上之連 厚*變薄且不會受到下，)’因此可使電極43的 的影響，藉此可達到_餐#祕衣置10之封裝件12之厚度 運到車又缚結構的堆疊半導體裝置1。上半 24 成的^塊電極卜部電極終端)43為由例如焊球所形 鱗構，藉此致二㉝可，，300_的直徑加 (2)在下半導體譽構之堆豐半導體裝置1。 電路板11之If 採用下列的結構：具有封裝件之 裝件12突伸並因^二表面lla)之電路b的一部分自封 突伸超出封裝件露^此電路板U的外部邊緣 之突伸部的長;#⑯$封裝件12之周邊突伸之電路板11 b與連許設置在電路板11上之電路 的長度可較設置了凸H 路板之周邊之突伸部 較小尺寸的堆疊半導體^置^射者更短，藉此可達到 可達到較小尺寸及較薄結構之堆疊 (4) 半導體晶片堆疊及安裝於下半導體穿置10 集成度的堆疊半導體裝置！。口此可建構較高密度及較大 (5) 在下半導體裝置1 〇中，始田γ 丁 π丨^ 體裝置4〇連接的連接部連，上，此】以與上半導 結連接焊墊32)係設置在12^的^^分，即，連 連接部的排列並不會受到限制牛^表面29上，藉此 ^ 置1的設計自由度。 W叫味加了堆疊半導體裝 第二實施例 Ώ 19直23係關於本發明之第二訾大a仓丨^_认s 衣造方法。第二實施例侧於 ^1纟愛半導體裝置的 ^^槽81自封裝件12之側I㈣且在溝㈣ 、、盖揭，不了自封裝件12之側表面30且越過上二ί而设置。 溝“ ’而圖23顯示了被埋置於溝槽幻越^面29而設置的 心埂結用配線3]。封 25 « 筆株10
、"上表面29的環形部具有連結接連焊墊32的# H t衣造此結構之下半導體裝置10時，在藉由轉ft制f。 件12白勺步驟中，使用 ^昇衣來形成 對應至受到雜填^^^卩壁的^^^:數突 如圖20中所不，在轉移模製中使用由下模且_ 、。用配 模製模具84。此時，突伸部 在具， 有用以形 41 12 、莫样ίΓΐ作分散噴嘴87以利用包含金屬粒子的墨^ 77丈2 2及23中戶^示之溝槽幻中的墨染配線31。 4成如圖 根據此實施例’將墨水77導入溝槽81以 二成在自封裝件12之側表面奶且越ίΓ/Λ _，可達财至践.轉伸置部丨高度 圖24之平面圖顯示了已藉由本 . I置之製造方法所製造的第—半^例之堆疊半導體 線D-D所取的橫剖面圖。 、θ 為沿著圖24之 如圖24及圖25中所示，在第二每 下半導體裝置財，由絕鲜導體裝置之 11之第一表面lla側上之連線配線 姓二4曰9〇覆蓋電路板 封裝件12之側表面30延伸並到―與於^分’此特定部分自 上之電路板11的外部邊緣。 只轭例之下半導體裝置10 在此下半導體裝置1〇中，在 _ 下半導體裝置ω㈣造方料，實施例之 斤不’保護層90係 26 、於形成遷結用配線31之後笋由下 電路母板70之每一產品形^部72 7式壯戶=成：將絕緣塑膠歲於 達約與·件相|Γη的高度。接件12的外部周邊處，而 母板7。與保護層9G 彳=卜:卩電祕端I3 ’之後電路 的下半導體裝置10。又】刀剎以產生如圖24及圖25中所示 根據第二實施例，位於下丰 面30上之連結用配線31的邻八置1〇之封裝件12之側表 免了當外來物黏附至電路15σ及刀連蔓層9士0的保護，因此避 陷，巧加了轉铸贼時會料_路缺 第四貫施例 又 體裝疊半導 弟例之堆豐半導體裝置 向運接至 電路板u‘體晶片2〇的第二表面係藉由絕緣黏接劑25而°固定至因 电路板II。又，此為第二半導 二，削0而固疋至 接劑二而連了，第-半導體晶“之第 ，:上又在亦二將兩或更多半導體晶片以 連接中的ί 一 J置40上。在此情況下’亦可採用覆晶連接及電路 第五實施例 d 27為本發明弟五實施例堆疊半導 五實施例之堆疊半導财置】呈有下體裝置的^面圖。第 _裝置，在此實施射堆疊了三半導ΪΪ置甚至細了更多半 在堆疊了三或更多半導體裝置的結構中，在最下層之半導體 27 裝置與最上層之半導體裝置之間的堆聂 半導體裝置。在第-實施例的情況下m有—綠數的中間 半導體裝置(第-半導體裝置⑽在第層的半主導體裝^為下 的半導體裝置為上半導體裝置上層 導體裝置(第三半導體裝置)95具有某些不、)°雖“、、、中間半 -:，中之下彻裝置相同的結構此:半 極終端13鋪覆/連置:第二卜= 二f/結構，第三半導體裝置95上方之半 置之下表_上的外部電極終端顯 = 裝置95之封裝件12之上表面29之連結連接焊塾32第―+ ¥體 中間半導體裝置(第三半導體裝置於5具有封裝件η之 件9 連結連接焊墊32之結構係藉由自封裝 因此，次的上半導體裝置小於較低層次:導^ 半導更高密度及更大集=的堆疊 本於了本發明人所建構的本發明，但 制迕施例所採用的結構中，於下半導體裝置10之 件亦可藉由轉移模製來形成，在^ 鄰產品形成區域的空腔(凹穴）。圖28及 棟罐導入以形成嶋^ 、 /、 式使2膠流出，以形成相鄰產品形成部的封裝 28 1352420 • #。已在此塑膠之流入側及流出側上之流動路徑 及99具有均勻的厚度，且衫這些部分能触置電= 精神或範圍下，可修改及變化本發明。 專如圍之 參 . 【圖式簡單說明】 :t本發明之^實施例之堆疊半導财置的平面圖。 φ ® 2為圖1中沿著線A-A所取之放大橫剖面圖。 圖3為第-半導體裝置的平面圖，其 半導體裝置之-部分。 ^ 圖4為圖3中沿著線B_B所取之放大橫剖面圖。 圖5之放大橫剖面圖顯示了圖4之一部分。 圖6為第二半導體裝置的平關，其 半導體裝置之-部分。 Η 圖7為圖6巾沿著c_c所取之放大橫剖面圖。 斤圖上(=)8(b)、8(c)、8(d)、8(e)及8(f)之步驟橫剖面圖顯示了 癱之堆豐半導體裝置之製造方法中製造第二半導體裝 W 置的製造方法。 圖^) 9(b^:9(c)、9(d)及9(e)之部分步驟的橫剖面圖顯示 了弟一貫施例之堆豐半導體裝置的製造方法。 顯不了弟一 K杬例之堆豎半導體裝置的製造方法。 •㈤形Λ部辭面贿示了在上述I半導體裝置 - 之製造中封裝件已被形成於電路母板上的狀態。 圖12之橫剖面圖顯示了在上述第 遮罩已形成於封裝件上後電路母板的產品戦部1 政中田 圖13之平面關示了在上述第—半導體裝置之製造中當遮 29 5242〇 、'已板的產品形成部。 .圖15之橫到面_1?了^面圖^ 導電層被形成於封裝件時母〜體裳置之製造中當 電層已形成於封裝件上後導體裝置之製造中當導 ㈣之橫剖面圖：了路 以層構成之連結用配線已形“ ° 口形成部的一部分。 、牛上後％路母板之產 示了 圖1itL電路母板之產品形成部的—部分，其顯 形成溝槽已軸於封料之表面上裝置之衣造方法中電路 移模itmnSfef M喊上述之f _錢槽的轉 成溝剖面圖顯示了利用導電材料來填处^ 成漠面聽示了連結魏線已被形成於上述電路形 形成娜示了連結舰輪形成於上述電路 圖24之平面圖顯示了已藉由本發 導體裝置製造方法所製造出的第—半^體H心例之堆受半 圖25為圖24中沿著線〇七所取之橫^面圖。 圖27之㈣面圖顯示了根據本發明之第五實施例之堆疊半 30 1352420 ,導’體裝置。 圖28為根據本發明之另一實施例之堆疊半導體裝置中的下 半導硿裝置之平面圖。 圖29為根據本發明之另一實施例之堆疊半導體裝置中的下 半導體裝置之平面圖。 主要元件符號說明： 1 :堆疊半導體裝置 10 ··下半導體裝置 11電路板 1 la :第一表面 lib :第二表面 12 :封裝件 13 :複數之電極(外部電極終端） 15 :電路 16 :電路 17 :電路 18 :連接焊墊 19 :終端形成焊墊 20 :第一半導體晶片 21 :電極(凸塊電極） 22 :未填滿塑膠 25 :絕緣黏接劑 26 :第二半導體晶片 27 :電極 28 :導電電路 29 :矩形上表面 30 :傾斜侧表面 31 :連結用配線 31 1352420 3i :連結連接焊墊 40 :上半導體裝置 41 :電路板 42 :矩形封裝件 41a :第一表面 41b :第二表面 43 :複數之電極(外部電極終端) 45 :電路 46 :電路 47 :電路 48 :連接焊墊 49 :終端形成焊墊 50 :半導體晶片 '51 :絕緣黏接劑 52 :導電電路 60 :電路母板 61 :框架 62 :產品形成區域 70 :電路母板 71 :框架 72 :產品形成區域 75 :遮罩 76 :通孔(狹缝） 77 :墨水 78 :墨水喷射喷嘴 79 :墨水層 81 :溝槽 82 :下模具 83 :上模具 1352420 ,84·:模製模具 85 :空腔(凹穴） 幻：分散喷嘴 90 :保護層 95:中間半導體裝置(第三半導體裝置) 96 :箭頭 97 :箭頭 98 :塑膠部 99 :塑膠部
33

Claims (1)

  1. 側年6月17曰修正替換頁 96112814 (無劃線） f^〇^-b jrVR;； f、申請專利範圍： L —種堆疊半導體裝置，包含： (a)第一半導體裝置，包含： 面ΐ在該第一表面相反侧之第二表面上 該電路的-部分此電連接；㈣及表面係藉由 至少-半導體晶片，安裝於該電路板的 ΰί由ί接裝置而電連接至該電路板之該電‘的電極且 構成，且更覆蓋該半導體晶片及該連接 ^邑緣焉所 表ίΐΐϊί路部分’連接“電路板之該第- 件之上表二;: 件!成t該封聚 面係埋置在該封ί:中及、中至^亥另-末端部分之侧表 連裝置，堆疊在該第—半導體震置上，且星^ 連接至該連結聽線之刻—末端部分的電極。且具有电 申請專概圍第丨項之堆疊半導體，… 上’而第二半導亥電路板之該第-表面 體晶片上。體曰曰片係糟由心缘黏接劑而安胁該第-半導 一種堆疊半導體裝置，包含： (a)第一半導體裴置，包含： 3. 旦古猫ί ’在第—表面及在該第—表面相反側之笛-主 ^預疋圖案的電路，其+該第—表面及之^-表面上 ~ %路的—部分而彼此電連接； 表面係藉由 至少—半導體晶片’安裝於該電路板的該第—表面上，且 34 替換頁 ’更具有藉由連接裝置而雷逵h [__J6U281U^ 封裝件，由形成在該電路板之該電路的電極； ^，且更覆蓋該半導體晶片及緣塑膠所 表面的側表面；及 囟且延伸至該電路板之該第_ 連結用配線，具有：末端部分 办 露，並連接至該電^^之 大伸且受到裸 为’形成在該封褒件上並連接 表面上，及中間部 以中至少該另_末端‘側表二 連接至該賴置上，且具有電 ^p ^ ^邛刀係开>成於溝槽中，這歧溝;自# 雜件之該側表面越過該封裝件之該上表面而設置槽係自該 體^^月專^範圍第3項之堆疊半_裝置，其中在該下车塞 上Γ而笛if Τ'轉體晶片係安裝於該電路板之該第二表面 體晶片上了半導體晶片係藉由絕緣黏接劑而安裝至該第二半導 6. 一種堆疊半導體裝置，包含： (a)第—半導體裝置，包含： I古路板在弟一表面及在該第一表面相反側之第μ 圖，電路，其中該第-表面及該第上= 電路的—部分而彼此電連接； 由 至少—半導體晶片，安裝於該電路板的該第—表面上，且 35 100年6月17日修 96112814 (無劃線)替換頁 更具有藉由連接裝置而電遠接$缔 封裳件，由形成在該電路電ί的電極，· 構成，且更覆蓋該半導體曰月及^ ^ 的繞緣塑膠所 具有上表面及連接中該封農件 表面的側表面’·上表面且延伸至該電路板之該第- 稞露 裝物且_ c部分之側表面係埋置在該雖件/及保# 於，其巾魏制“成在ί 件之======其中該區域自_ 線之該另-末善分的^置上且具有電連接至_用配 圍第6項之堆疊半導體褒置，其中鋪覆該封裝 Ιΐϊί 線的該部分係形成於複數之溝槽内，這些溝槽 係自該封裝件的側表面設置而越過該上表面。 專利範圍第6項之堆疊半導體錢，其巾在該下半導 广A丄第=半導體晶片係安裝於該電路板之該第一表面 二而第一半導體晶片係'藉由絕緣黏接劑而安裝於該第一半導 體日日片上。 9‘種堆豐半導體裝置的製造方法，用以製造一堆疊半導體裝 置，其中兩半導體裝置係以兩層堆疊， 下半導體裝置係由下列步驟所製造： (a)備製一半導體晶片，其具有第一表面及在該第一表面相 36 100年6月17曰修正替換頁 反側奸 l 96112814^^y ⑼備面其ί在該第-表面上具有複數之電極； 產ίΐί if域係以水平及垂直對準的方式形成 ’這些產 表面及在此侧之第 -、有預疋圖案的電路，該第一乃筮_ 第-以⑶ 該有藉由連接裝 及 千泠體日曰片之母一該電極的連接焊墊； 成區域之該第二表面之該電路具有複數終端形 (c) Si體品形成區 备—呤士稽田運接裝置將該半導體晶片夕 電連接至每一該連接焊塾； ㈣由_轉簡奴具有上表 產品形成區域延伸遠達該 ίί路母板之每-該產品形成區域的 (e) 自:電路母板之每-該產品 (ί) ί^ί2ϊΐ；^ ⑼：著ί 一該產品形成區域“割該電路母 37 1352420 =¾替換頁 一上半導體裝置係由下列步驟所製造： ⑻備製-半導體晶片，其具有第—表 (i) 反側之第二表面，且在嗲筮二弟表面相 備製電_板表具有複數之電極； =上具有圖案的電路， = 係藉由貫通該第-表面舆i第以 面之該電路具有複數終端形 0) 之 形成區 緣 ΐίϊί成表面上的該半導體晶月及該連接褒置= ㈣成域ϊ該第二表面之該 板或該電:母的邊界線切割並分割該電路母 s步驟製造其中兩半導體震置係以兩層堆疊的堆疊半導 ⑻將該上半導齡置之該外部電極終端鋪覆於位於該下半 38 1352420 導體裝置. 100年6月17日修正替換頁 96112814 (無劃線） 該部分 ⑴ (2) =單層遮罩俾使此遮罩鋪覆且緊密地黏著至該 •^·二ί及該雖件之細表面與該上表面，此遮罩 ::巧應至該電路母板之每一該產品形成區域之該 弟一表面上之該連結用配線的狹缝； 在該電路母板之每一該產品形成區域之該第-表 面之整個區域上方施加包含金屬粒子之墨水至均勻 厚度 (3) (4) ^亥電路雜移除魏树卩不損轉充該遮罩 之該狹缝之該墨水的形狀；及 使殘留在該電路母板及該封裝件上的該墨水硬化 如申請專利範圍第9項之堆疊半導體裝置的製造方法， 丹Τ · ^形成該封裝件的該步驟⑼中，使用設有突伸部的模製 姑具來形顏·件並麵性地形成騎裝件之細表面與 =上表面上的溝槽，該些突伸部係對應至由該塑膠所填充^ 工腔之壁表面上的該連結用配線；及 在形成該連結用配線的妙驟(e)巾，_包含金屬粒子 的墨水來·設置在該封料之該表面上的該溝槽，且該墨 水受到硬化處理以形成該連結用配線。 土 12.如申請專利範圍第9項之堆疊半導體裝置的製造方法， 39 1352420 96112814 (無劃綠） ϋϋΐΐ 裝ΐ半片的該步驟(c)包含下列步驟： 日片，具有第—表面及在該第一表面相 接的+極了更具有用以在該第—表面上作覆晶連 表面相反侧的第二表面及=第— 電路連接的電極； u用以在该第-表面上作 ⑺晶片覆晶連接至該電 之母-遠產品形成區域的該連接焊墊； 板 (3=ΓΐίΓ該第二半導體晶片之該第二表面連接 至5亥弟一+導體晶片的該第二表面； 接 (4)ΐί==Γ第二半導體⑼的該電極與自該第一 半¥體曰曰片犬伸之位置處的該連接焊塾。 繼的製造方法， ⑴備製:第-半導：片 反侧的笛9乃/、有弟表面及在該第一表面相 及在該第-=反具有第-表面 νίΛ^τ^ ± 彳的弟一表面’此第二表面具有用 一半g體曰作電路連接的電極且當被堆疊至該第 裸有與該第-半導煙晶片之該‘ 之該第二表*連接 至該第—半導體晶 二表面固定 (4)利用導電電路連接該第 極與每一該連結焊墊。 —日曰片之每一該電 40 1352420 100年6月π曰修正替換頁 96112814 (無劃線） 14. 一種堆疊半導體裝置的製造方法，用以製造堆疊半導體 裝置，一下半導體装置係由下列步驟所製造： ⑻備製—半導體晶片’其具有第-表面及在該第-表面 相反側之第二表面，且在該第一表面上具有複數之電 極； (b)備製電路母板，其中：
    產品形成區域係以水平及垂直對準的方式形成，這些 ，品，區域在-第-表面及在此第-表面相反側： 弟一表面上具有預定圖案的電路，該第一及第二表面 之該電路的複數部分係藉由貫通該第一表面盘該 表面之間的電路所連接； 、 =品形成區域之該第一表面的該電路具有藉由連接 二而電連接至该半導體晶片之每一該電極的連接谭 Ξί成_之該第二表面之該_具有複數終端 —誠品形成
    片之每接，由連接裝置將該半導體晶 rHs , Μ電極電連接至母一該連接焊墊； 开之每一該產品形成區域的該第一表面上 二連接f 構成的封裝件，覆蓋該半導體晶片 具有上表面及侧表二 ^接至該上表面且延伸至品形賴_該第-表 連結狀線，其自該電路做之每-該產 表面與第:裝件之該側 受到裸露之該電路的ϋ連接至自該封裳件突伸並 41 1352420 替換頁 100年6月17日修正 96112814 (無劃線） (f) 在該電路母板之每—品形辆 形成由絕緣轉所触祕護層 結用配線自姆件之該側表面延伸⑶ 域之外部周邊的部分； 成& (g) 在該電路母板之每—該產品形成 該終端形成焊塾上形成外部電極終端；/一表面之 (h) ii每—該產σ°σ軸㈣崎界線蝴齡_電路 一上半導體装置係由下列步驟所製造： 面 .之電 ⑴，製-半晶片，其具有第—表面及在該第 =反側之第二表面，且在該第—表面上具有複數 0)備製電路母板，其中： =„以水平及垂直對準的方式形成，這些 ί:ΐ=ΐΐ 一第一絲及在此第—表面相反侧i ί:表面上具有預定圖案的電路，其中該第一及第二 ===^㈣卿-表面瓣 一表面的該電路具有藉由連接 連接至辭導體晶片之每—該電極的連接焊 ϊί成區域之該第二表面之該電路具有複數終端 導2ΪΪ之形成焊墊係設置相對應於該下半 置之該封裝件之該上表面上之該連結用配線的 (k)將該半導體⑼錄至該電料板之每— 區域之該第-表面上，並藉由連接 = 片之每-該電極連接至該連接焊塾f置將料¥體曰曰 ①形成封料，係由覆蓋該電路母板之每—該產品形成 42 1352420
    =¾替換頁 區域之該第-表面上的該半導體 絕緣塑朦所構成； 乃i亥連接褒 (m)在該電路母板之每一該產品形 之該終端形成焊墊上形成外部電t端.表面 ⑻沿ft一Ϊ產品形成區域的邊界線切割並分割該雷敗 母板或該電路母板與該封裝件；及 。電路 藉由下列步驟以兩層堆疊該兩半導體裝 (0) ϊϋίίΐ裝置之該外部電極終端鋪覆於位” 工+導體裝置之該職件之該上表面上之每一= 端與該連結用配線的該部ί。連接該外部電極终 如申請專利範圍第14項之堆疊轉體農 其中在形成連結用配線的該步驟()巾 方法， 下列步驟所形成： 4(e)中’該連結用配線係藉由 (1) 彎折科料俾使此遮罩顯 上之該連結用配線^缝產口口形成區域之該第一表面 (2) 在該電路母板之每—該產品形成區域之該 整個區域上方施加包含金私子之墨水至 ^ · ⑶自該電路母板移除該遮罩俾以 充該子 狹縫之該墨水的形狀；及 〜兄孤罩之該 (H殘留在該電路母板及該封裳件上的該墨水受到硬化 置的 16·如申請專利範圍第14項之堆燕 其中： " 在形成該封裝件的該步驟(d)中， 半導體裝置的製造方法， 使用設有突伸部的模製 43 1352420 100年6月17日修正替換頁 96112814 (無劃線） ，具來形成該封裝件並選擇性地形成該封裝件之該側表面與 該上表面上的溝槽，該些突伸部係對應至由該塑膠所填充的 空腔之壁表面上的該連結用配線；及 在形成該連結用配線的該步驟(e)中，利用包含金屬粒子 的墨水來填充设置在該封裝件之該表面上的該溝槽， 水受到硬化處理_成該賴舰線。 17.如申請專利範圍第14項之堆疊半導體裝置的製造方法， 其中女裝該半導體晶片的該步驟(c)包含下列步驟：
    ⑴備製：第-半導體晶片，具有第—表面及在該第一表面 相反側的第二表面，且更具有用以在該第一表面上作覆 接的電極；及第二半導體晶片，具有第—表面及在 =弟一表面相反側的第二表面，且更具有用以在該第一 表面上作電路連接的電極； ⑺^用該電極將該第—半導體晶片覆晶連接至該電路母板 之母一該產品形成區域的該連接焊墊；
    ⑺利用絕緣黏接劑將該第二半導體晶片之該第二表面 至該第一半導體晶片的該第二表面； (4)以導電線路連接該第二半導體晶 半_晶片突伸之位置處的該連接焊墊弟 利範圍* 14項之堆疊半導體裝置的製造方法， 〜半導體晶片的該步驟⑷包含下列步驟： ^‘ ··第一半導體晶片，具有第一表面及在該第一表面 且更具有用以在該案—表面之周邊處作 第二半導體晶片，具有第—表面及在 i 一表面二表面’此第二表面具有用以在該 曰曰片上時具有與該第-半導體晶狀該電極之裸露ϋ相 44 ⑽年6月17日修正替換頁 96112814 (無劃線） 同的尺寸； (2)至T電一铸體晶片之該第二表面連接 豕甩路母板之母一該產品形成區域的該第—表面； 至該用第絕」^ 半導/晶片之該第二表面固定 該電 (H導電電路連接該第一及第二半導體晶片Π 極與母一該連結焊墊。 19.— :堆疊半導體裝置，包含： 上具有預定圖案ΐ電J面相之第二表面 編細 士士導體晶片，係安裝於該電路板的 有糟由連接裝置而電連接至該電路且更 所構ΐ*且更覆蓋該半導體晶片及;;ί接=上的絕緣塑膠 上^之電極，形成在該電路板之該第二表面之該電路的 結用配線的-部ίί “ί 55二::j線矣該複數之連 面上受到裸露丨及 乃邻刀係在該封裝件之表 至該連結中的每一麵覆且電連接 體裝置之該封聚件的該表面上部分係於該下半導 其中該堆疊半導體裝置]稞，， 半導體裝置所建構。μ㈢由以複數層來堆疊三或更多 45 961二月(¾替換頁 20 所建 此半導體裝置包含. 上且在第一表面及在該第一表面相反側之第 複數部分係藉由貫•第二第：表面之該電路的 加以連接；μ表面/、°亥第一表面之間的電路來 具有ΐίίίί，係絲於路板麟第—表面上，且更 ^件心=電連接至該電路板之該電路的電極； 所構成路板之料—絲上的絕緣塑勝 複數之』半導體晶片及該連接裴置;及 上方；’ ’械錢電路板找第二表蚊該電路的 其中： 上表之，上，域結構具有 連 申至該第—表面的侧表面； 突伸並^到ίί 之該電路的—部分係自該職件 體裝置包含複數之連結用配線，此之連_ 面 表面延伸並越過朗裝件之 ϋ、。連接至自該雜件突伸並受到裸露的該電 層半或巧 導體裝置之電極，的部分。且牛^裝置之中間層之+ 21.如申請專利範圍第2〇項之丰宴 線的該部分係形成於溝槽中、， 自該封裝件之側表面設置並越過該上表面。 -係 46 100年6月π曰修正替換頁 96112814 (無劃線） 22· —種半導體裝置，包含： ^路 ，纟第_表面及在該第—表面相反側二 電路CCS電g該第-表面及第二表面係藉由該 更由+連導^置片而= ㉟ 構以該第一表面所 表面上之該電路的預定部八，μ電路板之該第-件之上表面上；及中間:二，’ ^末^分，形成在該封裝 端部分與該另-末端=成在f封裝件上並連接該末 面係埋置在該封裝件令:八至少该另一末端部分之侧表 23.如申請專利範圍第22項之 線在該封裝件之侧表面上往上延伸至s裝件tut用配 置，財該連結用配 方向和通過該封裝件之該上表面“方向延伸，該 置’其中該連結用配 該封裝件中。 i伸的部分之側表面係埋置在 請專利範園第a項之 線中在該封裝件之該側表上置’其令該連結用配 該封裝件中。 ^伸的部分之侧表面係埋置在 47 1352420 、Η一、圖式： 100年6月17日修正替換頁 96112814 (無劃線）
    48 1352420 '圖式 31 A 42
    20-26 50 · A 31 e a e e
    13 L· /
    φ[ο ο ό ο δ ο ο ο Ιό Φ 0! 〇〇〇 〇〇0 OICP Φ _ 4 Ο! 1 〇 〇 〇ΙΦ Φ 0! \ 〇 〇 〇|Q φ 〇! .〇 〇 〇!Φ ό 〇! 〇 〇 Old) 1 ι φ β y Αί JD ΟΟ Ο Ο Ο ΟίΦ 1 0 0 0 Ο 00 0 [ύ 一 ..1 ， g念獅m G^**0 crzx: λ vm μ a I« η I m a i« n i ki i m λ i 丨 n m· r««· rv « 1 1 Ί Μ I 111 111 II乃 ΗΊ II
    4〇 1 10 30 29 7 A 31 11 11a 31 圖1 第丨頁 1352420 式 圖 劂2
    第i頁 1352420 圖式 31 / 10
    圖3 10 \
    1352420 圖弐 10.
    20 22 11 40 〆 c 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 0 〇 〇 0 0 〇 〇 〇 〇 〇 € 0 〇 〇 〇 〇 〇 〇 〇 A 〇 〇 〇 ό 0 0 〇 〇 〇 〇 〇 〇 〇 0 〇 0 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 0 〇 〇 〇 〇 〇· 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇 50 43 c 圖6 42 1352420 圖‘式
    • 圖7 第y頁 1352420
    第（p頁 1352420 圖式
    圖9 1352420
    圖10 第&頁 1352420 式 圖
    5
    70 2 11 1352420 圖'式 72
    76 70 11a 75 76 70 75
    76 12 76 第π頁 1352420
    圖‘式 ^78
    75 70 75 圖15
    第U頁 1352420
    70 U 31
    3231153132 2 1352420
    第η頁 1352420 囡’式 87
    第外頁 1352420 s' Dt
    oxta 1— ^ro 3 5 2 2 9 ο 2 9
    第π頁 1352420
    第化頁 1352420
    1352420 看 > 圖式 31 10 〆 97 99 7 Γ \ — τ \
    ο ο ο ο Θ 31^Ξ=^0 〇 00 Ο Ο
    pub
    ：Φ]ό 4ρ.
    52 ο (Μ
    QQiO-t S3K ο ο Ρθ ppppppiO ο 〇 Θ Ο X >-31 113 11 98 96 圖28 1352420 參 圖式 10
    圖29 第q頁
TW096112814A 2006-04-17 2007-04-12 Stacked semiconductor device and fabrication metho TWI352420B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113529A JP5598787B2 (ja) 2006-04-17 2006-04-17 積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200810079A TW200810079A (en) 2008-02-16
TWI352420B true TWI352420B (en) 2011-11-11

Family

ID=38604066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096112814A TWI352420B (en) 2006-04-17 2007-04-12 Stacked semiconductor device and fabrication metho

Country Status (3)

Country Link
US (3) US7808093B2 (zh)
JP (1) JP5598787B2 (zh)
TW (1) TWI352420B (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8471374B2 (en) * 2006-02-21 2013-06-25 Stats Chippac Ltd. Integrated circuit package system with L-shaped leadfingers
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
WO2008078899A1 (en) * 2006-12-23 2008-07-03 Lg Innotek Co., Ltd Semiconductor package and manufacturing method thereof
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
JP2009094434A (ja) * 2007-10-12 2009-04-30 Elpida Memory Inc 半導体装置およびその製造方法
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7477811B1 (en) * 2008-03-25 2009-01-13 International Business Machines Corporation Method of forming a three-dimensional stacked optical device
US7480426B1 (en) * 2008-03-25 2009-01-20 International Business Machines Corporation Method of forming a three-dimensional stacked optical device
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI379367B (en) * 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101678969B1 (ko) * 2011-03-09 2016-11-23 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8692377B2 (en) 2011-03-23 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9548283B2 (en) * 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI581396B (zh) 2012-10-17 2017-05-01 環旭電子股份有限公司 立體堆疊式封裝結構及其製作方法
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
CN203026500U (zh) * 2012-12-25 2013-06-26 华为终端有限公司 堆叠封装器件
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9385070B2 (en) 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9842831B2 (en) 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
FR3041209B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Systeme electronique compact et dispositif comprenant un tel systeme
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN106847802B (zh) * 2016-12-29 2019-09-24 矽力杰半导体技术(杭州)有限公司 光学传感器封装组件及其制作方法和电子设备
CN108780790B (zh) * 2017-01-04 2020-10-27 华为技术有限公司 一种堆叠封装结构及终端
CN109637939B (zh) * 2017-10-09 2020-08-18 中芯国际集成电路制造(上海)有限公司 半导体封装模具、半导体器件及半导体器件的封装方法
TWI822504B (zh) * 2022-12-05 2023-11-11 勤誠興業股份有限公司 印刷電路板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400587B (en) 1999-01-06 2000-08-01 United Microelectronics Corp Multi-chip chip scale package
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US7443010B2 (en) * 2001-04-05 2008-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Matrix form semiconductor package substrate having an electrode of serpentine shape
DE10149689A1 (de) * 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7049691B2 (en) 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
DE10250538B4 (de) 2002-10-29 2008-02-21 Infineon Technologies Ag Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2004266271A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 電子部品の実装体及びその製造方法
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP2005203497A (ja) * 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
SG133445A1 (en) * 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package

Also Published As

Publication number Publication date
JP5598787B2 (ja) 2014-10-01
US9252125B2 (en) 2016-02-02
US20070241437A1 (en) 2007-10-18
US20130001755A1 (en) 2013-01-03
US8247896B2 (en) 2012-08-21
US7808093B2 (en) 2010-10-05
JP2007287922A (ja) 2007-11-01
TW200810079A (en) 2008-02-16
US20110001235A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
TWI352420B (en) Stacked semiconductor device and fabrication metho
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
TWI325626B (en) Method for packaging a semiconductor device
TWI327365B (en) Zigzag-stacked chip package structure
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
TWI380412B (en) Integrated circuit package system for stackable devices and method of manufacture thereof
TWI377630B (en) Semiconductor device and fabricating method thereof
CN103620762B (zh) 半导体装置
CN102299082B (zh) 半导体承载元件的制造方法及应用其的封装件的制造方法
TWI358815B (en) Stacked chip package structure with lead-frame hav
CN107408541A (zh) 系统级封装扇出叠层架构以及工艺流程
TWI330868B (en) Semiconductor device and manufacturing method thereof
TW200841442A (en) Stacked packing module
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
JP4397583B2 (ja) 半導体装置
US20110227204A1 (en) Semiconductor device and method for manufacturing a semiconductor device
TW200931546A (en) Integrated circuit package system with package integration
TW200805620A (en) Method of packaging a plurality of integrated circuit devices and semiconductor package so formed
JP2012079734A (ja) 半導体装置及び半導体デバイス並びにそれらの製造方法
TW200917440A (en) Improvements relating to semiconductor packages
US10685943B2 (en) Semiconductor chip package with resilient conductive paste post and fabrication method thereof
TWI331371B (en) Semiconductor device and manufacturing method thereof
TW201216430A (en) Pad configurations for an electronic package assembly
JP4959538B2 (ja) 半導体装置とその製造方法及び電子装置
KR20070076448A (ko) 집적 회로 및 그 형성 방법