KR20070076448A - 집적 회로 및 그 형성 방법 - Google Patents

집적 회로 및 그 형성 방법 Download PDF

Info

Publication number
KR20070076448A
KR20070076448A KR1020070003448A KR20070003448A KR20070076448A KR 20070076448 A KR20070076448 A KR 20070076448A KR 1020070003448 A KR1020070003448 A KR 1020070003448A KR 20070003448 A KR20070003448 A KR 20070003448A KR 20070076448 A KR20070076448 A KR 20070076448A
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
conductor
circuit die
die
Prior art date
Application number
KR1020070003448A
Other languages
English (en)
Other versions
KR101355274B1 (ko
Inventor
도날드 이 2세 호크
제임스 씨 파커
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20070076448A publication Critical patent/KR20070076448A/ko
Application granted granted Critical
Publication of KR101355274B1 publication Critical patent/KR101355274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

집적 회로는 제 1 기판, 제 1 기판에 부착된 집적 회로 다이 및 집적 회로 다이의 적어도 일부분 상에 배치된 제 2 기판을 포함한다. 제 2 기판은 제 1 기판의 컨덕터에 와이어 본딩되고 집적 회로 다이의 컨덕터에 전기적으로 접속된 적어도 하나의 컨덕터를 포함한다. 예시적인 실시예에서, 제 2 기판의 컨덕터는 집적 회로 다이에 코어 전력 및 접지 접속부를 제공하는 데에 사용된다.

Description

집적 회로 및 그 형성 방법{INTEGRATED CIRCUIT HAVING SECOND SUBSTRATE TO FACILITATE CORE POWER AND GROUND DISTRIBUTION}
도 1은 본 발명의 예시적인 제 1 실시예에 따라 구성된, 와이어 본드 패키지를 사용하는 패키지된 집적 회로의 단면도.
도 2는 도 1에 도시된 유형과 동일한 와이어 본드 패키지를 사용하는, 본 발명의 예시적인 제 2 실시예에 따른 패키지된 집적 회로의 노출된 부분의 투영도.
본 발명은 일반적으로 집적 회로에 관한 것으로, 보다 구체적으로는 패키지된 집적 회로 내의 전력, 접지 또는 그외 신호 라인의 배치에 관한 것이다.
당업계에는 광범위하고 다양한 서로 다른 유형의 집적 회로 패키지가 알려져 있다. 와이어 본드 패키지로서 불리는 하나의 패키지 유형은, 일반적으로 리드 프레임의 리드 또는 집적 회로 다이 상의 본드 패드에 상응하는 다른 유형의 기판을 접속시키는 데에 와이어 본드를 사용한다. 이러한 유형의 패키지는 PBGA(plastic ball grid array) 기판을 사용할 수 있으며, 따라서 와이어 본드 PBGA 패키지로도 칭할 수 있다.
이러한 패키지는 저가라는 장점에도 불구하고, 집적 회로 다이의 코어(core)에서 필요한 전력을 조달할 수 없을 수도 있으며, 특히 고전력의 응용기기에서, 전력 및 접지 컨덕터를 통해 현저한 전압 강하가 발생할 수도 있다. 따라서, 이러한 고전력의 응용기기에서, 플립-칩 패키지가 종종 사용된다. 그러나, 일반적으로 패키지 기판에서 사용되는 우수한 라인 루팅(line routing)과 같은 요소 때문에 플립-칩 패키지는 비용이 매우 높을 수 있다. 기판 내에 보다 저렴한 라인 루팅을 사용함으로써 플립-칩 패키지의 비용이 감소될 수 있지만, 결과적인 패키지는 원하는 단위 에지 당 신호의 수를 수용할 수 없을 수도 있다.
다양한 서로 다른 적층-다이 집적 회로 구성 또한 알려져 있다. 이것은 예로서, 미국 특허출원 공보번호 2002/0074637호의 "STACKED FLIP CHIP ASSEMBLIES", 미국 특허출원 공보번호 2005/0194674호의 "INTEGRATED CIRCUIT WITH RE-ROUTE LAYER AND STACKED DIE ASSEMBLY" 및 PCT 국제출원 WO 2005/034238호의 "ELECTRICAL SHIELDING IN STACKED DIES BY USING CONDUCTIVE DIE ATTACH ADHESIVE"에서 개시된 구성을 포함한다.
발명자 Thaddeus J. Gabara에 의해 2004년 12월 13에 출원된 미국 특허출원 일련번호 제 11/010,721호의 "INTEGRATED CIRCUIT WITH STACKED-DIE CONFIGURATION UTILIZING SUBSTRATE CONDUCTION"에는 적층-다이 구성을 갖는 집적 회로 내에 기판 전도를 제공하는 기술이 개시되었으며, 이것은 본 발명과 공통으로 양도되고 본 명세서에서 참조로서 인용되었다. 상기 문서에 개시된 일 구성에서, 집적 회로는 기 판 전도를 통해 자신에게 전류를 전달하는 적층의 상부 다이 및 적어도 하나의 적층의 추가 다이 외에 주어진 다이를 갖는, 적층으로 배열된 복수의 집적 회로 다이를 포함한다.
상기 참조 문헌에서 개시된 유형의 적층-다이 구성이 단일-다이 집적 회로 이상의 다양한 장점을 제공할 수 있지만, 그러한 구성은 일반적으로 와이어 본드 PBGA 패키지 및 그외 다른 유형의 종래의 와이어 본드 패키지의 전술된 코어 전력 문제 및 접지 배전 문제를 적절하게 처리할 수 없다.
따라서, 종래의 와이어 본드 패키지의 현저한 전압 강하가 발생하지 않으며 일반적인 플립-칩 패키지의 우수한 라인 루팅에 관련된 비용이 들지 않는 고전력 응용기기를 수용할 수 있는 개선된 집적 회로 패키징 구성이 필요하다.
본 발명의 예시적인 실시예는 코어 전력 및 접지 배선을 용이하게 하는 데에 사용되며, 패키지 기판에 부착된 집적 회로 다이 상에 배치되는 추가적인 기판을 갖는 향상된 패키징 배열을 제공한다.
본 발명의 측면에 따르면, 집적 회로는 제 1 기판, 제 1 기판에 부착된 집적 회로 다이 및 집적 회로 다이의 적어도 일부분 상에 배치되는 제 2 기판을 포함한다. 제 2 기판은 제 1 기판의 컨덕터에 와이어 본딩되고 집적 회로 다이의 컨덕터에 전기적으로 접속되는 적어도 하나의 컨덕터를 포함한다.
예시적인 일 실시예에서, 제 2 기판의 컨덕터는 집적 회로 다이에 코어 전력 및 접지 접속을 제공하는 데에 사용된다. 보다 구체적으로, 제 2 기판은 자신의 상부 표면 상의 복수의 컨덕터와, 자신의 하부 표면 상의 복수의 컨덕터 및 자신의 상부 표면으로부터 하부 표면까지 통과하는 복수의 비아(via)를 포함한다. 각 비아는 제 2 기판의 상부 표면 상의 하나 이상의 컨덕터와 제 2 기판의 하부 표면 상의 하나 이상의 컨덕터 사이의 전기적인 접속을 제공한다. 제 2 기판의 상부 표면 컨덕터는 제 1 기판의 각 컨덕터에 와이어 본딩되고, 제 2 기판의 하부 표면 컨덕터는 각 솔더 범프 또는 그외 다른 적합한 유형의 기판에서 다이로의 상호접속부를 통해 집적 회로 다이의 각 컨덕터에 전기적으로 접속된다.
본 발명의 다른 측면에 따르면, 집적 회로를 형성하는 방법이 제공된다. 방법은 집적 회로를 제 1 기판에 부착시키고, 집적 회로 다이의 적어도 일부분 상에 배치된 제 2 기판을 제공하고, 제 2 기판의 적어도 하나의 컨덕터를 제 1 기판의 컨덕터에 와이어 본딩하는 단계를 포함하며, 제 2 기판의 컨덕터는 집적 회로 다이의 컨덕터에도 전기적으로 접속된다. 제 2 기판은, 예를 들어 웨이퍼 레벨에서, 다이가 제 1 기판에 부착되기 전에 집적 회로 다이에 접속될 수 있다. 이와는 달리, 제 2 기판은 다이가 제 1 기판에 부착된 후에 집적 회로 다이에 접속될 수도 있다.
예시적인 실시예는 전술된 종래의 기술을 능가하는 현저한 장점을 다수 제공한다. 예를 들어, 이러한 실시예는 와이어 본드 PBGA 패키지 및 그외 종래의 와이어 본드 패키지 유형에서의 전술된 코어 전력 및 접지 배선 문제를 극복한다. 이들은 종래의 와이어 본드 패키지에서의 현저한 전압 강하를 나타내지 않으며 우수 한 라인 루팅을 갖는 일반적인 플립-칩 패키지에 대한 비용을 들이지 않고도 고전력 응용 기기를 수용할 수 있다.
본 명세서에서는 예시적인 복수의 집적 회로 및 그에 관련된 패키징 구성에 관해 본 발명이 기술될 것이다. 그러나, 도시된 특정한 집적 회로 및 패키징 배열은 오직 설명적인 예로서 제공된 것으로, 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 기술이 종래의 와이어 본드 및 플립-칩 패키지에 관한 향상을 제공하는 데에 필요한 광범위하고 다양한 다른 집적 회로 구성에서도 사용될 수 있다는 것이 명확해질 것이다.
도 1은 본 발명의 예시적인 제 1 실시예에 따라 구성된 패키지된 집적 회로(100)를 도시한 도면이다. 집적 회로(100)는 집적 회로 다이(102), 제 1 기판(104) 및 제 2 기판(106)을 포함한다. 집적 회로 다이(102)는 종래의 다이 부착 기술을 사용하여 제 1 기판(104)에 부착된다. 제 2 기판(106)은 도시된 바와 같이 집적 회로 다이(102) 상에 배치된다. 일반적으로, 제 2 기판(106)은 제 1 기판(104)의 컨덕터에 와이어 본딩되고 집적 회로 다이(102)의 컨덕터에 접속된 적어도 하나의 컨덕터를 포함한다. 하기에서 보다 상세하게 기술되는 바와 같이, 이러한 특정 실시예에서, 제 2 기판(106)의 컨덕터는 제 1 기판(104)과 집적 회로 다이(102) 사이의 코어 전력 및 접지 접속을 제공하는 데에 사용된다.
이 실시예에서의 제 1 기판(104)이 볼 그리드 어레이 기판(ball grid array substrate) 또는 보다 구체적으로 PBGA 기판을 포함하는 반면, 제 2 기판(106)은 플립-칩 기판을 포함한다. 그러나, 다른 실시예에서, 다른 유형의 기판들이 임의의 조합으로 사용될 수 있다는 점을 이해해야 한다.
집적 회로(100)는 제 2 기판(106)의 상부 표면에 부착되고 집적 회로 다이(102)로부터의 열 소산을 촉진시키도록 구성된 열 분산기(110)를 더 포함한다. 당업자가 이해하는 바와 같이, 열 분산기는 종래의 기술을 사용하여 금속 또는 그외의 적당한 재료로 형성될 수 있다. 다른 실시예에서, 열 분산기는 제거될 수도 있다.
이 실시예에서의 집적 회로(100)는 와이어 본드 유형 패키지를 사용하는 패키지된 집적 회로를 포함한다. 와이어 본드(108)는 제 1 기판(104)의 컨덕터를 집적 회로 다이(102)의 상부 표면 컨덕터에 접속시키는 데에 사용된다. 추가의 와이어 본드(108)는 제 1 기판(104)의 컨덕터를 제 2 기판(106)의 상부 표면 컨덕터에 접속시키는 데에 사용된다. 이 예시적인 실시예에서, 이러한 후방 컨덕터는 제 1 기판(104)으로부터 집적 회로 다이(102)로 코어 전력 및 접지를 공급하는 데에 사용되는 전력 및 접지 컨덕터이다. 본 명세서에서 사용되는 "전력"이라는 용어는 예를 들어, VDD 전력 공급, VSS 전력 공급, 또는 그외 포지티브 또는 네가티브 공급 전압을 지칭할 수 있으며 이에 제한을 두는 것은 아니다.
집적 회로(100)는 플라스틱과 같은 종래의 인캡슐레이션 재료(112)를 사용하여 인캡슐레이션 됨으로써(encapsulated), 패키지된 집적 회로를 형성한다. 이러한 예시적인 패키징 배열에서, 제 1 기판(104)의 하부 표면은 복수의 솔더 볼 또는 다른 유형의 접속기(114)를 포함하여 회로 보드 또는 그 외의 장착 구조체 상에서의 패키지된 집적 회로의 설치를 용이하게 한다. 패키징되고 집적된 와이어 본드 유형의 이러한 종래의 측면 및 다른 종래의 측면들은 이 분야에서 쉽게 이해될 것이며, 따라서 본 명세서에서 더 기술되지는 않을 것이다.
이 실시예의 제 2 기판(106)은 자신의 상부 표면 상의 복수의 컨덕터, 자신의 하부 표면 상의 복수의 컨덕터 및 자신의 상부 표면으로부터 자신의 하부 표면으로 제 2 기판을 통과하는 복수의 비아(via)(115)를 포함한다. 각 비아는 제 2 기판의 하나 이상의 상부 표면 컨덕터와 제 2 기판의 하나 이상의 하부 표면 컨덕터 사이의 전기적 접속을 제공한다. 전술된 바와 같이, 제 2 기판(106)의 상부 표면 컨덕터는 제 1 기판(104)의 각 컨덕터에 와이어 본딩된다. 제 2 기판(106)의 하부 표면 컨덕터는 각 솔더 범프 또는 그외 다른 적합한 유형의 기판에서 다이로의 상호접속부를 통해 집적 회로 다이(102)의 각 컨덕터에 전기적으로 접속된다.
도 2는 본 발명의 다른 실시예를 집적 회로(200)의 형태로 도시한 도면이다. 이 실시예는 도 1의 실시예와 유사하지만, 제 1 및 제 2 기판의 구성이 다르다. 이 도면에서는, 제 1 및 제 2 기판의 상부 표면 컨덕터 및 집적 회로 다이와 같은 특성을 보다 쉽게 도시하기 위해 도 1과 같은 단면도가 아닌 투영도가 제공되었다. 또한, 열 분산기 또는 캡슐레이팅 재료는 단순하고 명료한 설명을 위해 이 도면에서 생략되었다.
집적 회로(200)는 제 1 기판(204)에 부착된 집적 회로 다이(202)를 포함한다. 제 2 기판(206)은 집적 회로 다이 상에 배치된다. 제 2 기판의 상부 표면은 제 2 기판(206)의 하부 표면까지 제 2 기판(206)을 통과하는 비아(215)에 연결된 컨덕터(220)를 포함한다. 하부 표면에서, 비아(215)는 제 2 기판(206)의 (도시되지 않은) 하부 표면 컨덕터에 연결된다. 이러한 하부 표면 컨덕터는, 예를 들어 솔더 범프를 포함한 상호접속부(222)를 통해 집적 회로 다이(202)의 상부 표면 상의 (도시되지 않은) 상응하는 컨덕터에 연결된다.
제 1 기판(204)은 제 2 기판(206) 또는 집적 회로 다이(202) 상의 상응하는 컨덕터에 와이어 본딩되는 주변 컨덕터(224)를 포함한다. 보다 구체적으로, 제 1 기판(204)의 일부 주변 컨덕터(224)는 집적 회로 다이(202)의 상응하는 주변 컨덕터에 와이어 본딩되고, 제 1 기판(204)의 그외 주변 컨덕터(224)는 제 2 기판(206)의 상응하는 주변 컨덕터에 와이어 본딩된다. 이 실시예에서의 와이어 본딩은 각 컨덕터에 대한 본드 패드에서 수행되며, 본 명세서에서 사용되는 "컨덕터"라는 용어는 일반적으로 본드 패드, 전도성 트레이스, 솔더 볼 또는 그외 상호접속부, 또는 유사한 도전성 회로 소자의 임의의 결합을 포괄하는 것으로 해석되어야 한다.
본드 패드와 관련하여, 집적 회로 다이(202)는 자신의 주변부에 인접하게 배열된 복수의 본드 패드를 구비하는 상부 표면을 갖는다는 것을 알 수 있다. 집적 회로 다이는 상부 표면의 중심 영역에 배열된 복수의 본드 패드 또는 다른 유형의 컨덕터를 더 포함할 수도 있지만, 설명의 단순화 및 명확성을 위해 이 도면에서 그러한 컨덕터는 도시되지 않았다. 제 2 기판(206)은 집적 회로 다이(202)의 상부 표면의 중심 영역 상에 배치되며 집적 회로 다이(202)의 중심 영역의 본드 패드 또는 다른 컨덕터와 전기적으로 접촉하는 하부 표면 컨덕터를 구비한다. 이 실시예 에서, 제 2 기판(206)은 그것이 집적 회로 다이의 상부 표면의 주변 에지를 지나 연장하지 않도록 집적 회로 다이의 상부 표면의 중심 영역 상에 배치된다. 또한, 제 2 기판(206)은 실질적으로 집적 회로 다이(202)의 상부 표면의 대향하는 주변 에지들 사이에서 중심에 위치한다. 그러나, 제 1 기판, 집적 회로 다이 및 제 2 기판을 적층하는 데에는 그 외의 다수의 배열이 사용될 수 있다는 것을 이해할 것이다. 예를 들어, 제 2 기판은 하단에 배치된 집적 회로 다이의 하나 이상의 에지 위에서 연장할 수도 있다. 이러한 배열과 그외의 배열에서, 제 2 기판과 집적 회로 다이가 적어도 부분적으로 겹쳐지는 것이 고려된다. 또한, 주어진 적층은 복수의 추가적인 기판, 교번의 다이 및 기판, 또는 광범위하고 다양한 그 외의 적층 배열을 포함할 수 있다. 따라서 본 발명이 단일의 기판-다이-기판 적층 또는 그외의 특정 적층 배열로 제한되는 것은 아니라는 것을 이해할 것이다.
전술된 실시예에서와 같이, 제 2 기판(206)에 연관된 컨덕터는 집적 회로 다이(202)로 전력 및 접지 접속을 제공하는 데에 사용된다. 따라서, 제 1 기판(204)의 인접한 주변 컨덕터들은 각각 실질적으로 제 2 기판(206)의 인접한 주변 컨덕터의 폭보다 적은 폭을 가질 수 있다. 또한, 제 1 기판(204)의 인접한 주변 컨덕터들은 실질적으로 제 2 기판(206)의 인접한 주변 컨덕터의 피치(pitch)보다 작은 피치에 의해 분리될 수 있다. 이러한 폭 및 피지 배열은 단순화된 도면에 명확하게 도시되지 않았으며, 본 발명에서의 요구와 같이 도시되지는 않았다.
전술된 실시예는 종래의 실시에 대해 상대적으로 뚜렷한 장점을 제공한다. 예를 들어, 이러한 개선된 집적 회로 패키징 배열은 전술된 와이어 본드 PBGA 패키 지 및 그외 유형의 종래의 와이어 본드 패키지에서의 코어 전력 및 접지 배선 문제를 극복한다. 이들은 종래의 와이어 본드 패키지에서의 현저한 전압 강하를 나타내지 않고 일반적인 플립-칩 패키지에 대한 비용을 들이지 않고도 고전력 응용 기기를 수용할 수 있다. 전력 및 접지 배선에 있어서 조악한 라인 루팅도 사용될 수 있기 때문에, 제 2 기판(106) 또는 제 2 기판(206)은 비용이 감소된 플립-칩 유형의 기판일 수 있다. 제 1 기판(104) 또는 제 1 기판(204)은 단위 에지 당 다수의 신호를 제공하는 저렴한 PBGA 기판일 수 있다.
또한, 예시적인 실시예에서의 제 1 기판, 집적 회로 다이 및 제 2 기판의 적층된 배열은 와이어 본드의 3차원 분리를 제공하여 전력 공급부 및 접지 컨덕터가 입-출력(IO) 신호 라인으로부터 보다 쉽게 절연되도록 한다.
또한, 제 2 기판의 컨덕터는 특히 고전력 응용기기에서 종래의 상호접속부에서 나타날 수 있었던 현저한 전압 강하는 겪지 않으면서 집적 회로 다이에서 필요한 코어 전력을 전달할 수 있는 상대적으로 두꺼운 금속 구조체로서 형성될 수도 있다.
또한, 더이상 집적 회로 다이 상의 종래의 IO 링(ring)을 통해 코어 전력 및 접지를 가져올 필요가 없기 때문에, 예시적인 실시예는 집적 회로 다이 상의 영역 리소스를 유지한다. 이것은 제한된 조건에서의 패드에서 다이의 치수를 감소시킬 수 있다.
또한, 코어 전력 및 접지를 전달하는 데에 필요한 집적 회로 금속 리소스를 감소시키는 것은 예를 들어, 코어 내의 루팅 밀도를 증가시키고, 집적 회로 내의 금속 층의 수를 감소시키는 등, 집적 회로 비용을 감소시키는 결과를 가져온다.
본 실시예에서는 코어 전력 및 접지 배선에 대한 예시적인 실시예에서 사용되었지만, 제 2 기판은 패키지 기판으로부터 집적 회로 다이로의 다른 신호의 유형에서도 사용될 수 있으며, 본 발명이 이것으로 제한되는 것은 아니다.
도 1 및 도 2에 도시된 특정한 구성은 단지 설명을 위한 예시일 뿐이며, 본 발명의 범위를 제한하기 위한 것은 아니다. 또한, 임의의 종래의 소자는 설명의 명확성과 단순화를 위해 도면에서 생략되었다. 이렇게 생략된 소자들이 본 발명에서 주어진 실시예에 포함된다는 것을 당업자는 이해할 것이다.
본 발명의 다른 실시예는, 예를 들어, 각각 집적 회로 다이의 상부 표면의 다른 일부분 상에 배치된 추가적인 복수의 기판을 포함할 수도 있다.
또한 패키지된 집적 회로 내에 복수의 집적 회로 다이를 구비하는 것도 가능하며, 이때 이러한 각 다이는 본 명세서에서 기술된 방법으로 자신의 적어도 일부분 상에 배치된 적어도 하나의 추가적인 기판을 구비한다.
전술된 바와 같이, 본 발명의 주어진 실시예는 하나 이상의 집적 회로 다이를 포함할 수 있다. 이러한 배열에서, 복수의 동일한 다이들은 일반적으로 웨이퍼의 표면 상에 반복적인 패턴으로 형성된다. 각 다이는 다양한 구조 또는 회로를 포함할 수 있다. 개별적인 다이들은 웨이퍼로부터 컷되거나 다이싱되며(diced), 그 다음 집적 회로로 패키지된다. 당업자는 웨이퍼 및 패키지 다이를 다이싱하여 집적 횔를 생산하는 방법을 인지하고 있을 것이다. 이렇게 제조된 집적 회로는 이 발명의 중요한 부분이다.
전술된 실시예 중 하나에 따라 집적 회로를 제조할 때, 다이가 패키지 기판(104) 또는 기판(204)에 부착되기 전에, 상부에 배치된 기판(106) 또는 기판(206)을 웨이퍼 레벨에서 각 집적 회로 다이(102) 또는 다이(202)로 접속시키는 것이 바람직하다. 예를 들어, 만약 솔더 범프가 상부에 배치된 기판과 집적 회로 다이 사이의 상호접속을 제공하는 데에 사용된다면, 사용자는 상부에 배치된 기판의 컨덕터와 집적 회로 다이의 해당 컨덕터 사이의 전기 접속을 확립하는 데에 필요한 솔더 리플로우(solder reflow) 동작을 패키지 기판에 대해 수행할 필요가 없다. 상부에 배치된 기판이 웨이퍼 레벨에서 각 다이에 부착된 후에, 웨이퍼가 컷 또는 다이싱되며, 다이와 그 위에 배치된 기판을 각각 포함하는 결과적인 디바이스는 종래의 기술을 사용하여 패키지 기판에 부착되고 그 다음 본 명세서에서 전술된 바와 같이 와이어 본딩된다. 또한 다이가 패키지 기판에 부착된 후에 상부에 배치된 기판을 집적 회로 다이에 접속시키는 것도 가능하다.
다시 강조하지만, 본 발명의 전술된 실시예는 단지 설명을 위한 것이다. 후술될 특허청구범위의 범위로부터 벗어나지 않는 한, 다양한 다른 실시예가 가능하다는 것을 당업자는 이해할 것이다. 예를 들어, 기판, 다이, 와이어 본드, 본드 패드, 적층 배열 또는 패키지 유형과 같은 집적 회로 소자에 있어서 다양한 다른 구성들이 사용될 수 있다. 또한, 광범위하고 다양한 다른 프로세스 단계가 본 발명에 따른 집적 회로를 형성하는 데에 사용될 수 있다. 상기 실시예들과 그외의 다른 실시예들은 당업자들에게 쉽게 이해될 것이다.
본 발명에 따라 개선된 집적 회로 패키징 배열은 와이어 본드 PBGA 패키지 및 그외 종래의 와이어 본드 패키지 유형에서의 전술된 코어 전력 및 접지 배선 문제를 극복한다. 이들은 종래의 와이어 본드 패키지에서의 현저한 전압 강하를 나타내지 않고 우수한 라인 루팅을 갖는 일반적인 플립-칩 패키지에 대한 비용을 들이지 않고도 고전력 응용 기기를 수용할 수 있다.

Claims (10)

  1. 제 1 기판과,
    상기 제 1 기판에 부착된 집적 회로 다이(integrated circuit die)와,
    상기 집적 회로 다이의 적어도 일부분의 상단에 배치된 제 2 기판을 포함하되,
    상기 제 2 기판은 상기 제 1 기판의 컨덕터에 와이어 본딩되고(wire bonded) 상기 집적 회로 다이의 컨덕터에 전기적으로 접속되는 적어도 하나의 컨덕터를 포함하는
    집적 회로.
  2. 제 1 항에 있어서,
    상기 제 1 기판은 볼 그리드 어레이 기판(ball grid array substrate)을 포함하는
    집적 회로.
  3. 제 1 항에 있어서,
    상기 제 2 기판은 플립-칩(flip-chip) 기판을 포함하는
    집적 회로.
  4. 제 1 항에 있어서,
    상기 제 2 기판은 상기 제 2 기판의 상부 표면 상의 복수의 컨덕터와, 상기 제 2 기판의 하부 표면 상의 복수의 컨덕터 및 상기 제 2 기판의 상기 상부 표면으로부터 상기 제 2 기판의 상기 하부 표면까지 통과하는 복수의 비아(via)를 포함하되,
    상기 각 비아는 상기 제 2 기판의 하나 이상의 상부 표면 컨덕터와 상기 제 2 기판의 하나 이상의 하부 표면 컨덕터 사이의 전기적 접속을 제공하는
    집적 회로.
  5. 제 4 항에 있어서,
    상기 제 2 기판의 하부 표면 상의 복수의 컨덕터는 상기 집적 회로 다이의 각 컨덕터에 전기적으로 접속되는
    집적 회로.
  6. 제 5 항에 있어서,
    상기 제 2 기판의 하부 표면 상의 복수의 컨덕터는 각 솔더 범프(solder bumps)에 의해 상기 집적 회로 다이의 각 컨덕터에 전기적으로 접속되는
    집적 회로.
  7. 제 1 항에 있어서,
    상기 집적 회로 다이는 자신의 주변부에 인접하게 배열된 복수의 본드 패드 및 자신의 중심 영역에 배열된 복수의 컨덕터를 구비하는 상부 표면을 가지고,
    상기 제 2 기판은 상기 집적 회로 다이의 상부 표면의 중심 영역 상에 배치되고, 상기 중심 영역의 컨덕터와 전기적으로 접촉하는 컨덕터를 구비하는
    집적 회로.
  8. 제 1 및 제 2 기판 사이에 연결된 집적 다이를 포함하되,
    상기 제 1 기판은 상기 집적 회로 다이를 지지하고 상기 집적 회로 다이 및 상기 제 2 기판에 와이어 본딩되는 볼 그리드 어레이 기판을 포함하며,
    상기 제 2 기판은 상기 집적 회로 다이 상에 배치되어 상기 집적 회로 다이와 전기적으로 접촉하는 플립-칩 기판을 포함하는
    집적 회로.
  9. 집적 회로를 형성하는 방법에 있어서,
    상기 방법은
    집적 회로 다이를 제 1 기판에 부착시키는 단계와,
    상기 집적 회로 다이의 적어도 일부분 상에 배치된 제 2 기판을 제공하는 단계와,
    상기 제 2 기판의 적어도 하나의 컨덕터를 상기 제 1 기판의 컨덕터에 와이어 본딩하는 단계를 포함하되,
    상기 제 2 기판의 컨덕터는 상기 집적 회로 다이의 컨덕터에 전기적으로 접속되는
    집적 회로 형성 방법.
  10. 제 9 항에 있어서,
    상기 다이가 상기 제 1 기판에 부착되기 전에 상기 제 2 기판이 상기 집적 회로 다이에 접속되는
    집적 회로 형성 방법.
KR1020070003448A 2006-01-13 2007-01-11 집적 회로 및 그 형성 방법 KR101355274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/332,040 2006-01-13
US11/332,040 US20070164446A1 (en) 2006-01-13 2006-01-13 Integrated circuit having second substrate to facilitate core power and ground distribution

Publications (2)

Publication Number Publication Date
KR20070076448A true KR20070076448A (ko) 2007-07-24
KR101355274B1 KR101355274B1 (ko) 2014-01-27

Family

ID=38262430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003448A KR101355274B1 (ko) 2006-01-13 2007-01-11 집적 회로 및 그 형성 방법

Country Status (4)

Country Link
US (1) US20070164446A1 (ko)
JP (1) JP5522886B2 (ko)
KR (1) KR101355274B1 (ko)
TW (1) TWI464836B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI363240B (en) 2008-03-31 2012-05-01 Au Optronics Corp Active array substrate, electrode substrate, and liquid crystal display panel
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
US8405214B2 (en) * 2011-08-12 2013-03-26 Nanya Technology Corp. Semiconductor package structure with common gold plated metal conductor on die and substrate
US11227846B2 (en) 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
JP2022527848A (ja) 2019-03-29 2022-06-06 ライオス インテリジェント マシーンズ インコーポレイテッド ロボットシステム用のフレックスリジッドセンサアレイ構造
CN115831935B (zh) * 2023-02-15 2023-05-23 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563137A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置
JP3268740B2 (ja) * 1997-08-20 2002-03-25 株式会社東芝 Ａｓｉｃの設計製造方法、スタンダードセル、エンベッテドアレイ、及びマルチ・チップ・パッケージ
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
TWI313049B (en) * 2003-04-23 2009-08-01 Advanced Semiconductor Eng Multi-chips stacked package
US7262508B2 (en) * 2003-10-03 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit incorporating flip chip and wire bonding
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
JP4494249B2 (ja) * 2005-02-16 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW200731478A (en) 2007-08-16
JP2007189231A (ja) 2007-07-26
JP5522886B2 (ja) 2014-06-18
KR101355274B1 (ko) 2014-01-27
US20070164446A1 (en) 2007-07-19
TWI464836B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
JP5535026B2 (ja) スルーシリコンビア（ｔｓｖ）ワイヤボンド構造
KR101501739B1 (ko) 반도체 패키지 제조 방법
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
KR101640076B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
TW558818B (en) Semiconductor device and its manufacturing method
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US20080026506A1 (en) Semiconductor multi-chip package and fabrication method
US20060097402A1 (en) Semiconductor device having flip-chip package and method for fabricating the same
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
KR101740878B1 (ko) 반도체 장치
CN113410215B (zh) 半导体封装结构及其制备方法
JP2001156251A (ja) 半導体装置
US6861762B1 (en) Flip chip with novel power and ground arrangement
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법
US9721928B1 (en) Integrated circuit package having two substrates
US20210305210A1 (en) Dual-die semiconductor package and manufacturing method thereof
KR20040037561A (ko) 반도체패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
JP2014229831A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee