JP2010192680A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010192680A
JP2010192680A JP2009035546A JP2009035546A JP2010192680A JP 2010192680 A JP2010192680 A JP 2010192680A JP 2009035546 A JP2009035546 A JP 2009035546A JP 2009035546 A JP2009035546 A JP 2009035546A JP 2010192680 A JP2010192680 A JP 2010192680A
Authority
JP
Japan
Prior art keywords
wiring
ground
power supply
output circuit
data output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009035546A
Other languages
English (en)
Inventor
Satoru Itaya
哲 板谷
Satoshi Isa
聡 伊佐
Mitsuaki Katagiri
光昭 片桐
Masaru Sasaki
大 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009035546A priority Critical patent/JP2010192680A/ja
Priority to US12/707,996 priority patent/US8243465B2/en
Publication of JP2010192680A publication Critical patent/JP2010192680A/ja
Priority to US13/463,317 priority patent/US20130114223A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】データ出力回路を除くその他の回路に電源電圧又はグランド電圧を供給する配線の低インピーダンス化、データ出力回路のデータ信号伝送の高速化が可能な半導体装置を提供する。
【解決手段】半導体チップ１の上面に追加基板２ａ及び追加基板２ｂが設けられている。各追加基板２ａ、２ｂに形成された第１の電源用追加配線層１０ｄ及び第１のグランド用追加配線層１０ｓは半導体チップ１上に所定の導電領域を形成している。第１の電源配線４０Ｃ1dあるいは第１のグランド配線４０Ｃ1sは追加配線層１０ｄ、１０ｓを介して接続されている。第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sはＤＱ系信号配線４０ＣDQに対して引出方向が同一方向であり帰還電流経路を形成している。第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sはＤＱ系信号配線４０ＣDQに対して近接して配置されている。
【選択図】図６

Description

本発明は、電源用配線及びグランド用配線を有する半導体装置に関する。
近年、半導体チップの複数の電源用電極パッド間、または複数のグランド用電極パッド間の電位のばらつきを低減させる技術を用いることで電気的特性を向上させた半導体装置が開発されている。このような半導体装置は、例えば、複数の電源用電極パッドへの電源電圧をパッケージ基板内の電源用配線から共通化して供給するとともに、複数のグランド用電極パッドへのグランド電圧をパッケージ基板内のグランド用配線から共通化して供給することで、電位のばらつきを防止している。
図１は、本発明に関連する技術による半導体装置の半導体チップ周辺部概略図である。また、図２は、図１に示す半導体装置の縦断面図である。また、図３は半導体チップ搭載側から見た半導体装置の基板配線図であり、図４は外部端子側から見た半導体装置の基板配線図である。
図１〜図４に示す例では、配線基板２０２上に搭載された半導体チップ２０１の上面の両側部分に複数の電極パッド２２０からなるパッド列２２０Ｐが形成されている。
半導体装置には、外部から電位が供給される電源・グランドとして複数種類のものが存在する。これら複数種類の電源・グランドの中には、データ出力用回路に主として電源電位及びグランド電位を供給する第２の電源・グランド系（ＶＤＤＱ・ＶＳＳＱ）と、データ出力回路を除くその他の回路に主として電源電位及びグランド電位を供給する第１の電源・グランド系（ＶＤＤ・ＶＳＳ）とが含まれる。
図１に示す半導体装置の構成の場合、第１の電源用パッド２２０Ｑ1dは、両側のパッド列２２０Ｐのいずれにも含まれている。同様に、第１のグランド用パッド２２０Ｑ1sは、両側のパッド列２２０Ｐに含まれている。すなわち、第１の電源・グランド系（ＶＤＤ・ＶＳＳ）の電位は、半導体チップ内の広い範囲に供給される。このため、半導体チップ２０１上の第１の電源・グランド用のパッド（ＶＤＤパッド・ＶＳＳパッド）は、半導体チップ２０１上に分散して配置される場合がある。
一方、第２の電源用パッド２２０Ｑ2d及び第２のグランド用パッド２２０Ｑ2sは、ＤＱ系信号用パッド２２０ＱDQの近傍に配置されている。つまり、第２の電源・グランド系（ＶＤＤＱ・ＶＳＳＱ）の電位は、半導体チップのデータ入出力パッドの近傍にて外部から半導体チップ内部に供給される。このため、第２の電源・グランド用のパッド（ＶＤＤＱパッド・ＶＳＳＱパッド）は、半導体チップ上のデータ入出力パッド（ＤＱパッド）の近傍に配置される。
これら各パッドと、接続ランド２３０とはボンディングワイヤ２０６で接続されており、各接続ランド２３０からは配線が延びている。
図１〜図４に示す半導体装置の例では、各パッドと各接続ランドとがいずれもボンディングワイヤで直接接続されている。これに対して、配線基板に実装された半導体チップ上に、電源又はグランドの追加配線層を設けた構成が特許文献１あるいは特許文献２に開示されている。特許文献１あるいは特許文献２に開示された、半導体チップ上に設けた追加配線層を用いて電源配線又はグランド配線を引き廻す手段は、配線基板上の電源配線及びグランド配線のインピーダンスを低減するために、有用な方法である。
特開２００４−３２７７５７号公報 特開２００３−３３２５１５号公報
しかし、特許文献１あるいは特許文献２に開示された手段をＤＲＡＭ等の半導体チップを搭載した半導体装置に用いた場合、配線基板の電源配線及びグランド配線のインピーダンスは低減するにもかかわらず、信号伝送の高速化が阻害されるという問題が生じた。
そこで、本願発明者らは、この問題について鋭意研究を行なった結果、上記問題が以下の原因により生じることを見出した。
上述したように、外部から電位が供給される電源・グランドには、主にデータ出力回路を除くその他の回路に電源電位及びグランド電位を供給する第１の電源・グランド系（ＶＤＤ・ＶＳＳ）と、主にデータ出力用回路に電源電位及びグランド電位を供給する第２の電源・グランド系（ＶＤＤＱ・ＶＳＳＱ）とが含まれる。
このうち、第１の電源・グランド系（ＶＤＤ・ＶＳＳ）の電位は、半導体チップ内の広い範囲に供給される。このため、半導体チップ上の第１の電源・グランド用のパッド（ＶＤＤパッド・ＶＳＳパッド）は、半導体チップ上に分散して配置される場合がある。例えば、図１に示した２列エッジパッド配置の半導体チップにおいては、第１の電源・グランド系のパッドは、両端のパッド列に配置されている。つまり、図３及び図４に示すように、第１の電源配線２４０Ｃ1d及び第１のグランド配線２４０Ｃ1s（第１の電源・グランド系）を配線基板２０２上で半導体チップ２０１の周囲を引き廻した場合、以下の問題を生じる。例えば、図５に示すように第１の電源配線２４０Ｃ1dを引き廻すと、配線を引き廻す距離が長くなる部分を生じる、あるいは、配線途中で他の配線を避けるために配線幅の減少や配線長の更なる増加を余儀なくされる箇所を生じる、といった問題を生じる。従って、第１の電源・グランド系は、特許文献１あるいは特許文献２で開示されているような追加配線層を用いて引き廻しを行う配線方法が、配線のインピーダンスを低減できるため、有利である。
一方、第２の電源用パッド２２０Ｑ2d及び第２のグランド用パッド２２０Ｑ2sは、ＤＱ系信号用パッド２２０ＱDQの近傍に配置されており、これら各パッドからのボンディングワイヤ２０６は互いに並走するように引き出されている。このように、第２の電源用パッド２２０Ｑ2d及び第２のグランド用パッド２２０Ｑ2sからのボンディングワイヤ２０６の引出方向と、ＤＱ系信号用パッド２２０ＱDQからのボンディングワイヤ２０６の引出方向とを揃えておくことで、第２の電源・グランド系が、出力データ信号の帰還電流経路を形成し、出力回路のスイッチングに起因するスイッチングノイズを低減している。
しかしながら、第２の電源・グランド系の電源配線を、半導体チップ上に形成された追加配線層にて引き廻した場合、第２の電源用パッド２２０Ｑ2d及び第２のグランド用パッド２２０Ｑ2sからのボンディングワイヤ２０６の引出方向と、ＤＱ系信号用パッド２２０ＱDQからのボンディングワイヤ２０６の引出方向とが異なる方向となってしまう。その結果、第２の電源・グランド系による出力データ信号の帰還電流経路が崩れ、スイッチングノイズの低減効果の低下、つまり、スイッチングノイズの増加が起こり、信号伝送の高速化が阻害されてしまう。
本発明の半導体装置は、配線基板と、配線基板上に実装され、データ出力回路及びデータ出力回路を除くその他の回路を有する半導体チップと、データ出力回路を除くその他の回路には、半導体チップ上の所定の導電領域を経由する第１の経路で配線基板からの第１の電源電位又は第１のグランド電位が供給され、データ出力回路には、該データ出力回路から配線基板に出力されるデータ信号の帰還電流経路を形成する第２の経路で配線基板からの第２の電源電位又は第２のグランド電位が供給される。
本発明によれば、データ出力回路を除くその他の回路には、半導体チップの周囲を引き廻すことなく、半導体チップ上の所定の導電領域を経由する第１の経路で第１の電源電位又は第１のグランド電位が供給される。すなわち、データ出力回路を除くその他の回路には、半導体チップの周囲を引き廻す配線に比べ、ベタパターンに近い太さの配線を通ることができ、直線的な経路で電源電位又はグランド電位を供給することができるため、配線のインピーダンスが低減する。また、データ出力回路には、帰還電流経路を形成する第２の経路で配線基板からの第２の電源電位又は第２のグランド電位が供給される。このため、出力回路のスイッチングに起因するスイッチングノイズが低減し、よって、データ信号伝送の高速化が可能となる。
本発明によれば、データ出力回路を除くその他の回路に電源電圧又はグランド電圧を供給する配線の低インピーダンス化を実現しつつ、データ出力回路におけるデータ信号伝送の高速化が可能な半導体装置を提供することができる。
本発明に関連する技術における半導体装置の半導体チップ周辺部概略図である。 図１に示す半導体装置の縦断面図である。 本発明に関連する技術における半導体装置の基板配線図（半導体チップ搭載側）である。 本発明に関連する技術における半導体装置の基板配線図（外部端子側）である。 図３に示す基板配線図の中で特定の外部端子から電極パッドまでの配線を説明する図である。 本発明の一実施形態に係る半導体装置の半導体チップ周辺部概略図である。 図６に示す半導体装置の縦断面図である。 本発明の一実施形態に係る半導体装置の基板配線図（半導体チップ搭載側）である。 本発明の一実施形態に係る半導体装置の基板配線図（外部端子側）である。 本発明の一実施形態に係る半導体チップのデータ出力回路及びデータ出力回路を除くその他の回路のブロック図である。 図８に示す基板配線図の中で特定の外部端子から電極パッドまでの第１の電源配線を説明する図である。 本発明の一実施形態の基板配線図における、ＤＱ系信号および第２の電源／グランドについての配線図である。 本発明に関連する技術の基板配線図における、ＤＱ系信号および第２の電源／グランドについての配線図である。 図８に示す基板配線図（半導体チップ搭載側）における、所定のＤＱ系信号配線と所定の第２のグランドとの関係を示す図である。 図９に示す基板配線図（外部端子側）における、所定のＤＱ系信号配線と所定の第２のグランドとの関係を示す図である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図であって、配線基板上に半導体チップが実装された状態を示す図である。 図１６に示す半導体チップ上に追加配線層を有する追加基板が積層された状態を示す図である。 図１７に示す半導体チップにおいて、電極パッドと追加配線層とがボンディングワイヤにより接続された状態を示す図である。 図１８に示す半導体チップにおいて、追加配線層と配線基板上の接続ランドとが複数のボンディングワイヤにより接続された状態を示す図である。 図１９に示す半導体チップにおいて、電極パッド（第１の電源／グランド以外）と配線基板上の接続ランドとが複数のボンディングワイヤにより接続された状態を示す図である。 図１６から図２０に示す工程を経て製造された本発明の一実施形態に係る半導体装置の縦断面図である。 本発明の他の実施形態に係る半導体装置の半導体チップ周辺部概略図である。 図２２に示す半導体装置の縦断面図である。
（第１の実施形態）
次に、図面を参照しながら本発明を実施するための形態について説明する。
図６は、本発明の一実施形態に係る半導体装置の半導体チップ周辺部概略図である。また、図７は、図６に示す半導体装置の縦断面図である。また、図８は半導体チップ搭載側から見た半導体装置の基板配線図であり、図９は外部端子側から見た半導体装置の基板配線図である。さらに、図１０に、本発明の一実施形態に係る半導体チップのデータ出力回路及びデータ出力回路を除くその他の回路のブロック図を示す。
なお、以下の説明において用いられる文言である「ＤＱ系」とは、データ入出力に用いられる系を意味し、「ＣＡ系」とはコマンド−アドレス系を意味する。
「第１の電源」、「ＶＤＤ」とは、データ出力回路を除くその他の回路の電源を指す。「第１のグランド」、「ＶＳＳ」とは、データ出力回路を除くその他の回路のグランドを指す。「第２の電源」、「ＶＤＤＱ」とは、データ出力回路の電源を指す。「第２のグランド」、「ＶＳＳＱ」とは、データ出力回路のグランドを指す。
また、各符号の添字は、以下の対応関係となる。すなわち、各添字は、「ＣＡ」及び「Ａ」はＣＡ系、「ＤＱ」及び「Ｑ」はＤＱ系、「ｄ」は電源、「１ｄ」は第１の電源配線、「２ｄ」は第２の電源配線、「Ｓ」はグランド、「１s」は第１のグランド、「２s」は第２のグランド、「Ｌ」はランド、「Ｃ」は配線、をそれぞれ意味する。
［半導体装置の構成］
本実施形態の半導体装置は、図７に示すように、配線基板２の上面（半導体チップ搭載側）に封止樹脂５にて封止された半導体チップ１を有する。本実施形態の半導体チップ１の平面形状は矩形であり、辺１Ｑ、辺１Ｑと対向した側の辺１Ａ、辺１Ｑと辺１Ａとを結ぶ辺１ｄ、辺１Ｑと辺１Ａとを結び、かつ辺１ｄと対向した側の辺１ｓとを有する。
図１０に示すように、半導体チップ１は、データ出力回路７ａ及びデータ出力回路７ａを除く他の回路７ｂを有する。データ出力回路７ａを除く他の回路７ｂとしては例えば、メモリコア部（メモリセルアレイ）や入力回路、その他周辺回路（例えば、ＰＬＬ、ＤＬＬ、昇圧回路等）が含まれる。
配線基板２の上面（半導体チップ搭載側）には図８に示すように、複数の接続ランド３０、信号配線４０Ｗが形成されている。一方、配線基板２の下面（外部端子側）には、図９に示すように、複数の外部端子４、信号配線４０Ｗが形成されている。また、配線基板２には複数のビア３が配線基板２を貫通するように形成されている。配線基板２の上面側の信号配線４０Ｗは接続ランド３０とビア３とを電気的に接続している。また、配線基板２の下面側の信号配線４０Ｗは外部端子４とビア３とを電気的に接続している。すなわち、接続ランド３０と外部端子４とは電気的に接続されている。
また、半導体チップ１の上面に追加基板２ａが設けられており、この追加基板２ａの上面には第１のグランド用追加配線層１０ｓが形成されている。また、この追加基板２ａ上には追加基板２ｂがさらに設けられている。この追加基板２ｂの上面には第１の電源用追加配線層１０ｄが形成されている。つまり、図６及び図７に示す半導体チップの場合、第１の電源用追加配線層１０ｄと第１のグランド用追加配線層１０ｓとはいずれも半導体チップ１上に積層されており、互いに異なる層に追加配線層を構成していることとなる。なお、第１の電源用追加配線層１０ｄと第１のグランド用追加配線層１０ｓとはいわゆるベタパターンであり、これらは、半導体チップ１上に所定の導電領域を形成していることとなる。また、図２１に示すように、半導体チップ１の上面に形成する追加基板は、第１のグランド用追加配線層１０ｓ及び第１の電源用追加配線層１０ｄの両方の配線層を形成した１枚の追加基板（多層基板）２ｃであっても良い。
また、半導体チップ１は、複数の電極パッド２０を有し、これら各電極パッド２０は、配線基板２上の各接続ランド３０とボンディングワイヤ６によって電気的に接続されている。また、これら各電極パッド２０は、両端部の一列に配列されており、それぞれＤＱ系パッド列２０Ｑ、ＣＡ系パッド列２０Ａを構成している。つまり、これらＤＱ系パッド列２０Ｑ、ＣＡ系パッド列２０Ａは、追加基板２ａ及び追加基板２ｂからなる導電領域と半導体チップ１の端部との間に配置されている。
一方、配線基板２上には、ＤＱ系パッド列２０Ｑ及びＣＡ系パッド列２０Ａの各電極パッド２０に対応して設けられた接続ランド３０の他、第１の電源用追加配線層１０ｄに対応した接続ランド３０Ｌ1d及び第１のグランド用追加配線層１０ｓに対応した接続ランド３０Ｌ1sが設けられている。
［電気的接続関係］
次に、図６を参照しながら、データ出力用回路７a、データ出力用回路７aを除くその他の回路７ｂ、各電極パッド２０、各接続ランド３０、各電源配線、及び各グランド配線の電気的な接続関係について説明する。なお、ＤＱ系パッド列２０Ｑは、データの入出力用のパッド列であり、データ入出力系パッド列、あるいは第１のパッド列と呼称する場合がある。また、ＣＡ系パッド列２０Ａは、コマンド−アドレス用のパッド列であり、コマンド−アドレス系パッド列、あるいは第２のパッド列と呼称する場合がある。
・データ出力用回路
データ出力用回路７ａは、第２の電源用パッド２０Ｑ2d、ＤＱ系信号用パッド２０ＱDQ及び第２のグランド用パッド２０Ｑ2sに接続されている。データ出力用回路７ａには後述するように、第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sから第２の電源電位及び第２のグランド電位が供給される。
・データ出力用回路を除くその他の回路
他の回路７ｂは、第１の電源用パッド２０Ｑ1d及び第１のグランド用パッド２０Ｑ1s、ＣＡ系信号用パッド２０ＡCAに接続されている。他の回路７ｂには、後述するように、第１の電源用追加配線層１０ｄを経由して第１の電源配線４０Ｃ1dからの第１の電源電位が供給され、かつ第１のグランド用追加配線層１０ｓを経由して第１のグランド配線４０Ｃ1sからの第１のグランド電位が供給される。
・ＤＱ系パッド列−接続パッド−ＤＱ系信号配線、第２の電源／グランド配線
まず、ＤＱ系パッド列２０Ｑと、接続ランド３０と、ＤＱ系信号配線あるいは第２の電源配線／グランド配線と、の接続関係について説明する。
ＤＱ系パッド列２０Ｑは、半導体チップ１の辺１Ｑ側に形成されている。このＤＱ系パッド列２０Ｑは、第１の電源用パッド２０Ｑ1d、第２の電源（ＶＤＤＱ）用パッド２０Ｑ2d、ＤＱ系信号用パッド２０ＱDQ、第２のグランド（ＶＳＳＱ）用パッド２０Ｑ2s、及び第１のグランド用パッド２０Ｑ1sを含む。これら各パッドのうち接続ランド３０に接続されるものは、辺１Ｑ側に配置された接続ランド３０に接続されている。以下、これら各電極パッド２０について、図６の上側に配置されているものから順に説明する。
第１の電源用パッド２０Ｑ1dは、第１の電源用追加配線層１０ｄにボンディングワイヤ６で接続されている。
第２の電源用パッド２０Ｑ2dは、第２の電源用接続ランド３０Ｌ2dにボンディングワイヤ６で接続されている。第２の電源用接続ランド３０Ｌ2dは、第２の電源配線４０Ｃ2dに接続されている。
ＤＱ系信号用パッド２０ＱDQは、ＤＱ系信号用接続ランド３０ＬDQにボンディングワイヤ６で接続されている。ＤＱ系信号用接続ランド３０ＬDQは、ＤＱ系信号配線４０ＣDQに接続されている。
第２のグランド用パッド２０Ｑ2sは、第２のグランド用接続ランド３０Ｌ2sにボンディングワイヤ６で接続されている。第２のグランド用接続ランド３０Ｌ2sは、第２のグランド配線４０Ｃ2sに接続されている。
第１のグランド用パッド２０Ｑ1sは、第１のグランド用追加配線層１０ｓにボンディングワイヤ６で接続されている。
なお、第２の電源用接続ランド３０Ｌ2dからの第２の電源配線４０Ｃ2dの引出方向、及び第２のグランド用パッド３０Ｌ2sからの第２のグランド配線４０Ｃ2sの引出方向は、ＤＱ系信号用接続ランド３０ＬDQからのＤＱ系信号配線４０ＣDQの引出方向と同一方向である。すなわち、第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sは、ＤＱ系信号配線４０ＣDQに対して帰還電流経路を形成しており、これによって出力回路のスイッチングに起因するスイッチングノイズを低減している。
また、第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sは、いずれもＤＱ系信号配線４０ＣDQに対して近接して配置されることが好ましい。このように近接して配置することで、第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sとＤＱ系信号配線４０ＣDQとの相互インダクタンスを大きくすることができる。その結果、ＤＱ系信号配線４０ＣDQの実効インダクタンスの値がさらに低減することで低ノイズ化され、信号伝送の更なる高速動作が可能となる。
・ＣＡ系パッド列−接続パッド−各配線
次に、ＣＡ系パッド列２０Ａと、接続ランド３０と、各配線との接続関係について説明する。
ＣＡ系パッド列２０Ａは、辺１Ａ側に形成されている。このＣＡ系パッド列２０Ａは、第１の電源用パッド２０Ｑ1d、ＣＡ系信号用パッド２０ＡCA、第１のグランド用パッド２０Ｑ1sを含む。これら各パッドのうち接続ランド３０に接続されるものは、辺１Ａ側に配置された接続ランド３０に接続されている。これら各電極パッド２０について、図６の上側に配置されているものから順に説明する。
第１の電源用パッド２０Ｑ1dは、第１の電源用追加配線層１０ｄにボンディングワイヤ６で接続されている。
ＣＡ系信号用パッド２０ＡCAは、ＣＡ系信号用接続ランド３０ＬCAにボンディングワイヤ６で接続されている。ＣＡ系信号用接続ランド３０ＬCAは、ＣＡ系信号配線４０ＣCAに接続されている。
第１のグランド用パッド２０Ｑ1sは、第１のグランド用追加配線層１０ｓにボンディングワイヤ６で接続されている。
・第１の電源用配線−接続ランド−追加配線層
次に、第１の電源配線４０Ｃ1d、第１の電源用接続ランド３０Ｌ1d及び第１の電源用追加配線層１０ｄの配置関係について説明する。
第１の電源用接続ランド３０Ｌ1dは、半導体チップ１の辺１ｄ側に形成されている。また、第１の電源配線４０Ｃ1dは、第１の電源用接続ランド３０Ｌ1dに接続されている。これら第１の電源用接続ランド３０Ｌ1d及び第１の電源配線４０Ｃ1dはベタパターンである。また、第１の電源用接続ランド３０Ｌ1dは、第１の電源用追加配線層１０ｄに複数のボンディングワイヤ６で接続されている。
・第１のグランド用配線−接続ランド−追加配線層
次に、第１のグランド配線４０Ｃ1s、第１のグランド用接続ランド３０Ｌ1s、第１のグランド用追加配線層１０ｓの配置関係について説明する。
第１のグランド用接続ランド３０Ｌ1sは、半導体チップ１の辺１ｓ側に形成されている。また、第１のグランド配線４０Ｃ1sは、第１のグランド用接続ランド３０Ｌ1sに接続されている。これら第１のグランド用接続ランド３０Ｌ1s及び第１のグランド配線４０Ｃ1sは、ベタパターンである。また、第１のグランド用接続ランド３０Ｌ1sは、第１のグランド用追加配線層１０ｓに複数のボンディングワイヤ６で接続されている。
このように、本実施形態の場合、第１の電源配線４０Ｃ1dあるいは第１のグランド配線４０Ｃ1sは、電極パッド２０に直接接続されているのではなく、追加配線層１０ｄ、１０ｓを介して接続されている。
［半導体装置の動作］
次に、以上のような構成を特徴とする本発明の半導体装置の動作について図５、図１１〜図１５を用いて説明する。
図５は上述したとおり、図３に示す基板配線図の中で特定の外部端子から電極パッドまでの配線を説明する図である。図１１は、図８に示す基板配線図の中で特定の外部端子から電極パッドまでの配線を説明する図である。図１２は、本発明の一実施形態の基板配線図における、ＤＱ系信号および第２の電源／グランドについての配線図である。図１３は、比較のための、本発明に関連する技術の基板配線図における、ＤＱ系信号および第２の電源／グランドについての配線図である。図１４は、図８に示す基板配線図（半導体チップ搭載側）における、所定のＤＱ系信号配線と所定の第２のグランドとの関係を示す図である。図１５は、図９に示す基板配線図（外部端子側）における、所定のＤＱ系信号配線と所定の第２のグランドとの関係を示す図である。
まず、図５と図１１とを比較して、基板配線図の中で特定の外部端子から電極パッドまでの電流経路について説明する。
図５に示す本発明に関連する技術の電流経路は、以下のとおりである。
［１］外部端子２０４
↓
［２］基板配線パターン（第１の電源配線２４０Ｃ1d：配線幅が減少した部分（図中Ａ部）、及び破線で示す細長いパターン（図中Ｂ部）を含む）
↓
［３］接続ランド２３０
↓
［４］ボンディングワイヤ２０６
↓
［５］電極パッド２２０
一方、図１１に示す本実施形態の電流経路は、以下のとおりである。
［１’］外部端子４
↓
［２’］基板配線パターン（第１の電源配線４０Ｃ1d：ベタパターンに近い太さであり、配線幅が減少した部分（図中Ａ’部）は含まない）
↓
［３’］接続ランド３０Ｌ1d
↓
［４’］複数のボンディングワイヤ６
↓
［５’］第１の電源用追加配線層１０ｄ（ベタパターン）
↓
［６’］ボンディングワイヤ６
↓
［７’］電極パッド２０
図５に示す構成の場合、［２］基板配線パターンにおいて、上記電流経路中に配線幅が減少した部分（図中Ａ部）、及び破線で示す細長いパターン（図中Ｂ部）が存在する。これに対して、図１１に示す本発明の［２’］基板配線パターンでは、電流経路となっている配線パターンにおいては、配線幅が減少した部分（図中Ａ’部）や細長いパターン部分が含まれておらず、ベタパターンに近い太さを有する。従って、基板上での配線インピーダンスは、図１１に示す本発明の構成のほうが図５に示す本発明に関連する技術よりも低くなる。
また、図１１に示す本発明の構成の場合、［５’］第１の電源用追加配線層１０ｄもベタパターンであるためインピーダンスは、ベタパターンでない基板配線パターンよりも低い。さらに、図１１に示す本発明の構成の場合、［３’］接続ランド３０Ｌ1dと［５’］第１の電源用追加配線層１０ｄとが［４’］複数のボンディングワイヤ６で接続されている。すなわち、ボンディングワイヤを複数本とすることで、１本のボンディングワイヤに比べて低インピーダンスである。
図５に示す構成の場合、外部端子２０４と電極パッド２２０とは半導体チップ２０１を迂回するようにして結線されている。一方、図１１の構成の場合、半導体チップ１上の所定の導電領域である第１の電源用追加配線層１０ｄを経由するため、データ出力回路を除くその他の回路には、直線的な電流経路である第１の経路Ｒ１で第１の電源電位及び第１のグランド電位が供給されることとなる。つまり、本発明の場合、外部端子４から電極パッド２０までの導体の距離が本発明に関連する技術よりも短くなっている。このため、本発明は、本発明に関連する技術よりも低インピーダンスで外部端子と電極パッドの間を接続することが可能となる。
次に、図１２及び図１３を用いて、ＤＱ系信号配線と、第２の電源用配線及び第２のグランド用配線の配置関係について説明する。なお、図１２では、簡単のため第２の電源配線４０Ｃ2dと第２のグランド配線４０Ｃ2sとをひとつにまとめて描いている。また、図１３も同様に、第２の電源配線２４０Ｃ2dと第２のグランド配線２４０Ｃ2sとをひとつにまとめて描いている。
図１２に示す本実施形態の構成においては、データ出力回路には、データ出力回路から配線基板２に出力されるデータ信号の帰還電流経路を形成する第２の経路Ｒ２で配線基板２から第２の電源電位又は第２のグランド電位が供給される。つまり、本実施形態は、第２の電源配線４０Ｃ2d、第２のグランド配線４０Ｃ2sからなる第２の経路Ｒ２がＤＱ系信号配線４０ＣDQと隣接して同じ方向に引き出すように配線されているため、実効インダクタンスを低減化することができる。
これに対して、特許文献１では、任意の電源用配線及びグランド用配線を追加配線層で引き廻している。このことは、本発明において、図１３に示すように、第２の電源配線２４０Ｃ2dと第２のグランド配線２４０Ｃ2sを、本発明の第１の電源配線４０Ｃ1d及び第１のグランド配線４０Ｃ1sと同じように第１の電源用追加配線層１０ｄ及び第１のグランド用追加配線層１０ｓを用いて引き廻すことに相当する。つまり、図１３に示す構成では、ＤＱ系信号配線２４０ＣDQに対して第２の電源配線２４０Ｃ2dおよび第２のグランド配線２４０Ｃ2sは、離れた位置に設けられることとなり、互いに隣接していないこととなる。
ここで、図１２に示す本発明の構成と、図１３に示す構成とについて、実効インダクタンス値をシミュレーションにより算出した。図１２に示す構成では、実効インダクタンス値を、図１３に示す構成に比べて約１／４に低減可能であるとの結果を得た。つまり、図１２に示す構成は、リターンパスである第２の経路Ｒ２が、ＤＱ系信号配線４０ＣDQと隣接して配線されているので、電圧の降下やノイズ増大を抑制することができ、よって、信号伝送の高速化が可能となる。
また、第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sは、いずれもがＤＱ系信号配線４０ＣDQと近接して配置されることが好ましい。このように互いに近接して配置することで、第２の電源配線４０Ｃ2d及び第２のグランド配線４０Ｃ2sとＤＱ系信号配線４０ＣDQとの相互インダクタンスを大きくすることができる。その結果、ＤＱ系信号配線４０ＣDQの実効インダクタンスの値がさらに低減することで低ノイズ化され、よって信号伝送の更なる高速動作が可能となる。
次に、図１４及び図１５を用いて所定のＤＱ系信号配線と所定の第２のグランド用配線との関係を説明する。
本発明では、第２の電源・グランド系（ＶＤＤＱ・ＶＳＳＱ）を、出力データ信号と並走して半導体チップから引き出す構成としている。このことにより、第２の電源・グランド系を追加配線層を用いて引き廻す場合（図１３に示すような構成）に比べ、配線基板上においても、図１４及び図１５に示すように、第２の電源・グランド系（ＶＤＤＱ・ＶＳＳＱ）の配線が出力データ信号の配線に近い位置を通るように配線基板を構成することができる。その結果、ＤＱ系信号線の実効インダクタンスの値がさらに低減し、よって信号伝送の更なる高速動作が可能となる。
［半導体装置の製造プロセス］
次に、本発明の半導体装置の製造プロセスについて、図１６〜図２０を参照して説明する。
図１６に示すように、ＣＡ系パッド列２０Ａ及びＤＱ系パッド列２０Ｑが形成された半導体チップ１をフェイスアップ（回路面が上）状態で配線基板２に実装する。
次に、図１７に示すように、半導体チップ１上に第１の電源用追加配線層１０ｄ及び第１のグランド用追加配線層１０ｓを形成する。なお、本実施形態では、半導体チップ１上に追加基板２ａを設け、この追加基板２ａ上にさらに追加基板２ｂを積層して設けている。そして、追加基板２ａの上面に第１のグランド用追加配線層１０ｓを形成し、追加基板２ｂ上に第１の電源用追加配線層１０ｄを形成する。
次に、図１８に示すように、第１の電源用パッド２０Ｑ1dと第１の電源用追加配線層１０ｄとをボンディングワイヤ６により接続する。また、第１のグランド用パッド２０Ｑ1sと第１のグランド用追加配線層１０ｓとをボンディングワイヤ６により接続する。
次に、図１９に示すように、第１の電源用追加配線層１０ｄの任意の箇所と配線基板２上の第１の電源用接続ランド３０Ｌ1dとを複数のボンディングワイヤ６により接続する。同様に、第１のグランド用追加配線層１０ｓの任意の箇所と配線基板２上の第１のグランド用接続ランド３０Ｌ1sとを複数のボンディングワイヤ６により接続する。
次に、図２０に示すように、ＤＱ系パッド列２０Ｑと、接続ランド３０（ＤＱ系信号用接続ランド３０ＬDQ、第２の電源用接続ランド３０Ｌ2d、第２のグランド用パッド３０Ｌ2sを含む）とをボンディングワイヤ６により接続する。同様に、ＣＡ系パッド列２０Ａと、接続ランド３０（ＣＡ系信号用接続ランド３０ＬCAを含む）とをボンディングワイヤ６により接続する。
最後に、配線基板２の半導体チップ１や追加配線層１０ｄ、１０ｓが積層されている側を封止樹脂５で封止（モールディング）し、配線基板２の封止樹脂５で封止されている側とは反対側の面に外部端子４となる半田ボール（例えば、Ｓｎ−Ａｇ−Ｃｕからなる）を形成する。これにより、図７のような本発明の半導体装置が完成する。
（第２の実施形態）
次に、図２２に本発明の他の実施形態に係る半導体装置の半導体チップ周辺部概略図を示す。また、図２３に、図２２に示す半導体装置の縦断面図を示す。
図６及び図７等に示した第１の実施形態に係る半導体装置は、半導体チップ１上に追加基板２ａを設け、この追加基板２ａ上にさらに追加基板２ｂを積層して設けられている構成であった。そして、追加基板２ａの上面に第１のグランド用追加配線層１０ｓが形成され、追加基板２ｂ上に第１の電源用追加配線層１０ｄが形成されている構成であった。つまり、第１の実施形態に係る半導体装置は、積層された２枚の追加基板のそれぞれに追加配線層が形成された構成を有するものであった。
これに対して、図２２及び図２３に示す構成は、１枚の追加基板２ａの上面に第１のグランド用追加配線層１０ｓ及び第１の電源用追加配線層１０ｄが並べて形成された構成となっている。つまり、第１のグランド用追加配線層１０ｓ及び第１の電源用追加配線層１０ｄは、半導体チップ１上の同一面上に配置されている。第１のグランド用追加配線層１０ｓは、第１のグランド用接続ランド３０Ｌ1sに近い側に形成され、第１の電源用追加配線層１０ｄは、第１の電源用接続ランド３０Ｌ1dに近い側に形成されている。なお、これ以外の構成は第１の実施形態に係る半導体装置と同様であるため詳細の説明は省略するものとする。
上記では、半導体装置として、ＤＲＡＭを例に説明したが、本発明はこれに限定されるものではない。例えば、データ出力回路とその他の回路とに各々別電源が供給されるようなロジック回路についても発明を適用できる。
１ 半導体チップ
１ａ パッケージ外形
２ 配線基板
２ａ 追加基板
２ｂ 追加基板
２ｃ 追加基板（多層基板）
３ ビア
４ 外部端子
５ 封止樹脂
６ ボンディングワイヤ
７ａ データ出力用回路
７ｂ データ出力用回路を除く他の回路
１０ｄ 第１の電源用追加配線層
１０ｓ 第１のグランド用追加配線層
２０ 電極パッド
２０Ｐ パッド列
２０Ａ ＣＡ系パッド列
２０ＡCA ＣＡ系信号用パッド
２０Ａ1d 第１の電源用パッド
２０Ａ1s 第１のグランド用パッド
２０Ｑ ＤＱ系パッド列
２０ＱDQ ＤＱ系信号用パッド
２０Ｑ1d 第１の電源用パッド
２０Ｑ1s 第１のグランド用パッド
２０Ｑ2d 第２の電源用パッド
２０Ｑ2s 第２のグランド用パッド
３０ 接続ランド
３０ＬCA ＣＡ系信号用接続ランド
３０ＬDQ ＤＱ系信号用接続ランド
３０Ｌ1d 第１の電源用接続ランド
３０Ｌ1s 第１のグランド用接続ランド
３０Ｌ2d 第２の電源用接続ランド
３０Ｌ2s 第２のグランド用パッド
４０ＣCA ＣＡ系信号配線
４０ＣDQ ＤＱ系信号配線
４０Ｃ1d 第１の電源配線
４０Ｃ1s 第１のグランド配線
４０Ｃ2d 第２の電源配線
４０Ｃ2s 第２のグランド配線
４０Ｐ 配線パターン
４０Ｗ 信号配線
Ｒ１ 第１の経路
Ｒ２ 第２の経路

Claims (6)

  1. 配線基板と、
    前記配線基板上に実装され、データ出力用回路及び前記データ出力用回路を除く他の回路を有する半導体チップと、を備え、
    前記データ出力用回路を除く他の回路には、前記半導体チップ上の所定の導電領域を経由する第１の経路で前記配線基板からの第１の電源電位又は第１のグランド電位が供給され、
    前記データ出力用回路には、該データ出力用回路から前記配線基板に出力されるデータ信号の帰還電流経路を形成する第２の経路で前記配線基板からの第２の電源電位又は第２のグランド電位が供給される半導体装置。
  2. 配線基板と、
    前記配線基板上に実装され、データ出力用回路及び前記データ出力用回路を除く他の回路を有する半導体チップと、
    前記半導体チップ上に配置された配線層と、を備え、
    前記データ出力用回路を除く他の回路には、前記配線層を含む第１の経路で前記配線基板から第１の電源電位又は第１のグランド電位が供給され、
    前記データ出力用回路には、該データ出力用回路から前記配線基板に出力されるデータ信号の帰還電流経路を形成する第２の経路で前記配線基板から第２の電源電位又は第２のグランド電位が供給される半導体装置。
  3. 配線基板と、
    前記配線基板上に実装され、データ出力用回路及び前記データ出力用回路を除く他の回路を有する半導体チップと、
    前記半導体チップ上に配置された配線層と、
    前記データ出力用回路へのデータ信号の入出力に用いられるデータ信号配線と、
    前記データ出力用回路に第２の電源電位を供給するための第２の電源配線及び前記データ出力用回路に第２のグランド電位を供給するための第２のグランド配線と、を備え、
    前記データ出力用回路からの前記第２の電源配線及び前記第２のグランド配線は、前記データ出力用回路からの前記データ信号配線の引出方向に沿った方向に引き出されており、
    前記データ出力用回路を除く他の回路には、前記配線層を含む第１の経路で前記配線基板から第１の電源電位又は第１のグランド電位が供給され、
    前記データ出力用回路には、前記第２の電源配線及び前記第２のグランド配線からなる第２の経路で前記配線基板から第２の電源電位又は第２のグランド電位が供給される半導体装置。
  4. 前記配線層は、前記第１の電源電位を供給する電源用配線層及び前記第１のグランド電位を供給するグランド用配線層を含み、前記電源用配線層及び前記グランド用配線層は、半導体チップ上に積層して形成されている請求項２または３に記載の半導体装置。
  5. 前記配線層は、前記第１の電源電位を供給する電源用配線層及び前記第１のグランド電位を供給するグランド用配線層を含み、前記電源用配線層及び前記グランド用配線層は、半導体チップ上の同一面上に配置されている半導体装置。
  6. 前記配線基板上に形成された前記第１の電源電位を供給する第１の電源配線と、前記配線基板上に形成された前記第１のグランド電位を供給する第１のグランド配線と、を有し、
    前記第１の電源配線と前記配線層とは複数のボンディングワイヤで接続され、かつ前記第１のグランド配線と前記配線層とは複数のボンディングワイヤで接続されている半導体装置。
JP2009035546A 2009-02-18 2009-02-18 半導体装置 Pending JP2010192680A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009035546A JP2010192680A (ja) 2009-02-18 2009-02-18 半導体装置
US12/707,996 US8243465B2 (en) 2009-02-18 2010-02-18 Semiconductor device with additional power supply paths
US13/463,317 US20130114223A1 (en) 2009-02-18 2012-05-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035546A JP2010192680A (ja) 2009-02-18 2009-02-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2010192680A true JP2010192680A (ja) 2010-09-02

Family

ID=42559739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035546A Pending JP2010192680A (ja) 2009-02-18 2009-02-18 半導体装置

Country Status (2)

Country Link
US (2) US8243465B2 (ja)
JP (1) JP2010192680A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
JP2012104707A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体パッケージ
US8405214B2 (en) * 2011-08-12 2013-03-26 Nanya Technology Corp. Semiconductor package structure with common gold plated metal conductor on die and substrate
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
KR102043369B1 (ko) * 2012-11-21 2019-11-11 삼성전자주식회사 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
US10643192B2 (en) * 2016-09-06 2020-05-05 Bank Of American Corporation Data transfer between self-service device and server over session or connection in response to capturing sensor data at self-service device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353365A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 半導体装置
JP2003332515A (ja) * 2002-05-09 2003-11-21 Sharp Corp 半導体集積回路装置およびその製造方法
JP2006114595A (ja) * 2004-10-13 2006-04-27 Hitachi Ltd 半導体装置
JP2007095970A (ja) * 2005-09-28 2007-04-12 Elpida Memory Inc 半導体パッケージの製造方法及び半導体パッケージ

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231305A (en) * 1990-03-19 1993-07-27 Texas Instruments Incorporated Ceramic bonding bridge
WO1996023320A1 (en) * 1995-01-24 1996-08-01 Intel Corporation High performance integrated circuit package
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US5895977A (en) * 1996-08-08 1999-04-20 Intel Corporation Bond pad functional layout on die to improve package manufacturability and assembly
JPH1092857A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体パッケージ
US5838072A (en) * 1997-02-24 1998-11-17 Mosel Vitalic Corporation Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6410989B1 (en) * 1999-01-04 2002-06-25 International Rectifier Corporation Chip-scale package
US6274925B1 (en) * 1999-07-21 2001-08-14 Conexant Systems, Inc. Low inductance top metal layer design
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
US6972484B2 (en) * 2000-10-13 2005-12-06 Texas Instruments Incorporated Circuit structure integrating the power distribution functions of circuits and leadframes into the chip surface
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
JP4091838B2 (ja) * 2001-03-30 2008-05-28 富士通株式会社 半導体装置
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP3958156B2 (ja) * 2002-08-30 2007-08-15 三菱電機株式会社 電力用半導体装置
JP2004103703A (ja) * 2002-09-06 2004-04-02 Ricoh Co Ltd 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム
JP2004296613A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2004327757A (ja) 2003-04-25 2004-11-18 Toshiba Corp 半導体装置
US7202546B2 (en) * 2003-10-03 2007-04-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with copper interconnect and top level bonding/interconnect layer
CN100527413C (zh) * 2004-06-07 2009-08-12 富士通微电子株式会社 内置有电容器的半导体装置及其制造方法
US7151309B2 (en) * 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
JP4199724B2 (ja) * 2004-12-03 2008-12-17 エルピーダメモリ株式会社 積層型半導体パッケージ
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
JP4827556B2 (ja) * 2005-03-18 2011-11-30 キヤノン株式会社 積層型半導体パッケージ
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
JP4707095B2 (ja) * 2005-05-09 2011-06-22 ルネサスエレクトロニクス株式会社 半導体回路
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
US20070164446A1 (en) * 2006-01-13 2007-07-19 Hawk Donald E Jr Integrated circuit having second substrate to facilitate core power and ground distribution
US7443011B2 (en) * 2006-02-10 2008-10-28 Marvell International Technology Ltd. System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
US7772107B2 (en) * 2006-10-03 2010-08-10 Sandisk Corporation Methods of forming a single layer substrate for high capacity memory cards
US20080197474A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
JP4405524B2 (ja) * 2007-03-27 2010-01-27 株式会社東芝 半導体装置
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
US7768123B2 (en) * 2007-09-26 2010-08-03 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
JP2010171289A (ja) * 2009-01-26 2010-08-05 Oki Data Corp 画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353365A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 半導体装置
JP2003332515A (ja) * 2002-05-09 2003-11-21 Sharp Corp 半導体集積回路装置およびその製造方法
JP2006114595A (ja) * 2004-10-13 2006-04-27 Hitachi Ltd 半導体装置
JP2007095970A (ja) * 2005-09-28 2007-04-12 Elpida Memory Inc 半導体パッケージの製造方法及び半導体パッケージ

Also Published As

Publication number Publication date
US8243465B2 (en) 2012-08-14
US20130114223A1 (en) 2013-05-09
US20100208443A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP2010192680A (ja) 半導体装置
US7304373B2 (en) Power distribution within a folded flex package method and apparatus
JP4746770B2 (ja) 半導体装置
US7994621B2 (en) Stacked semiconductor package
JP5222509B2 (ja) 半導体装置
JP2009038142A (ja) 半導体積層パッケージ
US20080006930A1 (en) Semiconductor package
TW201639113A (zh) 半導體裝置
JP4353328B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2001274288A (ja) 集積回路チップ・キャリア構造体
US7847377B2 (en) Semiconductor device including semiconductor chip with two pad rows
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
US8154117B2 (en) High power integrated circuit device having bump pads
JP2008124072A (ja) 半導体装置
JP5543094B2 (ja) 低ノイズ半導体パッケージ
JP2015177171A (ja) 半導体装置
JP5855913B2 (ja) 半導体装置
JP4090348B2 (ja) 部品内蔵モジュール
CN101488494B (zh) 导线架式半导体装置及其导线架
JP2010056121A (ja) 積層型半導体装置
JPH1174399A (ja) 半導体装置
JP2010245180A (ja) 半導体装置及びパッケージ基板
JP2009026884A (ja) 回路モジュール及び電気部品
JP2010177530A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150127