CN101488494B - 导线架式半导体装置及其导线架 - Google Patents

导线架式半导体装置及其导线架 Download PDF

Info

Publication number
CN101488494B
CN101488494B CN2008100030707A CN200810003070A CN101488494B CN 101488494 B CN101488494 B CN 101488494B CN 2008100030707 A CN2008100030707 A CN 2008100030707A CN 200810003070 A CN200810003070 A CN 200810003070A CN 101488494 B CN101488494 B CN 101488494B
Authority
CN
China
Prior art keywords
lead foot
connecting area
chip connecting
power supply
ground connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100030707A
Other languages
English (en)
Other versions
CN101488494A (zh
Inventor
赖雅怡
邱淑枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN2008100030707A priority Critical patent/CN101488494B/zh
Publication of CN101488494A publication Critical patent/CN101488494A/zh
Application granted granted Critical
Publication of CN101488494B publication Critical patent/CN101488494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

本发明公开了一种导线架式半导体装置及其导线架，是提供一具有多个信号导脚、接地导脚及电源导脚的导线架，并使多个接地导脚(或电源导脚)共同构成一芯片接置区，且将其余的所述信号导脚及电源导脚(或接地导脚)分布于该芯片接置区周围，藉以独立所述接地导脚或电源导脚，以改善接地弹跳问题，强化电性功能，同时使该芯片接置区内的接地导脚(或电源导脚)尺寸大于设于该芯片接置区周围的信号导脚及电源导脚(或接地导脚)尺寸，以提供设于该芯片接置区上的半导体芯片良好散热功能。

Description

导线架式半导体装置及其导线架
技术领域
本发明涉及一种半导体装置，特别是涉及一种导线架式半导体装置及其导线架。
背景技术
传统导线架(Lead Frame)式的半导体封装件，如美国专利第5,793,108、6,072,243、6,208,023、5,623,123等专利所公开的，其是提供一包含有芯片座及多个设于该芯片座周围的导脚的导线架，并将一芯片黏置于该芯片座上，复通过多条焊线电性连接芯片表面上各芯片焊垫(Electrode Pads)至对应导脚，再以一封装胶体包覆该芯片及焊线而形成一导线架式半导体封装件。
但是前述传统的导线架结构设计在对应各式功能及作用不同的芯片电性需求时，可供弹性调整该导线架的导脚布局空间诚属有限，尤其面对高度集积化且轻薄型的芯片时，所需的导脚间距及封装件尺寸愈来愈小，该传统导线架可供强化电性表现的设计方式已大幅限制，不易有改善空间。
请参阅图1A及图1B，鉴于前述传统导线架设计的缺陷，美国专利第4,943,843、4,937,656、5,234,866遂公开一种未设有芯片座的导线架式半导体封装件，其包括有：多个信号(signal)导脚11；一绝缘薄片12，设置于部分信号导脚11上；一半导体芯片13，通过黏着层14而接置于该绝缘薄片12上；多条焊线15，电性连接该半导体芯片13及信号导脚11内端；以及封装胶体16，包覆该信号导脚11内端、绝缘薄片12、半导体芯片13及焊线15，并使该信号导脚11外端外露出该封装胶体16。从而通过省去传统导线架的芯片座设置，以提供信号导脚具有较充足的布局空间。
然而在半导体芯片电性需求愈来愈高的情况下，对于信号、电源、及接地的输入/输出(I/O)相互间的设计匹配性愈来愈重要，因此前述的导线架结构已无法满足现今电性的需求。
再者，前述导线架中延伸至芯片下方作为支撑芯片的信号导脚设计，仅考虑所述信号导脚相对于芯片焊垫的布局，确已无法满足现今高电性及高散热性的电子商品需求。尤其因目前高频电子产品特性为信号的上升时间(rise time)愈来愈短、集成电路(IC)的输入/输出(I/O)接脚愈来愈多、接脚的接线密度(interconnects density)愈来愈高，同时，IC杂散效应也日趋严重，通常对于上升时间在ns这个数量级时，当信号上升时间缩短时，或/及电流量增加时，电流的变化率就会增大，接地反弹的电压也就增加，此时接地平面已经不是理想的零电位，而电源端也不是理想的直流电位。当系统的速度愈快，而且为数众多的逻辑闸同时转换状态时就愈容易造成严重的电压陷落(Power Drop)现象，或称为接地弹跳(Ground Bounce)。
传统为简化处理问题，通常把电源和接地都当成理想的情况来处理，但在高速设计中，这种简化却会造成越来越难以预测电路系统在实现后的行为。尽管电路设计直接可看到的结果是从信号完整性上表现出来的，但绝不能因此忽略了电源完整性的设计，因为电源完整性被破坏后终究会反映至信号的完整性，而且在很多情形下，影响信号畸变、扰动的主要原因是电源系统，例如：多电源/接地平面的分割不理想、接地反弹噪声太大、电流分配的不均等。
因此，如何提供一种导线架结构与导线架式半导体封装件可有效强化电性功能、降低接地弹跳问题及提升散热效能，实已成为目前亟欲解决的问题。
发明内容
鉴于上述现有技术的问题，本发明的一目的是提供一种可强化电性功能的导线架式半导体装置及其导线架。
本发明的又一目的是提供一种可降低接地弹跳问题的导线架式半导体装置及其导线架。
本发明的再一目的是提供一种可提升散热效能的导线架式半导体装置及其导线架。
为达到上述目的，本发明提供一种导线架式半导体装置，包括：一导线架，该导线架具有多个信号导脚及多个接地导脚，其中所述接地导脚共同构成一芯片接置区，所述信号导脚则分布于该芯片接置区周围，且该芯片接置区内的接地导脚尺寸大于该信号导脚尺寸；至少一半导体芯片，接置于所述接地导脚的芯片接置区上；以及多条焊线，供该半导体芯片电性连接至该信号导脚及接地导脚。该导线架复包括有分布于该芯片接置区周围的电源导脚，其中，该芯片接置区内的接地导脚尺寸大于该电源导脚尺寸，半导体芯片是通过多条焊线电性连接至该电源导脚，并形成有一包覆该导线架、半导体芯片及焊线的封装胶体，且外露该信号导脚、电源导脚及接地导脚的外端。
本发明的导线架式半导体装置另一较佳实施例包括：一导线架，该导线架具有多个信号导脚及多个电源导脚，其中所述电源导脚共同构成一芯片接置区，所述信号导脚则分布于该芯片接置区周围，且该芯片接置区内的电源导脚尺寸大于该信号导脚尺寸；至少一半导体芯片，接置于所述电源导脚的芯片接置区上；以及多条焊线，供该半导体芯片电性连接至该信号导脚及电源导脚。该导线架复包括有分布于该芯片接置区周围的接地导脚，其中，该芯片接置区内的电源导脚尺寸大于该接地导脚尺寸，半导体芯片是通过多条焊线电性连接至该接地导脚，并形成有一包覆该导线架、半导体芯片及焊线的封装胶体，且外露该信号导脚、电源导脚及接地导脚的外端。
本发明复提供一种导线架，包括有：多个接地导脚，所述接地导脚共同构成一芯片接置区，以供接置半导体芯片；以及多个信号导脚，分布于该芯片接置区周围，其中该芯片接置区内的接地导脚尺寸大于该信号导脚尺寸。该导线架复包括有分布于该芯片接置区周围的电源导脚，其中，该芯片接置区内的接地导脚尺寸大于该电源导脚尺寸。
本发明的导线架另一较佳实施例包括：多个电源导脚，所述电源导脚共同构成一芯片接置区，以供接置半导体芯片；以及多个信号导脚，分布于该芯片接置区周围，其中该芯片接置区内的电源导脚尺寸大于该信号导脚尺寸。该导线架复包括有分布于该芯片接置区周围的接地导脚，其中，该芯片接置区内的电源导脚尺寸大于该接地导脚尺寸。
本发明的导线架又一较佳实施例包括：多个导脚，所述导脚共同构成一芯片接置区，以供接置半导体芯片；以及另有多个导脚，分布于该芯片接置区周围，其中该芯片接置区内的导脚尺寸大于该芯片接置区周围的导脚尺寸。该芯片接置区内的导脚可选择为接地导脚、或为电源导脚、亦或为接地导脚与电源导脚的组合(该接地导脚与电源导脚是相互分隔设置)，而该芯片接置区周围的导脚则为信号导脚。
再者，本发明复可于前述的导线架中，对于构成芯片接置区的接地导脚及/或电源导脚中形成多个开孔，藉以增加半导体芯片与封装胶体的接触面积，强化接着力，防止发生脱层问题；另外，复可将构成芯片接置区的多个接地导脚及/或电源导脚相对低置于布设于该芯片接置区周围的信号导脚，以缩短半导体芯片电性连接至该信号导脚的焊线长度，藉以节省制造成本，避免发生焊线偏移(wire sweep)问题，同时改善半导体芯片与导线架的电性连接质量。
因此，本发明的导线架式半导体装置及其导线架是提供一具有多个信号导脚、接地导脚及电源导脚的导线架，并使多个接地导脚(或电源导脚)共同构成一芯片接置区，且将其余的所述信号导脚及电源导脚(或接地导脚)分布于该芯片接置区周围，藉以独立所述接地导脚与电源导脚，以改善接地弹跳问题，强化电性功能，同时使该芯片接置区内的接地导脚(或电源导脚)尺寸大于设于该芯片接置区周围的信号导脚及电源导脚(或接地导脚)尺寸，以提供设于该芯片接置区上的半导体芯片良好散热功能。
附图说明
图1A及图1B为现有未设有芯片座的导线架式半导体封装件架的平面及剖面示意图；
图2为本发明的导线架第一实施例的平面示意图；
图3A及图3B为本发明的导线架式半导体装置第一实施例的平面及剖面示意图；
图4为本发明的导线架第二实施例的平面示意图；以及
图5为本发明的导线架式半导体装置第三实施例的剖面示意图。
主要元件符号说明：
11  信号导脚
12   绝缘薄片
13   半导体芯片
14   黏着层
15   焊线
16   封装胶体
210  芯片接置区
211  接地导脚
212  电源导脚
213  信号导脚
30   半导体芯片
32   焊线
33   绝缘胶带
34   封装胶体
40   开孔
50   半导体芯片
511  接地导脚
513  信号导脚
52   焊线
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
请参阅图2，为本发明的导线架式平面示意图。
该导线架包括有多个接地导脚211，所述接地导脚211共同构成一芯片接置区210；多个信号导脚213，分布于该芯片接置区210周围；以及多个电源导脚212，分布于该芯片接置区210周围，且该芯片接置区210内的接地导脚211尺寸大于该信号导脚213及电源导脚212尺寸。
亦即使所述接地导脚211与电源导脚212相对独立设置，以改善接地弹跳问题，强化电性功能，同时使该芯片接置区210内的接地导脚211尺寸大于设于该芯片接置区210周围的信号导脚213及电源导脚212尺寸，进而提供后续设于该芯片接置区210上的半导体芯片良好的散热功能。
另外，于另一实施例中，亦可将该导线架中的多个电源导脚共同构成一芯片接置区，且将所述信号导脚及接地导脚设于该芯片接置区周围，且该芯片接置区内的电源导脚尺寸大于该信号导脚及接地导脚尺寸。另外，对应相同输入电压的电源导脚，可将所述电源导脚相互连接。
再者，该导线架结构亦可设计为仅有构成芯片接置区的接地导脚与设于该芯片接置区周围的信号导脚，或仅有构成芯片接置区的电源导脚与设于该芯片接置区周围的信号导脚。
此外，该芯片接置区内的导脚除可选择为接地导脚或电源导脚外、亦可选择为接地导脚与电源导脚的组合，并使该接地导脚与电源导脚相互分隔设置，例如将接地导脚设于芯片接置区的一侧，同时将电源导脚设于芯片接置区的另一侧，并在该芯片接置区周围布设信号导脚。
复请配合参阅图3A及图3B，为本发明的导线架式半导体装置的平面及剖面示意图。
提供一如图2所示的导线架，其接地导脚211共同构成一芯片接置区210，并于该芯片接置区210周围分布有多的信号导脚213及电源导脚212，且该芯片接置区210内的接地导脚211尺寸大于该信号导脚213及电源导脚212尺寸，接着将至少一半导体芯片30接置于所述接地导脚211所构成的芯片接置区210；该半导体芯片30间隔一绝缘胶带(tape)33而接置于该芯片接置区210上，以避免该半导体芯片30直接接触导脚而发生短路问题。
接着利用焊线32将该半导体芯片30电性连接至建构该芯片接置区210的接地导脚211内端以及布设于该芯片接置区210周围的信号导脚213及电源导脚212的内端，之后再以封装胶体34包覆该半导体芯片30、焊线32及所述接地导脚211、信号导脚213及电源导脚212，并使所述接地导脚211、信号导脚213及电源导脚212的外端外露出该封装胶体34。
请参阅图4，为本发明的导线架第二实施例的平面示意图，本实施例与前述实施例大致相同，主要差异在于可将构成该芯片接置区210的接地导脚211(或电源导脚)中形成多个开孔40，藉以增加后续半导体芯片与封装胶体的接触面积，强化接着力，防止发生脱层问题。
请参阅图5，为本发明的导线架式半导体装置第三实施例的剖面示意图，本实施例与前述实施例大致相同，主要差异在于将构成芯片接置区的多个接地导脚511(或电源导脚)相对低置于布设于该芯片接置区周围的信号导脚513，以供将半导体芯片50接置于该接地导脚511的芯片接置区上，并以焊线52电性连接至该接地导脚511及信号导脚513，如此，将可明显缩短半导体芯片50电性连接至该信号导脚513的焊线长度，不仅节省制造成本，且可避免于形成封装胶体时易受到模流冲击而发生焊线偏移(wire sweep)问题，同时改善半导体芯片与导线架的电性连接质量。
因此，本发明的导线架式半导体装置及其导线架是提供一具有多个信号导脚、接地导脚及电源导脚的导线架，并使多个接地导脚(或电源导脚)共同构成一芯片接置区，且将其余的所述信号导脚及电源导脚(或接地导脚)分布于该芯片接置区周围，藉以独立所述接地导脚与电源导脚，以改善接地弹跳问题，强化电性功能，同时使该芯片接置区内的接地导脚(或电源导脚)尺寸大于设于该芯片接置区周围的信号导脚及电源导脚(或接地导脚)尺寸，以提供设于该芯片接置区上的半导体芯片良好散热功能。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习该技术的人士均可在不违背本发明的精神与范畴下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (26)

1.一种导线架式半导体装置，包括：
一导线架，该导线架具有多个信号导脚及多个接地导脚，其中所述接地导脚共同构成一芯片接置区，所述信号导脚则分布于该芯片接置区周围，且该芯片接置区内的接地导脚尺寸大于该信号导脚尺寸；
至少一半导体芯片，接置于所述接地导脚的芯片接置区上；以及
多条焊线，用以电性连接该半导体芯片至该信号导脚及接地导脚。
2.根据权利要求1所述的导线架式半导体装置，其中，该导线架复包括有分布于该芯片接置区周围的电源导脚。
3.根据权利要求2所述的导线架式半导体装置，其中，该芯片接置区内的接地导脚尺寸大于该电源导脚尺寸。
4.根据权利要求2所述的导线架式半导体装置，其中，该半导体芯片是通过多条焊线电性连接至该电源导脚。
5.根据权利要求4所述的导线架式半导体装置，包括有一包覆该导线架、半导体芯片及焊线的封装胶体，并外露该信号导脚、电源导脚及接地导脚的外端。
6.根据权利要求1所述的导线架式半导体装置，其中，该芯片接置区的接地导脚形成有多个开孔。
7.根据权利要求1所述的导线架式半导体装置，其中，该芯片接置区的接地导脚相对低置于布设于该芯片接置区周围的信号导脚。
8.根据权利要求1所述的导线架式半导体装置，其中，该半导体芯片是间隔一绝缘胶带而接置于该芯片接置区。
9.一种导线架式半导体装置，包括：
一导线架，该导线架具有多个信号导脚及多个电源导脚，其中所述电源导脚共同构成一芯片接置区，所述信号导脚则分布于该芯片接置区周围，且该芯片接置区内的电源导脚尺寸大于该信号导脚尺寸；
至少一半导体芯片，接置于所述电源导脚的芯片接置区上；以及
多条焊线，用以电性连接该半导体芯片至该信号导脚及电源导脚。
10.根据权利要求9所述的导线架式半导体装置，其中，该导线架复包括有分布于该芯片接置区周围的接地导脚。
11.根据权利要求10所述的导线架式半导体装置，其中，该芯片接置区内的电源导脚尺寸大于该接地导脚尺寸。
12.根据权利要求10所述的导线架式半导体装置，其中，该半导体芯片是通过多条焊线电性连接至该接地导脚。
13.根据权利要求12所述的导线架式半导体装置，包括有一包覆该导线架、半导体芯片及焊线的封装胶体，并外露该信号导脚、电源导脚及接地导脚的外端。
14.根据权利要求9所述的导线架式半导体装置，其中，该芯片接置区的电源导脚形成有多个开孔。
15.根据权利要求9所述的导线架式半导体装置，其中，该芯片接置区的电源导脚相对低置于布设于该芯片接置区周围的信号导脚。
16.根据权利要求9所述的导线架式半导体装置，其中，该半导体芯片是间隔一绝缘胶带而接置于该芯片接置区。
17.一种导线架，包括：
多个接地导脚，所述接地导脚共同构成一芯片接置区，以供接置半导体芯片；以及
多个信号导脚，分布于该芯片接置区周围，其中该芯片接置区的接地导脚尺寸大于该芯片接置区周围的信号导脚尺寸。
18.根据权利要求17所述的导线架，其中，该芯片接置区的接地导脚形成有多个开孔。
19.根据权利要求17所述的导线架，其中，该芯片接置区的接地导脚相对低置于布设于该芯片接置区周围的信号导脚。
20.一种导线架，包括：
多个电源导脚，所述电源导脚共同构成一芯片接置区，以供接置半导体芯片；以及
多个信号导脚，分布于该芯片接置区周围，其中该芯片接置区的电源导脚尺寸大于该芯片接置区周围的信号导脚尺寸。
21.根据权利要求20所述的导线架，其中，该芯片接置区的电源导脚形成有多个开孔。
22.根据权利要求20所述的导线架，其中，该芯片接置区的电源导脚相对低置于布设于该芯片接置区周围的信号导脚。
23.一种导线架，包括：
多个电源导脚及多个接地导脚，所述电源导脚及接地导脚共同构成一芯片接置区，以供接置半导体芯片；以及
多个信号导脚，分布于该芯片接置区周围，其中该芯片接置区内的电源导脚及接地导脚尺寸大于该信号导脚尺寸。
24.根据权利要求23所述的导线架，其中，该芯片接置区的电源导脚及接地导脚形成有多个开孔。
25.根据权利要求23所述的导线架，其中，该芯片接置区的电源导脚及接地导脚相对低置于布设于该芯片接置区周围的信号导脚。
26.根据权利要求23所述的导线架，其中，该接地导脚设于芯片接置区的一侧，该电源导脚设于芯片接置区的另一侧。
CN2008100030707A 2008-01-18 2008-01-18 导线架式半导体装置及其导线架 Active CN101488494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100030707A CN101488494B (zh) 2008-01-18 2008-01-18 导线架式半导体装置及其导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100030707A CN101488494B (zh) 2008-01-18 2008-01-18 导线架式半导体装置及其导线架

Publications (2)

Publication Number Publication Date
CN101488494A CN101488494A (zh) 2009-07-22
CN101488494B true CN101488494B (zh) 2011-01-19

Family

ID=40891293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100030707A Active CN101488494B (zh) 2008-01-18 2008-01-18 导线架式半导体装置及其导线架

Country Status (1)

Country Link
CN (1) CN101488494B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269399A (ja) * 1999-03-12 2000-09-29 Toshiba Corp リードフレームとこのリードフレームを用いた半導体装置
CN1345083A (zh) * 2000-09-21 2002-04-17 株式会社东芝 半导体器件的制造方法和半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269399A (ja) * 1999-03-12 2000-09-29 Toshiba Corp リードフレームとこのリードフレームを用いた半導体装置
CN1345083A (zh) * 2000-09-21 2002-04-17 株式会社东芝 半导体器件的制造方法和半导体器件

Also Published As

Publication number Publication date
CN101488494A (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
US6346743B1 (en) Embedded capacitor assembly in a package
KR101242881B1 (ko) 입/출력 패키지 아키텍처, 입/출력 패키지 아키텍처 패키지, 방법 및 컴퓨팅 시스템
US6583365B2 (en) Conductive pads layout for BGA packaging structure
CN101540308B (zh) 半导体芯片封装
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US8106490B2 (en) Semiconductor chip package
US8288848B2 (en) Semiconductor chip package including a lead frame
US8243465B2 (en) Semiconductor device with additional power supply paths
US8129759B2 (en) Semiconductor package and method using isolated VSS plane to accommodate high speed circuitry ground isolation
US20150091147A1 (en) Semiconductor package
US20070035036A1 (en) Semiconductor device, laminated semiconductor device, and wiring substrate
US7466021B2 (en) Memory packages having stair step interconnection layers
US20140078702A1 (en) Multilayer printed circuit board
CN112885808B (zh) 封装基板以及封装结构
US20060154402A1 (en) Tile-based routing method of a multi-layer circuit board and related structure
CN101488494B (zh) 导线架式半导体装置及其导线架
JP2008124072A (ja) 半導体装置
JP2011187683A (ja) 配線基板及び半導体装置
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
CN100517691C (zh) 芯片互连结构及系统
CN110620101B (zh) 主控元件及电路基板
CN101599480A (zh) 半导体芯片封装结构
JP4099072B2 (ja) 部品内蔵モジュール
KR20090022524A (ko) 적층된 다이들 사이의 노이즈 전달을 방지하는 시스템 인패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant