CN110620101B - 主控元件及电路基板 - Google Patents

Abstract

本发明公开一种主控元件以及电路基板。主控元件可配合电路基板操作，且包括一设置在所述主控元件底部的锡球阵列。锡球阵列包括：多个电源锡球以及多个接地锡球。多个电源锡球与多个接地锡球共同位于一锡球设置区内，并且多个接地锡球的至少一部分与多个电源锡球的至少一部分相互交错设置。电路基板具有对应于主控元件的锡球阵列的焊盘阵列，以使主控元件可被组装于电路基板上。

Description

主控元件及电路基板

技术领域

本发明涉及一种主控元件及电路基板，特别涉及一种具有锡球阵列的主控元件以及电路基板。

背景技术

目前球栅阵列封装已被广泛应用于封装集成电路芯片(IC chip)，以形成集成电路元件。球栅阵列封装是在集成电路元件的封装基板的底部制作焊球阵列，而焊球阵列中的多个焊球，可作为外部接点，以使集成电路芯片电性连接到电路板。另外，集成电路芯片可通过焊球阵列中的多个焊球和电路板之间进行信号传输。

目前，在设计电路板及球栅阵列时，多个接地锡球会分别通过多个接地导电孔(grounded via)电性连接到电路板中的接地平面，而多个电源锡球会分别通过多个电源导电孔(power via)电性连接至电路板中的电源平面。

为了降低电路板中的寄生电阻所造成的直流电压降(IR drop)，接地锡球的数量以及电源锡球的数量会尽可能地增加，以增加电流传输的路径。据此，接地导电孔(grounded via)以及电源导电孔(power via)的数量也会随之增加，从而使接地导电孔的密度以及电源导电孔的密度增加。另外，现有的接地锡球与电源锡球通常会分别设置在不同的区域，以简化电路板的内层线路制作。

然而，高密度分布的多个接地导电孔(grounded via)之间以及多个电源导电孔(power via)之间会产生寄生电感。由于集成电路元件操作时，所产生的电流暂态变化量以及寄生电感原本就会在电路中产生同步切换噪声(Simultaneous Switching Noise,SSN)，从而导致供给集成电路元件的电源电压降低。

随着对集成电路元件的工作效能的要求越来越高，集成电路元件需要在几纳秒内由低功率状态切换到高功率状态。因此，供给集成电路元件的电流需要在极短时间内急剧地增加。电流暂态变化量增加，也使寄生电感所造成的负面影响更为显著。也就是说，电流暂态变化增加以及寄生电阻的存在使电源电压的压降也随之增加。这会影响电源的完整性(power integrity)，导致电子装置在使用上的不稳定。

发明内容

本发明所要解决的技术问题在于，减少电路基板的线路中所产生的寄生电感，从而解决因电流暂态变化过大所造成的压降。

为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种主控元件，主控元件包括一设置在所述主控元件底部的锡球阵列。锡球阵列包括：多个电源锡球以及多个接地锡球。多个电源锡球与多个接地锡球共同位于一锡球设置区内，并且多个接地锡球的至少一部分与多个电源锡球的至少一部分相互交错设置。

在一实施例中，所述锡球阵列至少包括一2×2锡球阵列，所述2×2锡球阵列中包括两个沿着其中一对角线排列的所述接地锡球，以及两个沿着另一对角线排列的所述电源锡球。

在一实施例中，所述接地锡球的数量与所述电源锡球的数量相同，且多个所述接地锡球和多个所述电源锡球共同排列成多行以及多列，在每一行或每一列中的多个所述接地锡球以及多个所述电源锡球交替地设置，且每两个相邻的所述接地锡球之间设有一个所述电源锡球。

本发明所采用的另一技术方案是，提供一种电路基板。电路基板包括一叠层板体以及一焊盘阵列。叠层板体具有一第一表面以及一相反于所述第一表面的第二表面。叠层板体包括至少一接地层以及一和接地层电性绝缘的电源层。焊盘阵列设置于第一表面，并包括多个电性连接于电源层的电源焊盘，以及多个电性连接于接地层的接地焊盘。多个电源锡球与多个接地锡球共同位于第一表面的第一预定区内，并且至少一部分所述接地焊盘以及至少一部分所述电源焊盘相互交错设置。

在一实施例中，所述焊盘阵列至少包括一2×2焊盘阵列，所述2×2焊盘阵列中包括两个沿着其中一对角线排列的所述接地焊盘，以及两个沿着另一对角线排列的所述电源焊盘。

在一实施例中，还包括一导电柱阵列，其包括贯穿所述叠层板体的多个接地导电柱以及多个电源导电柱，其中，多个所述电源焊盘通过多个所述电源导电柱电性连接于所述电源层，多个接地焊盘通过多个所述接地导电柱电性连接于所述接地层，且多个所述接地导电柱与多个所述电源导电柱相互交错设置。

在一实施例中，两个所述接地导电柱与两个所述电源导电柱配置成一2×2导电柱阵列，在所述2×2导电柱阵列中的两个所述接地导电柱是沿着所述2×2导电柱阵列的其中一对角线排列，而两个所述电源导电柱是沿着所述2×2导电柱阵列的另一对角线排列。

在一实施例中，电路基板还包括多个连接焊盘组，其设置于所述第二表面，其中，每一个所述连接焊盘组包括一正极连接焊盘以及一负极连接焊盘，所述正极连接焊盘与相对应的所述电源导电柱相邻，且所述负极连接焊盘与相对应的所述接地导电柱相邻。

在一实施例中，两个所述接地导电柱与两个所述电源导电柱配置成一2×2导电柱阵列，在所述2×2导电柱阵列中的两个所述接地导电柱是沿着所述2×2导电柱阵列的其中一对角线排列，而两个所述电源导电柱是沿着所述2×2导电柱阵列的另一对角线排列，两个所述连接焊盘组分别设置在所述2×2导电柱阵列的两相反侧，其中一个所述连接焊盘组的所述正极连接焊盘与所述负极连接焊盘，和另一个所述电容连接焊盘组的所述正极连接焊盘与所述负极连接焊盘呈相反配置。

在一实施例中，电路基板还包括：多条正面接地线路，其设置于所述第一表面，每一条所述正面接地线路电性连接于对应的多个所述接地焊盘以及对应的多个所述接地导电柱；

多条正面电源线路，其设置于所述第一表面，每一条所述正面电源线路电性连接于对应的多个所述电源焊盘以及对应的多个所述电源导电柱，其中，多条所述正面电源线路与多条所述正面接地线路沿着相同方向延伸。

本发明的有益效果在于，本发明技术方案所提供的主控元件及电路基板，其通过“使多个电源焊盘的至少一部分以及多个接地焊盘的至少一部分交错设置”，可减少电路基板所产生的寄生电感，从而避免主控元件在高频操作时，因电流暂态变化过大而造成电压变化过大的问题。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为本发明一实施例的主控元件的局部仰视示意图。

图2为本发明另一实施例的主控元件的局部仰视示意图。

图3为本发明又一实施例的主控元件的局部仰视示意图。

图4为本发明一实施例的电路基板的局部俯视示意图。

图5为图4的电路基板的局部仰视示意图。

图6为图4的电路基板沿着线VI-VI局部剖面示意图。

图7为图4的电路基板沿着线VII-VII局部剖面示意图。

图8为图4的电路基板沿着线VIII-VIII局部剖面示意图。

图9显示本发明一实施例的电源层的俯视示意图。

图10显示本发明实施例的接地层的俯视示意图。

图11显示图5的电路基板沿着线XI-XI局部剖面示意图。

附图标记如下:

主控元件 1

锡球阵列 10

电源锡球 P1

接地锡球 G1

锡球设置区 10R

2×2锡球阵列 100、101、102

无锡球区 E1

电路基板 2

叠层板体 20

第一表面 20a

第二表面 20b

接地层 21

第二绝缘孔 210

电源层 22

第一绝缘孔 220

焊盘阵列 200

电源焊盘 P2

接地焊盘 G2

第一预定区 200R

导电柱阵列 200’

接地导电柱 C21

电源导电柱 C22

2×2导电柱阵列 201

第二预定区 200’R

线路层 23

正面接地线路 231

正面电源线路 232

连接焊盘组 24

正极连接焊盘 24a

负极连接焊盘 24b

底面线路层 25

底面接地线路 251

底面电源线路 252

第一方向 D1

第二方向 D2

具体实施方式

请参阅图1。图1为本发明一实施例的主控元件的局部仰视示意图。主控元件1用以组装在另一电路基板上，以形成一电子装置。另外，主控元件1可配合电路基板运作。

主控元件1可以是中央处理器(CPU)或者是图形处理器(GPU)，其可以是系统整合芯片(system on chip,SoC)的封装结构。另外，本实施例的主控元件1可适用于在高频下操作。

主控元件1包括设置在主控元件1底部的锡球阵列10，且锡球阵列10包括多个电源锡球P1以及多个接地锡球G1。须说明的是，本发明实施例中是通过改良锡球阵列10中的多个电源锡球P1以及多个接地锡球G1的配置位置，从而降低电子装置操作时的寄生电感。

需先说明的是，图1仅以简化后的锡球阵列10的示意图为例，以清楚说明本发明的概念，并非实际的锡球阵列10。另外，主控元件1的锡球阵列10还包括其他信号锡球，但为了方便说明，在图1中并未绘示其他信号锡球。

如图1所示，本实施例的锡球阵列10的多个接地锡球G1与多个电源锡球P1是共同设置在一锡球设置区10R内，并且多个接地锡球G1的至少一部分与多个电源锡球P1的至少一部分相互交错设置。

据此，在本发明实施例中，锡球阵列10至少包括一2×2锡球阵列10，且2×2锡球阵列10中包括两个沿着其中一对角线排列的接地锡球G1，以及两个沿着另一对角线排列的电源锡球P1。

在本实施例中，接地锡球G1的数量与电源锡球P1的数量相同，且多个接地锡球G1和多个电源锡球P1沿着第一方向D1排成多行，并沿着第二方向D2排成多列。另外，在每一行或每一列中的多个接地锡球G1以及多个电源锡球P1是交替地设置。进一步而言，在同一行(或同一列)中，每两个相邻的接地锡球G1之间设有一个电源锡球P1。因此，在同一行中或者同一列中的任意两个电源锡球P1并不相邻。

据此，在本实施例中，每一个电源锡球P1的周围至少都会有一个接地锡球G1。反过来说，每一个接地锡球G1的周围也至少都会有一个电源锡球P1。也就是说，本实施例中，所有的电源锡球P1以及所有的接地锡球G1会相互交错设置。

在另一实施例中，在锡球设置区10R内的多个电源锡球P1的数量以及接地锡球G1的数量并不一定要相同。也就是说，接地锡球G1的数量也可以大于或者小于电源锡球P1的数量。

具体而言，当接地锡球G1的数量大于电源锡球P1的数量时，多个接地锡球G1中可以只有一部分与多个电源锡球P1交错设置。当接地锡球G1的数量小于电源锡球P1的数量时，多个电源锡球P1中可以只有一部分与多个接地锡球G1交错设置。

请参照图2，显示本发明另一实施例的主控元件的仰视示意图。本实施例和前一实施例相同的元件具有相同的标号，且相同的部分不再赘述。

和图1的实施例不同的是，在本实施例中，接地锡球G1的数量大于电源锡球P1的数量。因此，多个接地锡球G1中只有一部分与多个电源锡球P1交错设置。

如图2所示，本实施例的锡球阵列10还包括另一2×2锡球阵列101，且2×2锡球阵列101中包括两个相邻的接地锡球G1。更进一步而言，在本实施例中，2×2锡球阵列101中包括四个相邻的接地锡球G1。也就是说，在2×2锡球阵列101中的四个接地锡球G1并未和电源锡球P1交错排列。

尽管如此，不属于2×2锡球阵列101中的其他的接地锡球G1仍和多个电源锡球P1交错设置，因此仍符合前述“多个电源锡球的至少一部分以及多个接地锡球的至少一部分交错设置”的范围。

另外，2×2锡球阵列101中的四个接地锡球G1也可以被更换为两个相邻的接地锡球G1以及两个相邻的电源锡球P1，或者被更换为四个电源锡球P1，皆不违背本发明的精神。

请继续参照图3，其显示本发明又一实施例的主控元件的仰视示意图。在本实施例中，接地锡球G1的数量和电源锡球P1的数量相同，但锡球阵列10还进一步包括至少一无锡球区E1。前述的无锡球区E1是指在该位置上并没有设置任何锡球。

也就是说，本实施例中，多个接地锡球G1、多个电源锡球P1以及至少一无锡球区E1排成多行以及多列，且无锡球区E1位于其中一行(或列)中。换句话说，在本实施例中，锡球阵列10可进一步包括另一2×2锡球阵列102，且在2×2锡球阵列102中至少包括一无锡球区E1。在本实施例中，2×2锡球阵列102中包括两个无锡球区E1、一个电源锡球P1以及一个接地锡球G1。

然而，无锡球区E1的数量以及位置并未限制，可以根据实际需要而改变。另外，2×2锡球阵列102中的电源锡球P1以及接地锡球G1也可以被替换为两个电源锡球P1或者两个接地锡球G1。

基于图1至图3的实施例，只要锡球阵列10中，有一部分电源锡球P1与一部分接地锡球G1相互交错，即可符合本发明实施例的精神。

请一并参照图4、图5以及图6。如图6所示，本发明实施例的电路基板2包括一叠层板体20，叠层板体20具有一第一表面20a以及一相反于第一表面20a的第二表面20b。另外，叠层板体20包括一接地层21以及一电源层22。

须说明的是，在本发明的所有电路基板2的剖面示意图中，并未绘示叠层板体20的其他层，而仅绘示接地层21以及电源层22。实际上叠层板体20是由多层绝缘层以及多层导电层相互压合而形成，其中一层导电层可作为接地层21，而另一层导电层可作为电源层22。接地层21与电源层22可通过绝缘层彼此电性绝缘。

如图4所示，电路基板2还包括一对应于主控元件1的锡球阵列10所设置的焊盘阵列200。在本实施例中，主控元件1可组装于叠层板体20的第一表面20a上。因此，焊盘阵列200位于叠层板体20的第一表面20a上。

在本实施例中，焊盘阵列200包括多个电源焊盘P2以及多个接地焊盘G2。多个电源焊盘P2可分别对应于图1的锡球阵列10中的多个电源锡球P1，而多个接地焊盘G2是分别对应于图1中的多个接地锡球G1。

然而，在另一实施例中，焊盘阵列200中的多个电源焊盘P2以及多个接地焊盘G2也可以对应于图2所绘示的锡球阵列。在又一实施例中，焊盘阵列200也可以包括空位配置区，且空位配置区的位置对应于图3中所绘示的无锡球区E1。

请继续参照图4，在本实施例中，多个接地焊盘G2与多个电源焊盘P2共同位于第一表面20a的第一预定区200R内，并且至少一部分接地焊盘G2与至少一部分电源焊盘P2相互交错设置。

和图1的主控元件1的锡球阵列10相似，焊盘阵列200会至少包括一2×2焊盘阵列(未标号)，且2×2焊盘阵列包括两个接地焊盘G2与两个电源焊盘P2。另外，两个接地焊盘G2是沿着2×2焊盘阵列的其中一对角线排列，而两个电源焊盘P2是沿着2×2焊盘阵列的另一对角线排列。因此，在2×2焊盘阵列中，电源焊盘P2和接地焊盘G2会相邻设置。

进一步而言，在本实施例中，多个电源焊盘P2与多个接地焊盘G2共同排列成多行以及多列。在每一行或每一列中的多个电源焊盘P2与多个接地焊盘G2交替地设置。在同一行(或同一列)中，每两个相邻的接地焊盘G2之间设有一个电源焊盘P2。

另外，请参照图4以及图5，本发明实施例的电路基板2还进一步包括一导电柱阵列200’。导电柱阵列200’包括多个接地导电柱C21以及多个电源导电柱C22，其中接地导电柱C21与电源导电柱C22会贯穿叠层板体20。多个电源焊盘P2会电性连接于对应的电源导电柱C22，而多个接地焊盘G2会电性连接于对应的接地导电柱C21。

如图4所示，在本实施例中，由于电源焊盘P2与接地焊盘G2是相互交错设置，因此为了配合多个电源焊盘P2与多个接地焊盘G2的位置，多个电源导电柱C22以及多个接地导电柱C21也会相互交错设置。

具体而言，请参照图4，其中一个电源导电柱C22或者其中一个接地导电柱C21是位于2×2焊盘阵列的一中央区域。换句话说，其中一个电源导电柱C22或者其中一个接地导电柱C21会设置在两个电源焊盘P2与两个接地焊盘G2所形成的2×2焊盘阵列之间。

请参照图5，多个接地导电柱C21与多个电源导电柱C22是共同设置在第二表面20b的第二预定区200’R中。第二预定区200’R和第一预定区200R至少在叠层板体20的厚度方向上部分重叠。

在导电柱阵列200’中，至少两个接地导电柱C21与两个电源导电柱C22可配置而形成一2×2导电柱阵列201。在2×2导电柱阵列201中，两个接地导电柱C21是沿着2×2导电柱阵列201的其中一对角线排列，而两个电源导电柱C22是沿着2×2导电柱阵列201的另一对角线排列。

另外，请参照图4、图7至图8。如图4与图7所示，电路基板2还包括一线路层23，线路层23包括多条正面接地线路231以及多条正面电源线路232。

多条正面接地线路231设置于第一表面20a上。每一条正面接地线路231电性连接于对应的多个接地焊盘G2以及对应的多个接地导电柱C21。换句话说，多个接地焊盘G2会通过对应的正面接地线路231以及对应的接地导电柱C21电性连接于接地层21。

如图4与图8所示，多条正面电源线路232设置于第一表面20a上。每一条正面电源线路232电性连接于对应的多个电源焊盘P2以及对应的多个电源导电柱C22。换句话说，多个电源焊盘P2会通过对应的正面电源线路232以及对应的电源导电柱C22电性连接于电源层22。

请再参照图4，基于电源焊盘P2、接地焊盘G2、电源导电柱C22、接地导电柱C21的配置方式，在本实施例中，多条正面接地线路231以及多条正面电源线路232会沿着相同的方向延伸。具体而言，多条正面接地线路231以及多条正面电源线路232都是相对于焊盘阵列200的行方向(也就是第一方向D1)倾斜配置于第一表面20a上。

须说明的是，由于多个接地焊盘G2与多个电源焊盘P2相互交错设置，且多个接地导电柱C21与多个电源导电柱C22相互交错设置，可以使对应的一组电源焊盘P2、电源导电柱C22、接地焊盘G2以及接地导电柱C21所形成的电流回路(current loop)的面积缩减，从而大幅减少寄生电感。

由于寄生电感降低，可以进一步减少因为寄生电感以及电流暂态变化过大而产生的电压变化，从而提升电源完整性(power integrity)。

另外，请配合参照图7以及图9，其中图9显示本发明实施例的电源层的俯视示意图。如图7所示，多个接地导电柱C21会贯穿叠层板体20。因此，为了使电源层22和多个接地导电柱C21电性绝缘，电源层22还进一步包括多个第一绝缘孔220，且多个第一绝缘孔220是分别对应于多个接地导电柱C21的位置设置。也就是说，每一个接地导电柱C21可通过对应的第一绝缘孔220和电源层22电性绝缘。

如图9所示，多个第一绝缘孔220在电源层22的表面上所形成第一图案，会和多个接地导电柱C21在第一表面20a所形成的接地图案相同。

相似地，请配合参照图8以及图10，其中图10显示本发明实施例的接地层的俯视示意图。如图8所示，为了使接地层21和多个贯穿叠层板体20的电源导电柱C22电性绝缘，接地层21还进一步包括多个第二绝缘孔210。多个第二绝缘孔210是分别对应于多个电源导电柱C22的位置设置，以使每一个电源导电柱C22可通过对应的第二绝缘孔210和接地层21电性绝缘。

如图10所示，多个第二绝缘孔210在电源层22的表面上所形成第二图案，会和多个电源导电柱C22在第二表面20b所形成的电源图案相同。

须说明的是，虽然电源层22与接地层21都具有绝缘孔(第一绝缘孔220与第二绝缘孔210)可能会导致电路基板2内的寄生电阻增加，但是增加的幅度较小，因此并不会影响电子装置整体的操作。

接着，请一并参照图5以及图11。如图5所示，本实施例的电路基板2还进一步包括多个连接焊盘组24，且多个连接焊盘组24是设置在叠层板体20的第二表面20b。在本实施例中，每一个连接焊盘组24包括一正极连接焊盘24a以及一负极连接焊盘24b，用以电性连结于一被动元件。前述的被动元件例如是积层陶瓷电容元件。

在本实施例中，每一个正极连接焊盘24a会与相对应的电源导电柱C22相邻设置，而负极连接焊盘24b会与相对应的接地导电柱C21相邻设置。在一较佳实施例中，两个连接焊盘组24会分别设置在其中一个2×2导电柱阵列201的两相反侧，其中一个连接焊盘组24的正极连接焊盘24a与负极连接焊盘24b，和另一个连接焊盘组24的正极连接焊盘24a与负极连接焊盘24b呈相反配置。

如此，可以使所有电源导电柱C22与所有接地导电柱C21都相互交错设置，从而可减少电流回路所涵盖的面积，进一步减少寄生电感。

另外，如图5及图11所示，电路基板2还包括设置在第二表面20b的底面线路层25，其包括多条底面接地线路251以及多条底面电源线路252。每一个正极连接焊盘24a可通过对应的底面电源线路252，电性连接于对应的电源导电柱C22。每一个负极连接焊盘24b可通过对应的底面接地线路251，电性连接于对应的接地导电柱C21。

由于连接焊盘组24的正极连接焊盘24a与负极连接焊盘24b会占据原本可设置接地导电柱C21与电源导电柱C22的位置，因此，可以根据预定设置的被动元件的数量，来增减连接焊盘组24的数量。

另外，由于本发明实施例中的接地导电柱C21与电源导电柱C22是相互交错设置的，因此多个连接焊盘组24可以分散地设置在电源导电柱C22与接地导电柱C21之间。当被动元件被组装到电路基板2上时，可被分散设置在导电柱阵列200’之中，而可和更多接地导电柱C21与电源导电柱C22电性连接，可有效地降低主控元件1在高频操作时的阻抗。

综合上述，本发明的有益效果在于，发明技术方案所提供的主控元件及电路基板，通过“使多个电源锡球的至少一部分以及多个接地锡球的至少一部分交错设置”以及“使多个电源导电柱的至少一部分以及多个接地导电柱的至少一部分交错设置”，可减少电路基板所产生的寄生电感，从而避免主控元件在高频操作时，因电流暂态变化过大而造成电压变化过大的问题。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的保护范围内。

Claims (4)

1.一种电路基板，其特征在于，包括：

一叠层板体，其具有一第一表面以及一相反于所述第一表面的第二表面，其中，所述叠层板体包括至少一接地层以及一和所述接地层电性绝缘的电源层；

一焊盘阵列，其设置于所述第一表面，所述焊盘阵列对应于一锡球阵列，其中，所述锡球阵列包括：多个电源锡球以及多个接地锡球，多个所述电源锡球与多个所述接地锡球共同位于一锡球设置区内，并且多个所述接地锡球的至少一部分与多个所述电源锡球的至少一部分相互交错设置；所述锡球阵列至少包括一2×2锡球阵列，且2×2锡球阵列中包括两个相邻的接地锡球；其中，所述焊盘阵列包括多个电性连接于所述电源层的电源焊盘，以及多个电性连接于所述接地层的接地焊盘，多个所述电源焊盘与多个所述接地焊盘共同位于所述第一表面的一第一预定区内，并且多个所述接地焊盘的至少一部分以及多个所述电源焊盘的至少一部分相互交错设置；

其中，多个所述电源焊盘对应所述锡球阵列的多个电源锡球，多个所述接地焊盘对应所述锡球阵列的多个接地锡球；

一导电柱阵列，其包括贯穿所述叠层板体的多个接地导电柱以及多个电源导电柱，其中，多个所述电源焊盘通过多个所述电源导电柱电性连接于所述电源层，多个接地焊盘通过多个所述接地导电柱电性连接于所述接地层；

两个连接焊盘组，其设置于所述第二表面，其中每个连接焊盘组用以电性连接于一被动元件，其中，每一个所述连接焊盘组包括一正极连接焊盘以及一负极连接焊盘，每一个所述正极连接焊盘电性连接且相邻于相对应的一个所述电源导电柱，且每一个所述负极连接焊盘电性连接且相邻于相对应的一个所述接地导电柱；

其中，与所述负极连接焊盘电性连接且相邻的两个所述接地导电柱，以及与所述正极连接焊盘电性连接且相邻的两个所述电源导电柱配置成一2×2导电柱阵列，在所述2×2导电柱阵列中的两个所述接地导电柱是沿着所述2×2导电柱阵列的其中一对角线排列，而两个所述电源导电柱是沿着所述2×2导电柱阵列的另一对角线排列，两个所述连接焊盘组分别设置在所述2×2导电柱阵列的两相反侧，其中一个所述连接焊盘组的所述正极连接焊盘与所述负极连接焊盘，和另一个所述连接焊盘组的所述正极连接焊盘与所述负极连接焊盘呈相反配置；

其中，所述电源层包括多个第一绝缘孔，所述多个第一绝缘孔在所述电源层的表面形成第一图案，和所述多个接地导电柱在所述第一表面形成的接地图案相同。

2.如权利要求1所述的电路基板，其特征在于，所述焊盘阵列至少包括一2×2焊盘阵列，所述2×2焊盘阵列中包括两个沿着其中一对角线排列的所述接地焊盘，以及两个沿着另一对角线排列的所述电源焊盘。

3.如权利要求1所述的电路基板，其特征在于，多个所述接地导电柱与多个所述电源导电柱相互交错设置。

4.如权利要求3所述的电路基板，其特征在于，还包括：

多条正面接地线路，其设置于所述第一表面，每一条所述正面接地线路电性连接于对应的多个所述接地焊盘以及对应的多个所述接地导电柱；

多条正面电源线路，其设置于所述第一表面，每一条所述正面电源线路电性连接于对应的多个所述电源焊盘以及对应的多个所述电源导电柱，其中，多条所述正面电源线路与多条所述正面接地线路沿着相同方向延伸。

Images