KR20020016867A - 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지 - Google Patents

라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지 Download PDF

Info

Publication number
KR20020016867A
KR20020016867A KR1020017016836A KR20017016836A KR20020016867A KR 20020016867 A KR20020016867 A KR 20020016867A KR 1020017016836 A KR1020017016836 A KR 1020017016836A KR 20017016836 A KR20017016836 A KR 20017016836A KR 20020016867 A KR20020016867 A KR 20020016867A
Authority
KR
South Korea
Prior art keywords
electrical connections
distance
electrical
connection
integrated circuit
Prior art date
Application number
KR1020017016836A
Other languages
English (en)
Inventor
슈윌리엄엠.
브하타차리야비드윳케이.
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20020016867A publication Critical patent/KR20020016867A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

집적 회로 다이 및/또는 패키지에 관한 것으로, 중심 영역 및 외부 영역을 가진 기판을 구비한 장치가 기재되어 있다. 제1 다수의 전기적 커넥션은 기판의 외부 영역에서 제1 거리로 이격된다. 제2 다수의 전기적 커넥션은 기판의 중심 영역에서 제2 거리로 이격된다.

Description

라우팅층에 대한 신호 라인수를 최대화하기 위한 가변 피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지{INTEGRATED CIRCUIT DIE AND/OR PACKAGE HAVING A VARIABLE PITCH CONTACT ARRAY FOR MAXIMIZATION OF NUMBER OF SIGNAL LINES PER ROUTING LAYER}
수년에 걸쳐, 전자 산업은 집적 회로 칩 디자인의 사이즈를 최소화하고 있다. 집적 회로가 점점 조밀해지고 점점 작아짐에 따라, 집적 회로의 패키징은 점점 복잡해지고 있다. 그 결과, 점점 더 많은 입력 및 출력(I/O) 커넥션(connections)이 단일 집적 회로로써 이용가능해 지고 있다. 예를 들면, 0.5 인치 제곱의 크기를 갖는 집적 회로는 400개 또는 그 이상의 커넥션이 요구될 수 있다.
최근의 마이크로프로세서 장치의 일부는 랜드 그리드 어레이(land grid array : LGA) 패키지 또는 모듈로 패키징된다. LGA 패키지 스타일은, 통상적으로사각형 또는 원형인, PCB 상의 전기적 커넥션과의 표면 콘택을 위해 IC 패키지의 아래면에 위치된 평면인 도전성 패드 어레이를 포함한다. 이 패드 어레이는 통상적으로 다수의 로우와 다수의 칼럼으로 배열되어, 표면 콘택 매트릭스를 생성한다. LGA 패키지는 마이크로프로세서와 같은 장치에 이상적이다. LGA 패키지는, 집적 회로 장치와 회로 보드 사이에 필요한 전기적인 커넥션을 제공하기 위해, 보다 손상되기 쉬운, 핀 대신에 패드를 사용하여, 전기 콘택의 피치를 매우 작게 할 수 있다.
고밀도의 입력/출력 패드를 가진 집적 회로를 적재하기 위한 패키지는 통상적으로 다이로부터 펼쳐지는(fan out) 신호 트레이스(signal trace)를 포함할 수 있다. 본드 와이어(bond wires)는 다이의 입력/출력 패드에 접속된 내부 리드단(inner lead ends), 및 통상적으로 본드 사이트(bond sites)로 동작하는 신호 트레이스의 내부 트레이스단에 접속되는 외부 리드단(outer lead ends)을 구비한다. 다이로부터 멀리 펼쳐짐으로써, 신호 트레이스 어레이는 "간격 변화 수단(space transformer)"으로 간주될 수 있다. 다이로부터 가장 먼 신호 트레이스단은 보다 큰 거리로 이격되어(spaced), 비아 및 솔더 범프의 사용이 가능하게 된다. 간격 변화(space transformation)는 집적 회로 다이의 고-밀도 입력/출력 패드를 용이하게 한다.
그러나, 여러가지 제약이, 어레이 레이아웃을 이용하는 집적 회로 다이 또는 패키지 상에 제조될 수 있는 신호 트레이스의 수를 제한한다. 산업 표준 및 다른 공정 이슈들은 전기 콘택(예, 솔더 범프와 같은 전기적으로 도전된 범프) 사이의간격에 대해 특정한 요구조건을 부과하여, 이로써, 신호 트레이스를 솔더 범프에 전기적으로 연결하는 비아들 사이의 간격을 제한하게 된다. 간격 제한은, 비아들 사이에 알맞은 신호 트레이스의 수를 제한하고, 이것은 다음에 다이로/로부터 신호를 운반하는데 사용될 수 있는 신호 트레이스의 수를 제한한다. 현재의 제조 기술은 만족할만한 양품률을 달성하고, 기계적 및 전기적인 신뢰성을 보장하기 위해 신호 트레이스에 대해 최소 피치를 요구한다. 이용가능한 신호 트레이스의 최대 수에 대한 제한은 솔더 범프의 최대 수를 제한하고, 이로써, 특정 다이 및/또는 패키지가 제공할 수 있는 신호의 수에 대한 한도를 정하게 된다.
신호의 수를 증가시키기 위해, 특정 패키지가 다이로/로부터 신호를 운반하는데 사용되는 신호 트레이스의 수를 증가시키도록 제공할 필요가 있다. 현재, 본 디자인 규칙은 매 로우마다 약 50 밀(mil)의 고정 피치를 갖는 패키지, 및 매 로우마다 약 10 밀의 고정 피치를 갖는 집적 회로 다이를 디자인하도록 제공한다. 이것은 주어진 라우팅층에 대해 약 236개의 신호 트레이스를 가져온다. 주어진 라우팅층에 대한 신호 트레이스의 수를 증가시키는 하나의 방법은 콘택의 로우에 가변 피치를 사용하는 것이다.
본 발명은 집적 회로 및 패키지 분야에 관한 것으로, 특히, 점진적인 가변 피치(progressively variable pitch)를 가진 집적 회로 및/또는 그리드 어레이 패키지(grid array package)에 관한 것이다.
본 발명은 첨부한 도면을 참조하여 예시적인 방법으로 설명된다.
도1은 고정 피치 그리드 어레이 레이아웃으로 배치된 전기 콘택을 구비한 기판의 푸트프린트(footprint)를 도시한 도면.
도2는 다수의 트레이스의 사용을 통한 2개의 패키지 또는 다이 사이의 전기적 커넥션을 도시한 도면.
도3은 본 발명의 가변 피치 레이아웃을 이용한 원형 패키지 또는 다이의 푸트프린트를 도시한 도면.
도4는 본 발명의 가변 피치 레이아웃을 이용한 사각형 패키지 또는 다이의 푸트프린트를 도시한 도면.
발명의 요약
본 발명은 집적 회로 다이 및/또는 패키지를 기재하고 있다. 양쪽 모두의 경우에, 패키지 및/또는 다이는 중심 영역 및 외부 영역을 가진 기판을 구비한다.제1 다수의 전기적 커넥션은 기판의 외부 영역에서 제1 거리로 이격된다. 제2 다수의 전기적 커넥션은 기판의 중심 영역에서 제2 거리로 이격되는데, 여기서, 제2 거리는 제1 거리보다 짧다.
본 발명은 최대 수의 신호 라인이 그리드 레이아웃을 통해 라우팅되도록 하기 위해 점진적인 가변 피치를 갖는 그리드 어레이 레이아웃에 대해 기술한다. 다음의 설명에서는, 본 발명의 완전한 이래를 제공하기 위해, 특정 물질, 공정 파라미터, 치수 등과 같은 여러 가지 특정한 세부사항들이 제시되어 있다. 그러나, 이기술 분야의 통상의 지식을 가진 자에게는, 본 발명을 실시하기 위해 이러한 특정한 세부사항들이 반드시 사용될 필요는 없다는 것이 명백할 것이다. 다른 예에서, 본 발명을 불필요하게 모호하게 하지 않기 위해, 주지된 물질 또는 방법은 상세히 설명되지 않았다.
전기 장치는 일반적으로, 예를 들면, IC 다이와 패키지 사이, IC 패키지들 사이, IC 패키지와 인쇄 회로 기판(PCB) 사이, PCB들 사이 등에서 전기적인 커넥션을 위한 경로를 제공하기 위해, 전기 콘택의 각 포인트로부터 확장되는 신호 트레이스를 가진, 전기 콘택의 다수의 포인트를 가진 기판을 구비한다. 본 발명은, 구성에서의 복잡성의 증가 또는 비용의 증가없이, 밀도(density)를 증가시킬 수 있는 전기 콘택의 개선된 레이아웃을 기재하고 있다. 본 발명은 IC 다이와 패키지 사이, 패키지와 PCB 사이, 다수의 PCB들 사이 등에서 전기적인 인터커넥션을 포함하는 여러 애플리케이션에 적용할 수 있지만, 단지 예시적인 의도로, 다음의 논의에서는 IC 패키지의 기판 상에서의 전기 콘택을 참조할 것이다.
BGA(ball grid array) 또는 LGA(land grid array) 패키지 등의 전형적인 플립 칩 패키지(즉, C4(control collapsed chip connection)를 가진 패키지)는 고정 피치 그리드 어레이로 제조되어 왔다. 도1은 고정 피치 그리드 어레이 레이아웃으로 배치된 전기 콘택(12)을 가진 기판(10)의 푸트프린트를 도시하고 있다. 각 콘택(12) 사이의 거리 X(즉, 피치)는 각 로우의 콘택들(12)에 대해 동일하다. 마찬가지로, 각 콘택(12) 사이의 거리 Y는 각 칼럼의 콘택들(12)에 대해 동일하다. 콘택들(12)은 일반적으로 X와 Y가 동일하거나 또는 거의 동일한 거리가 되도록 배치된다. 표준 레이아웃은 50밀의 일정한 피치(X)로 콘택들(12)을 배치한다.
도2는 다수의 트레이스(28)(트랙 또는 라우팅 채널이라고도 부름)의 사용을 통한, 콘택(22)을 가진 제1 패키지(20)와 콘택(26)을 가진 제2 패키지(24)의 전기적인 커넥션을 도시한 도면이다. 도2에 도시된 바와 같이, 콘택(22d, 26d)과 같은 외부(external 또는 outer) 콘택의 커넥션은 트레이스(28d)의 사용을 통해 복잡하지 않게 이루어진다. 그러나, 22a 및 26a와 같은 내부 또는 중심 콘택의 전기적인 커넥션은 보다 어렵다. 콘택(22a, 26a)에 있어서, 전기적 커넥션은 여전히 트레이스(28c)에 의해 이루어진다. 그러나, 패키지(20, 24)의 외부 영역 상의 콘택들 간의 공간(또는 피치)은, 패키지(20, 24)의 중심 영역에 위치된 콘택으로부터 외부 영역으로의 경로를 통과하여야 하는 많은 트레이스로 인해 복잡해진다. 따라서, 주어진 디자인에 필요한 요구된 수의 트레이스에 따라 기판 상의 콘택의 외부 영역의 간격이 결정된다. 패키지가 이미 일정한 피치 그리드 어레이로 구성되었기 때문에, 패키지의 밀도 및 그것의 커넥션은 패키지의 콘택들 사이에서 확장되도록 설계될 수 있는 트레이스의 수에 의해 제한된다.
본 발명은 점진적인 가변 피치 레이아웃을 갖는 새로운 그리드 어레이를 제공한다. 다시 말해서, 그리드 어레이의 외부 영역 상의 전기 콘택은 그리드 어레이의 중심 영역에서의 콘택보다 더 멀리 이격된다. 콘택들 사이의 간격에서의 이러한 변화는 외부 콘택들 사이에 보다 많은 트레이스(또는 라우팅 채널)를 위한 공간을 가능하게 한다.
도3은 본 발명의 점진적인 피치 레이아웃을 이용한 원형 패키지의 푸트프린트를 도시한 도면이다. 콘택(32)은 기판(30)의 푸트프린트를 가장 효과적으로 사용하기 위해, 원형 또는 행성폭발(starburst) 패턴으로 기판(30) 상에 배치된다. 본 발명의 원형 레이아웃은, 기판의 중심 영역에서의 콘택(32)을 기판(30)의 외부 영역에서의 콘택(32)보다 서로 근접하게 배치한다. 다시 말해서, 콘택(32)의 어레이가 중심 포인트로부터 기판(40)의 외부 가장자리로 이동함에 따라, 콘택들(32) 사이의 간격이 증가된다. 이 방식에서, 많은 트레이스들(34)이 기판(30)의 외부 영역상의 콘택들(32) 사이를 통과하기 위한 공간이 존재한다.
도3에서, 콘택들(32)의 상대적인 크기는 기판(30)의 중심 및 외부 영역에서 모두 거의 동일하다. 콘택들(32) 사이의 정확한 간격은 주어진 디자인에서의 콘택(32) 및 라우팅 채널(34)의 요구된 수에 기반하여 디자인 결정되지만, 도3은 본 발명의 점진적인 피치 레이아웃을 이용하는 원형 그리드 어레이 패키지의 일실시예에 대한 예시적인 간격을 제공하고 있다. 이 실시예에서, 내부 콘택들(32b) 사이에 통과하는 라우팅 채널(34)은 없지만, 외부 콘택들(32a) 사이의 간격은 외부 콘택들(32a) 사이에 6개의 라우팅 채널이 통과할 수 있도록 한다.
패키지(30)의 외부 영역 상의 콘택(32c)은 핸들링(handling)을 위해 제거되었다. 핸들링을 위해 제거된 콘택(32c)의 수와 그리드 어레이 내에서의 그들의 주어진 위치는 단순히 디자인 결정이다. 전력 및/또는 접지 링(36)은 그리드 어레이 상의 어느 곳에라도 위치될 수 있지만, 통상적으로 도시된 바와 같이 기판(30)의 중심 영역에 가까이 위치된다.
도4는 본 발명의 점진적인 가변 피치 레이아웃을 이용한 사각형 패키지의 푸트프린트를 도시한 도면이다. 콘택들(42)이 기판(40)의 푸트프린트를 가장 효과적으로 이용하도록 디자인된 패턴으로 기판(40) 상에 배치된다. 본 발명의 그리드 어레이의 점진적인 레이아웃은 기판(40)의 중심 영역에서의 콘택(42)을 기판(40)의 외부 영역에서의 콘택(42)보다 서로 근접하게 배치한다. 다시 말해서, 콘택(42)의 어레이가 중심 포인트로부터 기판(40)의 외부 가장자리로 이동함에 따라, 콘택들(42) 사이의 간격이 증가된다. 이 방식에서, 많은 트레이스들(44)이 기판(40)의 외부 영역 상의 콘택들(42) 사이를 통과하기 위한 공간이 존재한다.
도4에서, 콘택들(42)의 상대적인 크기는 기판(40)의 중심 및 외부 영역에서 모두 거의 동일하다. 콘택들(42) 사이의 정확한 간격은 주어진 디자인에서의 콘택(42) 및 라우팅 채널(44)의 요구된 수에 기반하여 디자인 결정되지만, 도4는 본 발명의 점진적인 피치 레이아웃을 이용하는 사각형 그리드 어레이 패키지의 일실시예에 대한 예시적인 간격을 제공하고 있다. 이 실시예에서, 내부 콘택들(42b) 사이에 통과하는 라우팅 채널(44)은 없지만, 외부 콘택들(42a) 사이의 간격은 외부 콘택들(42a) 사이에 6개의 라우팅 채널이 통과할 수 있도록 한다.
콘택(42c)은 핸들링을 위해 제거되었다. 핸들링을 위해 제거된 콘택(42c)의 수와 그리드 어레이 내에서의 그들의 주어진 위치는 단순히 디자인 결정이다. 전력 및/또는 접지 링(46)은 그리드 어레이 상의 어느 곳에라도 위치될 수 있지만, 통상적으로 도시된 바와 같이 기판(40)의 중심 영역에 가까이 위치된다.
콘택 사이의라인수 피치(밀) 원형 기판내의라인* 사각형 기판내의라인** 사각형 기판(50밀 고정 피치)
2 50 212 260 236
3 60 236 290 236
4 70 253 312 236
5 80 266 329 236
6 990 276 341 236
* 4개의 콘택이 핸들링을 위해 원형 디자인으로부터 제거됨
** 16개의 콘택이 핸들링을 위해 사각형 디자인으로부터 제거됨
표1(위)은 가변 랜드 피치 LGA 디자인에 대한 입력/출력 커넥션(즉, 트레이스, 라인, 라우팅 채널) 수에서의 이득을 도시하고 있다. 제1 열은 두 콘택 사이에 통과할 수 있는 신호 라인 또는 트레이스의 최대 수를 나타낸다. 제2 열은 기판의 외부 영역(즉, 제1 로우) 상의 콘택의 밀 단위 피치를 열거하고 있다. 제3 열은 제2 열의 주어진 피치로 이격된 외부 영역 콘택을 가진 원형 기판에서 가능한 신호 라인수를 나타낸다. 제4 열은 제2 열의 주어진 피치로 이격된 외부 영역 콘택을 가진 사각형 기판에서 가능한 신호 라인수를 나타낸다. 제5 열은 50 밀인 고정된 피치 그리드 어레이인 종래의 사각형 기판에서 가능한 최대 신호 라인 수(236)를 나타낸다. 예를 들면, 70 밀로 이격된 외부 콘택을 가진 원형 가변 피치 레이아웃에서는, 종래의 고정 피치 레이아웃이 236 라인인 것에 비해, 253 신호 라인이 라우팅될 수 있다. 마찬가지로, 70 밀로 이격된 외부 콘택을 가진 사각형 가변 피치 레이아웃에서는, 종래의 고정 피치 레이아웃이 236 라인인 것에 비해, 312 신호 라인이 라우팅될 수 있다.
본 발명의 점진적인 가변 피치 레이아웃은 전기적인 커넥션의 보다 효과적인 레이아웃을 제공한다. 본 발명은 장치의 구성에서의 복잡성 및 제조 비용의 증가없이, 밀도를 증가시키는 방법을 제공한다. 예를 들면, 고정 피치 그리드 어레이 기판에서는, 이용가능한 최소량의 공간으로 인해, 전기적인 커넥션을 수립하기 위해 고-밀도 트레이스를 가진 와이어가 요구되었다. 이제, 점진적인 콘택 간격으로 인해, 보다 간단한 구조로써 이전에 달성된 동일한 결과가 얻어질 수 있다. 또는, 고밀도 트레이스 및 가변 피치 그리드 어레이 모두를 이용하면, 장치의 디자인 복잡성이 증가될 수 있다. 다시 말해서, 가변 피치 그리드 어레이는, 부가적인 층의 사용없이, 보다 밀집하고 조밀한 장치를 가능하게 하거나, 또는 가변 피치 그리드 어레이를 가진 많은 층을 사용하여 현재의 능력 이상의 보다 큰 복잡성(complexity)이 가능하게 된다.
본 발명은 또한, 장치를 PCB에 전기적으로 결합시킬 때나, 또는 다수의 PCB들을 전기적으로 결합시킬 때 장점을 제공한다. 예를 들면, 표준 로우-엔드 머더보드(standard low-end motherboards)는 일반적으로 랜드들(lands) 사이에 2개의 트랙을 허용한다. 점진적인 피치 레이아웃을 사용함으로써, 2개 이상의 트랙이 외부 랜드 사이를 통과할 수 있기 때문에, 다수층 머더보드가 필요치 않을 수 있다. 따라서. 보드층의 수가 감소될 수 있고, 이것은 또한 제조 비용의 절감을 가져오게 된다.
전술된 실시예는 모든 로우가 상이한 피치를 갖는 그리드 어레이를 제공함으로써, 집적 회로 다이, 패키지 및 인쇄 회로 기판에 사용되는 현재의 고정 그리드 어레이 이상의 장점을 제공한다. 이 방식에서, 기판의 외부 영역 상의 큰 피치로 인하여, 손실되는 콘택(예, 솔도 범프) 수가 기판의 내부 영역에 배치된 보다 작은 피치를 가진 콘택의 증가된 수로 보상된다. 이 점진적인 가변 피치 그리드 어레이 레이아웃은, 주어진 디자인이 주어진 층에 대해 이용가능한 신호 라인(또는 라우팅 채널)의 수를 최소화할 수 있게 한다. 층에 대한 신호 라인의 수가 증가함으로써, 부가되는 요건이나 부가 신호층의 비용없이 장치의 성능이 증가된다.

Claims (27)

  1. 중심 영역 및 외부 영역을 가진 표면을 가진 기판;
    상기 외부 영역 상에서 제1 거리로 이격된 제1 다수의 전기적 커넥션; 및
    상기 중심 영역 상에서 제2 거리로 이격된 제2 다수의 전기적 커넥션 - 여기서, 상기 제2 거리는 상기 제1 거리보다 짧음 -
    을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 입력/출력 커넥션, 전원 커넥션, 및 접지 커넥션을 포함한 그룹으로부터 선택되는
    반도체 패키지.
  3. 제1항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 전기적으로 도전성 범프 어레이를 포함하는
    반도체 패키지.
  4. 제1항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 도전성 랜드(lands)를 포함하는
    반도체 패키지.
  5. 제1항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션으로부터 확장되는 다수의 라우팅 채널
    을 더 포함하고,
    여기서, 상기 제2 전기적 커넥션은 상기 제1 전기적 커넥션으로부터 확장되는 라우팅 채널보다 더 많은 라우팅 채널을 가지는
    반도체 패키지.
  6. 제5항에 있어서,
    상기 제1 다수의 전기적 커넥션은 적어도 4개의 라우팅 채널이 상기 제1 다수의 전기적 커넥션 사이를 통과할 수 있도록 이격되고, 상기 제2 다수의 전기적 커넥션은 상기 제2 다수의 전기적 커넥션 사이에 라우팅 채널을 가지지 않는
    반도체 패키지.
  7. 제1항에 있어서,
    상기 제1 및 제2 전기적 커넥션은 점진적인 피치 레이아웃(progressive pitch layout)으로 상기 표면 상에 배치되는
    반도체 패키지.
  8. 중심 영역 및 외부 영역을 가진 표면을 가진 집적 회로 다이;
    상기 외부 영역 상에서 제1 거리로 이격된 제1 다수의 전기적 커넥션; 및
    상기 중심 영역 상에서 제2 거리로 이격된 제2 다수의 전기적 커넥션 - 여기서, 상기 제2 거리는 상기 제1 거리보다 짧음 -
    을 포함하는 집적 회로.
  9. 제8항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 입력/출력 커넥션, 전원 커넥션, 및 접지 커넥션을 포함한 그룹으로부터 선택되는
    집적 회로.
  10. 제8항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 도전성 범프 어레이를 포함하는
    집적 회로.
  11. 제8항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 도전성 랜드를 포함하는
    집적 회로.
  12. 제8항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션으로부터 확장되는 다수의 라우팅 채널
    을 더 포함하고,
    여기서, 상기 제2 전기적 커넥션은 상기 제1 전기적 커넥션으로부터 확장되는 라우팅 채널보다 더 많은 라우팅 채널을 가지는
    집적 회로.
  13. 제12항에 있어서,
    상기 제1 다수의 전기적 커넥션은 적어도 4개의 라우팅 채널이 상기 제1 다수의 전기적 커넥션 사이를 통과할 수 있도록 이격되고, 상기 제2 다수의 전기적 커넥션은 상기 제2 다수의 전기적 커넥션 사이에 라우팅 채널을 가지지 않는
    집적 회로.
  14. 제8항에 있어서,
    상기 제1 및 제2 전기적 커넥션은 점진적인 피치 레이아웃으로 상기 표면 상에 배치되는
    집적 회로.
  15. 중심 영역 및 외부 영역을 가진 표면을 가진 기판;
    상기 외부 영역 상에서 제1 거리로 이격된 제1 다수의 전기적 커넥션; 및
    상기 중심 영역 상에서 제2 거리로 이격된 제2 다수의 전기적 커넥션 - 여기서, 상기 제2 거리는 상기 제1 거리보다 짧음 -
    을 포함하는 인쇄 회로 기판.
  16. 제15항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 입력/출력 커넥션, 전원 커넥션, 및 접지 커넥션을 포함한 그룹으로부터 선택되는
    인쇄 회로 기판.
  17. 제15항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 도전성 범프 어레이를 포함하는
    인쇄 회로 기판.
  18. 제15항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 도전성 랜드를 포함하는
    인쇄 회로 기판.
  19. 제15항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 커넥터 핀(connector pins)을 포함하는
    인쇄 회로 기판.
  20. 제15항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션으로부터 확장되는 다수의 라우팅 채널
    을 더 포함하고,
    여기서, 상기 제2 전기적 커넥션은 상기 제1 전기적 커넥션으로부터 확장되는 라우팅 채널보다 더 많은 라우팅 채널을 가지는
    인쇄 회로 기판.
  21. 제20항에 있어서,
    상기 제1 다수의 전기적 커넥션은 적어도 4개의 라우팅 채널이 상기 제1 다수의 전기적 커넥션 사이를 통과할 수 있도록 이격되고, 상기 제2 다수의 전기적 커넥션은 상기 제2 다수의 전기적 커넥션 사이에 라우팅 채널을 가지지 않는
    인쇄 회로 기판.
  22. 제15항에 있어서,
    상기 제1 및 제2 전기적 커넥션은 점진적인 피치 레이아웃으로 상기 표면 상에 배치되는
    인쇄 회로 기판.
  23. 중심 영역 및 외부 영역을 가진 표면을 가진 기판;
    상기 외부 영역 상에서 제1 거리로 이격된 제1 다수의 전기적 커넥션; 및
    상기 중심 영역 상에서 제2 거리로 이격된 제2 다수의 전기적 커넥션 - 여기서, 상기 제2 거리는 상기 제1 거리보다 짧음 -
    을 포함하는 장치.
  24. 제23항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션은 입력/출력 커넥션, 전원 커넥션, 및 접지 커넥션을 포함한 그룹으로부터 선택되는
    장치.
  25. 제23항에 있어서,
    상기 제1 및 제2 다수의 전기적 커넥션으로부터 확장되는 다수의 라우팅 채널
    을 더 포함하고,
    여기서, 상기 제2 전기적 커넥션은 상기 제1 전기적 커넥션으로부터 확장되는 라우팅 채널보다 더 많은 라우팅 채널을 가지는
    장치.
  26. 제25항에 있어서,
    상기 제1 다수의 전기적 커넥션은 적어도 4개의 라우팅 채널이 상기 제1 다수의 전기적 커넥션 사이를 통과할 수 있도록 이격되고, 상기 제2 다수의 전기적 커넥션은 상기 제2 다수의 전기적 커넥션 사이에 라우팅 채널을 가지지 않는
    장치.
  27. 제23항에 있어서,
    상기 제1 및 제2 전기적 커넥션은 점진적인 피치 레이아웃으로 상기 표면 상에 배치되는
    장치.
KR1020017016836A 1999-06-29 2000-05-26 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지 KR20020016867A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/342,550 1999-06-29
US09/342,550 US6664620B2 (en) 1999-06-29 1999-06-29 Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
PCT/US2000/014904 WO2001001487A1 (en) 1999-06-29 2000-05-26 Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer

Publications (1)

Publication Number Publication Date
KR20020016867A true KR20020016867A (ko) 2002-03-06

Family

ID=23342320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016836A KR20020016867A (ko) 1999-06-29 2000-05-26 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지

Country Status (7)

Country Link
US (2) US6664620B2 (ko)
JP (1) JP2003529203A (ko)
KR (1) KR20020016867A (ko)
CN (1) CN1225023C (ko)
AU (1) AU5867800A (ko)
MX (1) MXPA01013012A (ko)
WO (1) WO2001001487A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664620B2 (en) 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US20040212103A1 (en) * 2000-06-19 2004-10-28 Herman Kwong Techniques for pin arrangements in circuit chips
US6885102B2 (en) * 2002-08-26 2005-04-26 Intel Corporation Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
US20050073805A1 (en) * 2003-09-19 2005-04-07 Brent Stone Integrated circuit package
DE102004010299B4 (de) * 2004-03-03 2008-03-06 Atmel Germany Gmbh Infrarot-Empfänger-Chip
KR100652549B1 (ko) * 2005-07-11 2006-12-01 삼성전기주식회사 다각형, 라운드 및 원형 플립칩 볼 그리드 어레이 기판
TWM339185U (en) * 2008-01-15 2008-08-21 Wintek Corp Bend prevention structure for connection terminal of FPC
CN101673725B (zh) * 2008-09-09 2011-02-09 奇景光电股份有限公司 可挠性电路板
KR20120118763A (ko) * 2011-04-19 2012-10-29 삼성전자주식회사 디램 패키지, 디램 패키지를 포함하는 디램 모듈, 디램 패키지를 포함하는 그래픽 모듈, 그리고 디램 패키지를 포함하는 멀티미디어 장치
WO2013177445A1 (en) 2012-05-23 2013-11-28 Massachusetts Institute Of Technology Grid arrays with enhanced fatigue life
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
US10090251B2 (en) 2015-07-24 2018-10-02 Infineon Technologies Ag Semiconductor chip having a dense arrangement of contact terminals
US9846759B2 (en) * 2015-07-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Global connection routing method and system for performing the same
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
US9799618B1 (en) 2016-10-12 2017-10-24 International Business Machines Corporation Mixed UBM and mixed pitch on a single die
CN110689910A (zh) * 2018-07-05 2020-01-14 森富科技股份有限公司 内存配置结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755950A (fr) * 1969-09-11 1971-03-09 Philips Nv Procede permettant d'etablir des liaisons electriques entre desemplacements de contact d'un corps semiconducteur et des conducteurs d'alimentation
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
US4875138A (en) * 1986-10-20 1989-10-17 United Technologies Corporation Variable pitch IC bond pad arrangement
US5089881A (en) 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
JP2626698B2 (ja) * 1989-06-15 1997-07-02 株式会社 グラフィコ 放射型・パラレル・システムバス
JP2872825B2 (ja) 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
US5729894A (en) 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5468994A (en) 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JP2867313B2 (ja) * 1993-12-10 1999-03-08 日本特殊陶業株式会社 セラミック基板
US5463191A (en) 1994-03-14 1995-10-31 Dell Usa, L.P. Circuit board having an improved fine pitch ball grid array and method of assembly therefor
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5713744A (en) 1994-09-28 1998-02-03 The Whitaker Corporation Integrated circuit socket for ball grid array and land grid array lead styles
TW353223B (en) 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
US5702256A (en) 1995-12-28 1997-12-30 Intel Corporation Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket
US5686764A (en) * 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6664620B2 (en) 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer

Also Published As

Publication number Publication date
CN1225023C (zh) 2005-10-26
US7030479B2 (en) 2006-04-18
AU5867800A (en) 2001-01-31
MXPA01013012A (es) 2004-10-15
JP2003529203A (ja) 2003-09-30
CN1359538A (zh) 2002-07-17
WO2001001487A1 (en) 2001-01-04
US20040061223A1 (en) 2004-04-01
US6664620B2 (en) 2003-12-16
US20010045633A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
US7230332B2 (en) Chip package with embedded component
US5744862A (en) Reduced thickness semiconductor device with IC packages mounted in openings on substrate
US7326860B2 (en) Routing vias in a substrate from bypass capacitor pads
USRE42332E1 (en) Integrated circuit package, ball-grid array integrated circuit package
US5686764A (en) Flip chip package with reduced number of package layers
US6150729A (en) Routing density enhancement for semiconductor BGA packages and printed wiring boards
US6664620B2 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US20070175658A1 (en) High performance chip carrier substrate
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
US20120241208A1 (en) Signal routing Optimized IC package ball/pad layout
US20240105581A1 (en) Signal routing in integrated circuit packaging
US8093708B2 (en) Semiconductor package having non-uniform contact arrangement
US6225687B1 (en) Chip package with degassing holes
EP1361612B1 (en) Organic substrate for flip chip bonding
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
US6793500B1 (en) Radial contact pad footprint and wiring for electrical components
US6762489B2 (en) Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
US20040246691A1 (en) Dual pitch contact pad footprint for flip-chip chips and modules
JPH10233462A (ja) 半導体装置および基板ならびに半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application