JP3780996B2 - 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 - Google Patents
回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 Download PDFInfo
- Publication number
- JP3780996B2 JP3780996B2 JP2002298981A JP2002298981A JP3780996B2 JP 3780996 B2 JP3780996 B2 JP 3780996B2 JP 2002298981 A JP2002298981 A JP 2002298981A JP 2002298981 A JP2002298981 A JP 2002298981A JP 3780996 B2 JP3780996 B2 JP 3780996B2
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- pad
- circuit board
- pads
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。特に、ボール・グリッド・アレイ（以下、ＢＧＡ）等の微細なバンプ付き半導体素子を、リフロー処理によって実装する場合であっても、実装位置がずれることが少ない回路基板、バンプ付き半導体素子の実装構造、及びそのような回路基板を含む電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低いという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、チップサイズパッケージ（以下、ＣＳＰ）を用いた実装方法や、それらを実装するプリント基板が提案されている（例えば、特許文献１参照）。
具体的には、図２４に示すように、同一のプリント基板上に、形状の違う半導体パッケージのランド３８１、３８２がそれぞれ配置されており、それぞれのパッケージで同じ機能を有する端子が接続されるべきランド同士をパターン配線３８３で接続したプリント基板がある。かかるプリント基板によれば、プリント基板に搭載するパッケージの形状が変更されても、新規に別のプリント基板を製造せずに、同一のプリント基板で搭載ができるようになる。
【０００４】
また、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良が生じないように実施する実装方法がある。より具体的には、図２５にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ（ピッチが０．８ｍｍ以下のチップサイズパッケージ（ＣＳＰ）を含む。）等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０である。
【０００５】
また、図２６（ａ）〜（ｃ）に示すように、異方性導電膜(Anisotropic Conductive Film,以下、ＡＣＦ)３４７を介して、バンプ付き半導体素子３４６と、基板３４３のパッド３４１とを熱圧着する実装方法も提案されている。
かかるＡＣＦ３４７による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
【０００６】
【特許文献１】
特開平１０−２９００５８号公報 （第２頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１のプリント基板は、ＢＧＡ等の微細なバンプ付き半導体素子を実装する際に、導電材料としての半田材料を、微細なランド（パッド）上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷した半田材料の位置と、パッドとが容易にずれやすいという問題が見られた。特に、ＣＳＰの場合は、ＢＧＡよりもさらにファインピッチ化されているため、半田材料をＦＰＣ等の変形しやすいプリント基板のランド（パッド）上に、精度良く印刷し、実装することは事実上、困難であった。
【０００８】
また、図２５に示された実装方法によれば、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。また、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかるという問題が見られた。
さらに、ＡＣＦを用いた実装方法は、当該ＡＣＦのコストが高いばかりか、他の素子との同時実装が困難であるという問題が見られた。すなわち、熱圧着して実装するＡＣＦと、半田リフロー処理により実装する他の素子とは、異なる実装プロセスの順序を考慮しつつ、別個に実施しなければならなかった。
【０００９】
そこで、上記問題点を鋭意検討した結果、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、パッドの配線を優先的に引き出すことにより、半田材料の塗布不良が少なくなって、フレキシブル配線基板（以下、ＦＰＣ）等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装できることを見出した。
すなわち、本発明は、ボール・グリッド・アレイ（以下、ＢＧＡ）等の微細なバンプ付き半導体素子を、リフロー処理によって実装する場合であっても、半導体素子の実装位置がずれることが少ない回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器を提供することを目的としている。
【００１７】
本発明の回路基板は、半導体素子を実装するための複数のパッドと、当該複数のパッドの各々から引き出された複数の配線を含む回路基板において、前記回路基板は、前記複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比を定めることを特徴とする。
また、前記の本発明の回路基板を構成するにあたり、広い側のパッドのピッチをＰ１とし、狭い側のピッチをＰ２としたときに、Ｐ１／Ｐ２で表される比率を１．０１〜３の範囲内の値とすることが好ましい。
このように構成することにより、パッドと、配線との間の距離を確実に広くすることができるため、半田材料の印刷ずれ等に伴うショートの発生を少なくすることができる
また、前記の本発明の回路基板を構成するにあたり、広い側のパッドのピッチを０．４〜２．０ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることが好ましい。
このように構成することにより、パッドと、配線との間の距離を確実に広くすることができるため、半田材料の印刷ずれ等に伴うショートの発生を少なくすることができる。
【００１８】
また、本発明の別の態様の半導体素子を含む電気光学装置は、半導体素子を含む電気光学装置であって、前記半導体素子は回路基板に実装されており、前記回路基板は、複数のパッドと当該複数のパッドの各々から引き出される複数の配線を有し、前記回路基板は、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比が定められていることを特徴とする。
すなわち、このように構成することにより、半田材料の塗布不良等に伴うショートの発生や、バンプ付き半導体素子の実装位置のずれが少ない回路基板を含んだ電気光学装置を得ることができる。
【００１９】
また、本発明の別の態様は、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器である。
すなわち、このように構成することにより、環境安定性に優れ、ショートの発生が少ない回路基板を含んだ電子機器を得ることができる。
【００２０】
また、本発明のバンプ付き半導体素子の実装構造は、バンプ付き半導体素子を実装するための複数のパッドと、当該複数のパッドの各々から引き出される複数の配線を含む回路基板を有し、前記回路基板は、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比が定められてなり、前記回路基板に対して前記パッド上に塗布した半田材料を介して、前記バンプ付き半導体素子が実装されてなることを特徴とする。
すなわち、このように構成することにより、パッドと、隣接する配線との間の距離を比較的広くすることができるため、半田材料の塗布不良（印刷ずれ）等に伴うショートの発生やバンプ付き半導体素子の実装位置のずれを少なくすることができる。
【００２１】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、バンプ付き半導体素子と、回路基板との間に、以下の特性を有するアンダーフィルが充填してあることが好ましい。
（１）体積抵抗が１×１０6〜１×１０20Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜２００ＭＰａの範囲内の値である。
（３）伸びが１０〜５００％の範囲内の値である。
このように構成することにより、環境安定性や機械的特性に優れたバンプ付き半導体素子の実装構造を提供することができる。
【００２２】
本発明のバンプ付き半導体素子を回路基板に実装する実装方法は、回路基板は縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を引き出してあり、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比を定めてある回路基板であって、
前記バンプ付き半導体素子のバンプに半田材料を塗布する工程と、
前記半田材料が塗布されたバンプ付き半導体素子を、リフロ−処理により前記回路基板のパッドに実装する工程とを有することを特徴とする。
また前記回路基板のパッドに半田材料を塗布する工程を、前記リフロ−処理の前に有することが好ましい。
すなわち、このように構成することにより、半田材料の塗布不良等に伴うショートの発生や、バンプ付き半導体素子の実装位置のずれが少ない回路基板を製造することができる。
また、前記回路基板のパッドに半田材料を塗布する工程を、前記リフロ−処理の前に有することが望ましい。
【００２３】
【発明の実施の形態】
以下、図面を参照して、本発明のバンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００２４】
［第１実施形態］
第１実施形態は、図１に示すように、バンプ付き半導体素子を実装するための複数のパッド４１３ａと、当該複数のパッド４１３ａの各々から引き出された複数の配線４１１を含む回路基板であって、複数のパッド４１３ａの縦方向のピッチと横方向のピッチとが異なる領域を有し、複数の配線４１１は、複数のパッド４１３ａの縦方向または横方向のいずれかピッチが広い側から引き出されていることを特徴とする回路基板である。
【００２５】
１．パッド
（１）異方性
▲１▼ピッチの比率
広い側のパッドのピッチをＰ１とし、狭い側のピッチをＰ２としたときに、Ｐ１／Ｐ２で表される比率を１．０１〜３の範囲内の値とすることが好ましい。
この理由は、かかるＰ１／Ｐ２で表される比率が１．０１未満の値になると、外部への配線の取り出しや引き回しが困難となる場合があるためである。一方、かかるＰ１／Ｐ２で表される比率が３を超えると、単位面積あたりに配置可能なパッド数が過度に制限されたり、逆に配線の引き回しが困難になったりする場合があるためである。
したがって、かかるＰ１／Ｐ２で表される比率を１．０５〜２．５の範囲内の値とすることがより好ましく、１．１〜２．０の範囲内の値とすることがさらに好ましい。
【００２６】
▲２▼ピッチ
また、図２に示すように、広い側のパッドのピッチを０．４〜２．０ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることが好ましい。
この理由は、広い側のパッドのピッチが０．４ｍｍ以上であれば、外部への配線の取り出しや引き回しが容易になるためであり、一方、かかるピッチが２．０ｍｍを超えると、単位面積あたりに配置可能なパッド数が過度に制限される場合があるためである。
したがって、広い側のパッドのピッチを０．４５〜１．８ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることがより好ましく、広い側のパッドのピッチを０．５〜１．６ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることがさらに好ましい。
【００２７】
▲３▼パッドの縦横比
また、図３に示すように、縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、パッド４１３の縦横比を定めることが好ましい。すなわち、広い側のパッドのピッチをＰ１、狭い側のピッチをＰ２とし、Ｐ１方向に対応するパッドの幅をＬ１、Ｐ２方向に対応するパッドの幅をＬ２としたときに、Ｐ１とＰ２の比に比例させて、Ｌ１とＬ２の比を定めることが好ましい。
この理由は、パッドの縦横比と、パッドのピッチとが対応していることにより、パッドの面積を大きくすることができるとともに、外部への配線の取り出しや引き回しが容易になるためである。
【００２８】
▲４▼位置
また、図４（ａ）に示すように、ＢＧＡの底面４３３の中央付近に、縦方向のパッドのピッチと、横方向のパッドのピッチとが異なる領域４３３ａが設けてあることが好ましい。
この理由は、ＢＧＡの底面の中央付近に配線の引き回しが集中する場合があるが、そのような場合であっても、ピッチとが異なる領域が設けてあることにより、縦方向と横方向のいずれか広いピッチを有する方向から優先的に配線を取り出すことができるためである。
一方、図４（ｂ）に示すように、ＢＧＡの底面４３３の周辺付近に、縦方向のパッドのピッチと、横方向のパッドのピッチとが異なる領域４３３ｂが設けてあることが好ましい。
この理由は、ＢＧＡの底面の周辺付近に、外部への配線の引き回しが集中する場合があるが、そのような場合であっても、ピッチとが異なる領域が設けてあることにより、縦方向と横方向のいずれか広いピッチを有する方向から優先的に配線を取り出すことができるためである。
【００２９】
▲５▼ブロック
また、図５に示すように、縦方向のパッドのピッチと、横方向のパッドのピッチとが異なる領域がブロック的に設けてあり、当該ブロック４３５間のスペースを利用して、前記パッドの配線４１１を優先的に引き出してあることが好ましい。
この理由は、ブロック間にスペースが設けてあり、当該スペースを利用して、半田材料の塗布マージンを広くとれるためである。したがって、半田材料の塗布不良等に伴うショートの発生を少なくすることができる。また、ブロック間のスペースを利用して、回路配線の自由度や外部への取り出しを容易にすることもできるためである。
【００３０】
（２）パッドの面積
また、パッドの面積を０．０１〜０．５ｍｍ2の範囲内の値とすることが好ましい。
この理由は、かかるパッドの面積が０．０１ｍｍ2未満の値になると、半田材料の塗布が困難となったり、ＢＧＡとの電気接続性が不安定になったりする場合があるためである。
一方、かかるパッドの面積が０．５ｍｍ2を超えると、配線の引き回しが困難になったり、配線の幅を過度に狭くしたり、さらには、半田ブリッジが頻繁に生じたりする場合があるためである。
したがって、パッドの面積を０．０３〜０．３ｍｍ2の範囲内の値とすることがより好ましく、０．０５〜０．１ｍｍ2の範囲内の値とすることがさらに好ましい。
【００３１】
（３）パッドの平面形状
また、図６に示すように、パッドの平面形状を円形または正方形とすることが好ましい。この理由は、このような平面形状とすることにより、再現性良く形成できるとともに、全面を効率的に利用することができるためである。
ただし、パッドの平面形状を非円形または非正方形とすることも好ましい。例えば、図７（ａ）に示すように楕円、図７（ｂ）に示すようにひし形、図７（ｃ）に示すように変形長方形（Ｈ型）、図７（ｄ）に示すように俵型、図８（ａ）に示すように半楕円（楕円の半分）、図８（ｂ）に示すように半菱形（菱形の半分）、図８（ｃ）に示すように半俵型（俵形の半分）、図９（ａ）に示すように半円（円形の半分）、または図９（ｂ）に示すように半多角形（多角形の半分）、あるいは、１／３円、２／３円、１／５円、２／５円、３／５円、４／５円等のうち少なくとも一つとすることが好ましい。
この理由は、このような平面形状を有する変形パッドとすることにより、配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができ、回路基板の生産効率を向上させることができるためである。また、このような平面形状のパッドであれば、再現性良く形成することもできるためである。
【００３２】
２．バンプ付き半導体素子
（１）種類
本発明におけるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図１０〜図１２に示すようなＢＧＡ６０、７０、８０や、図１３に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。ここで、図１０に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
【００３３】
また、図１１は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図１２は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ(Tape Automated Bonding)方式によって得られるＢＧＡ８０を示している。
【００３４】
一方、ＷＣＳＰは、図１３に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜１．０ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００３５】
（２）バンプ
また、バンプ付き半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図１４（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、ＢＧＡを基板のパッド上に位置合わせして搭載した場合に、パッドの周囲に均一に流動させて、ＢＧＡのバンプと、パッドとを強固に固定することができるためである。
【００３６】
また、バンプの形態に関して、図１４（ｂ）に示すように、バンプ１１３の先端部の表面に窪みを設けることが好ましい。
この理由は、このように構成することにより、半導体素子のバンプと、パッドとの間に、窪みを介して確実に半田材料が存在して、これらの部材を強固に固定することができるためである。
【００３７】
（３）半田材料
バンプに付着させる半田材料の種類としては、特に制限されるものではないが、例えば、ＳｎやＰｂ／Ｓｎ等からなる従来から汎用されている半田や、ロジンや松脂等のフラックス材料を使用することができるが、Ｐｂを含まないＣｕ／Ｓｎ／Ａｇからなる半田と、フラックス材料との組み合わせを使用することがより好ましい。
【００３８】
［第２の実施形態］
第２の実施形態は、図１５に例示するように、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を優先的に引き出してある回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装することを特徴とするバンプ付き半導体素子の実装構造である。
以下、第１の実施形態と同様の箇所は適宜省略するものとし、第２の実施形態において特徴的な箇所を中心に説明する。
【００３９】
１．構成
（１）基本構成
第２の実施形態におけるバンプ付き半導体素子の実装構造３６０は、図１５に示すように、基本的に、バンプ付き半導体素子６３と、回路基板３６１と、半田材料３６５と、から構成することができ、バンプ付き半導体素子６３、回路基板３６１、および半田材料３６５については、第１の実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４０】
（２）アンダーフィル
一方、第２の実施形態においては、図１５に示すように、バンプ付き半導体素子（ＢＧＡ）と、回路基板３６１との間に、以下の特性を有するアンダーフィル６４が充填されていることが好ましい。
１）体積抵抗が１×１０6〜１×１０20Ω・ｃｍの範囲内の値である。
２）引張強さが１〜２００ＭＰａの範囲内の値である。
３）破断伸びが１０〜５００％の範囲内の値である。
以下、好ましいアンダーフィルの種類や特性等について、詳細に説明する。
【００４１】
▲１▼種類
アンダーフィルの種類に関して、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂であることが好ましい。
この理由は、このような硬化性樹脂を使用することにより、機械的特性や耐湿性に関するアンダーフィルとしての基本特性を満足しやすくなるためである。
また、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
また、アンダーフィルに遮光性を持たせたい場合には、これらの硬化性樹脂中に、遮光物質、例えば、カーボン粒子、カーボン繊維、顔料等を添加したり、紫外線吸収剤や蛍光増白剤を添加したりすることが好ましい。
このような化合物を添加することにより、外部から光が侵入した場合に効果的に吸収したり、あるいは外部から侵入した光の波長を、光誤動作が生じないような波長の光に変換したりすることができるためである。
【００４２】
▲２▼体積抵抗
また、アンダーフィルの体積抵抗を１×１０6〜１×１０20Ω・ｃｍの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの体積抵抗が１×１０6Ω・ｃｍ未満の値になると、隣接するバンプ間の電気絶縁性が不十分となる場合があるためであり、一方、かかるアンダーフィルの体積抵抗が１×１０20Ω・ｃｍを超えると、使用可能な材料の選択の幅が著しく制限される場合があるためである。
したがって、アンダーフィルの体積抵抗を１×１０8〜１×１０18Ω・ｃｍの範囲内の値とすることがより好ましく、１×１０10〜１×１０16Ω・ｃｍの範囲内の値とすることがさらに好ましい。
【００４３】
▲３▼引張強さ
また、アンダーフィルの引張強さを１〜２００ＭＰａの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの引張強さが１ＭＰａ未満の値になると、機械的強度が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの引張強さが２００ＭＰａを超えると、使用可能な材料の選択の幅が著しく制限されたり、応力歪みが過度に発生して、バンプ付き半導体素子の実装構造における抵抗安定性が低下したりする場合があるためである。
したがって、アンダーフィルの引張強さを５〜１００ＭＰａの範囲内の値とすることがより好ましく、１０〜５０ＭＰａの範囲内の値とすることがさらに好ましい。
【００４４】
▲４▼破断伸び
また、アンダーフィルの破断伸びを１０〜５００％の範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの破断伸びが１０％未満の値になると、柔軟性が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの破断伸びが５００％を超えると、使用可能な材料の選択の幅が著しく制限されたり、機械的強度が低下したりする場合があるためである。
したがって、アンダーフィルの破断伸びを３０〜３００％の範囲内の値とすることがより好ましく、５０〜２００％の範囲内の値とすることがさらに好ましい。
【００４５】
２．実装方法
（１）第１の実装方法
第１の実装方法として、下記工程（Ａ）および（Ｂ）に準じて、図１７に示すように、回路基板３６１に対して、バンプ付き半導体素子６３を実装することが好ましい。
（Ａ）半田材料３６５を、回路基板３６１におけるパッド３６３上に塗布する工程
（Ｂ）バンプ付き半導体素子６３を、リフロー処理によって、半田材料３６５が塗布されたパッド３６３上に実装する工程
このように実施することにより、半田材料を、従来の塗布装置、例えば、シルクスクリ−ン印刷装置を用いて塗布することができるとともに、従来のリフロー装置を用いて、バンプ付き半導体素子を、回路基板に対して、実装することができる。
なお、バンプ付き半導体素子を基板上のパッドに対して位置合わせした後、リフロー処理を実施することが好ましい。その場合、バンプ付き半導体素子に位置合わせマークを予め設けておき、それを目印にバンプ付き半導体素子を基板上に、位置合わせすることが好ましい。
【００４６】
（２）第２の実装方法
第２の実装方法として、下記工程（Ａ´）および（Ｂ）に準じて、図１８に示すように、パッド１７を備えた回路基板１９に対して、バンプ付き半導体素子１１を実装することが好ましい。
（Ａ´）半田材料１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ）半田材料１５が塗布されたバンプ付き半導体素子１１を、リフロー処理によって、パッド１１７上に実装する工程
このように実施することにより、半田材料をパッド上に塗布する際の位置決め工程を省略できるとともに、ＦＰＣ等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装することができる。すなわち、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対しても、迅速かつ安価にリフロー実装することができ、しかも、実装不良の発生が少ないバンプ付き半導体素子の実装方法を提供することができる。
【００４７】
（３）第３の実装方法
第３の実装方法として、下記工程（Ａ´´）、（Ａ´´´）および（Ｂ´）に準じて、図１９に示すように、回路基板１９に対して、バンプ付き半導体素子１１を実装することが好ましい。
（Ａ´´）半田材料の一部２１を、回路基板１９におけるパッド１７上に塗布する工程
（Ａ´´´）半田材料の別の一部１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ´）半田材料１５が一部塗布されたバンプ付き半導体素子１１を、リフロー処理によって、半田材料２１が一部塗布されたパッド１７上に実装する工程
このように実施することにより、微細なバンプ付き半導体素子を基板、特にＦＰＣに対しても、精度よくリフロー実装することができ、しかも、強固に実装できるバンプ付き半導体素子の実装方法を提供することができる。
【００４８】
（４）リフロー処理条件
また、第１〜第３の実装方法を実施するにあたり、リフロー処理条件としては特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、５秒〜１０分の条件で加熱することが好ましい。
なお、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
【００４９】
（５）他の素子との同時実装
また、第１〜第３の実装方法を実施するにあたり、図２０に示すように、コンデンサを含む他の電気素子３９とともに、バンプ付き半導体素子１１を回路基板１９に対して、同時に実装することが好ましい。
この理由は、コンデンサを含む他の電気素子とともに、バンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができるためである。したがって、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができる。
なお、通常、バンプ付き半導体素子以外の素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５０】
［第３の実施形態］
第３の実施形態は、駆動素子または電源素子として、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を優先的に引き出した回路基板上に実装されたバンプ付き半導体素子を含むことを特徴とする電気光学装置である。
以下、図２１に示す電気光学装置を構成する液晶パネルを例に採って説明する。
【００５１】
まず、図２２を参照して、図２１に示す液晶パネル２００の概略構造について説明する。図２２は、図２１に示す液晶パネル２００における半導体ＩＣおよびフレキシブル配線基板の実装前の状態を模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
【００５２】
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されたものである。この透明電極２１６は上述したように配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００５３】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を優先的に引き出したことを特徴としている。
したがって、基板張出部２１０Ｔ上のパッドに対して精度良く、かつ広いマージンにより半田材料を塗布することができ、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、塗布位置の相違に起因した半導体素子の位置ずれが少ない基板張出部２１０Ｔを提供することができる
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００５４】
［第４実施形態］
本発明の電気光学装置を、電子機器における表示装置として用いた場合の実施形態について具体的に説明する。
【００５５】
（１）電子機器の概要
図２３は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２３中では、液晶パネル１８０を、パネル構造体１８０Ａと、半導体ＩＣ等で構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００５６】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００５７】
（２）具体例
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ(フィールドエミッションディスプレイ)装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス(ＤＭＤ)を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などが挙げられる。
【００５８】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
【００５９】
【発明の効果】
以上説明したように、本発明の回路基板によれば、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、縦方向または横方向のいずれかピッチが広い側から、当該パッドからの配線を優先的に引き出してあることにより、回路基板上のパッドに対して精度良く、かつ広いマージンにより半田材料を塗布することができ、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、実装位置がずれることが少ない回路基板を提供できるようになった。
【００６０】
また、本発明のバンプ付き半導体素子の実装構造によれば、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドからの配線を優先的に引き出してあることにより、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、実装位置がずれることが少ないバンプ付き半導体素子の実装構造を提供できるようになった。
【００６１】
さらに、本発明の電気光学装置およびそれを含む電子機器によれば、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドからの配線を優先的に引き出してある回路基板を使用していることにより、半田不良等が少ないばかりか、生産効率に優れた電気光学装置およびそれを含む電子機器を提供できるようになった。
【図面の簡単な説明】
【図１】 第１の実施形態の回路基板を説明するために供する図である。
【図２】 隣接するパッド間の距離を説明するために供する図である。
【図３】 パッドの縦横比を説明するために供する図である。
【図４】 隣接するパッド間の距離が異なる領域を説明するために供する図である（その１）。
【図５】 隣接するパッド間の距離が異なる領域を説明するために供する図である（その２）。
【図６】 パッドの平面形状を示す図である。
【図７】 （ａ）〜（ｄ）は、それぞれ変形パッドの平面形状を示す図である。
【図８】 （ａ）〜（ｃ）は、それぞれ変形パッドの平面形状を示す図である。
【図９】 （ａ）〜（ｂ）は、それぞれ変形パッドの別の平面形状を示す図である。
【図１０】 ＢＧＡの構成を説明するために供する断面図である（その１）。
【図１１】 別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図１２】 別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図１３】 ＷＣＳＰの構成を説明するために供する断面図である。
【図１４】 （ａ）〜（ｂ）は、バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である。
【図１５】 第２の実施形態のバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１６】 アンダーフィルを説明するために供する図である。
【図１７】 （ａ）〜（ｂ）は、ソルダーレジストを備えた回路基板に対して、バンプ付き半導体素子を実装する方法を説明するために供する工程図である（その１）。
【図１８】 （ａ）〜（ｂ）は、ソルダーレジストを備えた回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その２）。
【図１９】 （ａ）〜（ｂ）は、ソルダーレジストを備えた回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その３）。
【図２０】 バンプ付き半導体素子を他の電気素子とともに回路基板に対して同時実装する方法を説明するために供する図である。
【図２１】 本発明に係る第３実施形態の液晶パネルの外観を示す概略斜視図である。
【図２２】 第３実施形態のパネル構造を模式的に示す概略断面図である。
【図２３】 本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２４】 従来の回路基板を説明するために供する図である。
【図２５】 従来のＢＧＡの実装方法を説明するために供するフロー図である。
【図２６】 異方性導電膜（ＡＣＦ）を利用したバンプ付き半導体素子の実装方法を説明するために供する図である。
【符号の説明】
１１ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１２ 治具
１３ バンプ
１５ 半田材料
１７ パッド
１９ 基板（ＦＰＣ）
３９ バンプ付き半導体素子以外の電気素子
６０・７０・８０ ＢＧＡ
６４ アンダーフィル
９０ ＷＣＳＰ
１１０・１３０ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１１３ バンプ
１４０ ＦＰＣ
２００ 液晶パネル
２１１ 第１の基板
２２１ 第２の基板
２２２ 透明電極
２２７ バンプ付き半導体素子
３６０・３７０ 実装構造
４１１ 配線
４１３ パッド
【発明の属する技術分野】
本発明は、回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。特に、ボール・グリッド・アレイ（以下、ＢＧＡ）等の微細なバンプ付き半導体素子を、リフロー処理によって実装する場合であっても、実装位置がずれることが少ない回路基板、バンプ付き半導体素子の実装構造、及びそのような回路基板を含む電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低いという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、チップサイズパッケージ（以下、ＣＳＰ）を用いた実装方法や、それらを実装するプリント基板が提案されている（例えば、特許文献１参照）。
具体的には、図２４に示すように、同一のプリント基板上に、形状の違う半導体パッケージのランド３８１、３８２がそれぞれ配置されており、それぞれのパッケージで同じ機能を有する端子が接続されるべきランド同士をパターン配線３８３で接続したプリント基板がある。かかるプリント基板によれば、プリント基板に搭載するパッケージの形状が変更されても、新規に別のプリント基板を製造せずに、同一のプリント基板で搭載ができるようになる。
【０００４】
また、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良が生じないように実施する実装方法がある。より具体的には、図２５にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ（ピッチが０．８ｍｍ以下のチップサイズパッケージ（ＣＳＰ）を含む。）等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０である。
【０００５】
また、図２６（ａ）〜（ｃ）に示すように、異方性導電膜(Anisotropic Conductive Film,以下、ＡＣＦ)３４７を介して、バンプ付き半導体素子３４６と、基板３４３のパッド３４１とを熱圧着する実装方法も提案されている。
かかるＡＣＦ３４７による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
【０００６】
【特許文献１】
特開平１０−２９００５８号公報 （第２頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１のプリント基板は、ＢＧＡ等の微細なバンプ付き半導体素子を実装する際に、導電材料としての半田材料を、微細なランド（パッド）上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷した半田材料の位置と、パッドとが容易にずれやすいという問題が見られた。特に、ＣＳＰの場合は、ＢＧＡよりもさらにファインピッチ化されているため、半田材料をＦＰＣ等の変形しやすいプリント基板のランド（パッド）上に、精度良く印刷し、実装することは事実上、困難であった。
【０００８】
また、図２５に示された実装方法によれば、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。また、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかるという問題が見られた。
さらに、ＡＣＦを用いた実装方法は、当該ＡＣＦのコストが高いばかりか、他の素子との同時実装が困難であるという問題が見られた。すなわち、熱圧着して実装するＡＣＦと、半田リフロー処理により実装する他の素子とは、異なる実装プロセスの順序を考慮しつつ、別個に実施しなければならなかった。
【０００９】
そこで、上記問題点を鋭意検討した結果、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、パッドの配線を優先的に引き出すことにより、半田材料の塗布不良が少なくなって、フレキシブル配線基板（以下、ＦＰＣ）等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装できることを見出した。
すなわち、本発明は、ボール・グリッド・アレイ（以下、ＢＧＡ）等の微細なバンプ付き半導体素子を、リフロー処理によって実装する場合であっても、半導体素子の実装位置がずれることが少ない回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器を提供することを目的としている。
【００１７】
本発明の回路基板は、半導体素子を実装するための複数のパッドと、当該複数のパッドの各々から引き出された複数の配線を含む回路基板において、前記回路基板は、前記複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比を定めることを特徴とする。
また、前記の本発明の回路基板を構成するにあたり、広い側のパッドのピッチをＰ１とし、狭い側のピッチをＰ２としたときに、Ｐ１／Ｐ２で表される比率を１．０１〜３の範囲内の値とすることが好ましい。
このように構成することにより、パッドと、配線との間の距離を確実に広くすることができるため、半田材料の印刷ずれ等に伴うショートの発生を少なくすることができる
また、前記の本発明の回路基板を構成するにあたり、広い側のパッドのピッチを０．４〜２．０ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることが好ましい。
このように構成することにより、パッドと、配線との間の距離を確実に広くすることができるため、半田材料の印刷ずれ等に伴うショートの発生を少なくすることができる。
【００１８】
また、本発明の別の態様の半導体素子を含む電気光学装置は、半導体素子を含む電気光学装置であって、前記半導体素子は回路基板に実装されており、前記回路基板は、複数のパッドと当該複数のパッドの各々から引き出される複数の配線を有し、前記回路基板は、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比が定められていることを特徴とする。
すなわち、このように構成することにより、半田材料の塗布不良等に伴うショートの発生や、バンプ付き半導体素子の実装位置のずれが少ない回路基板を含んだ電気光学装置を得ることができる。
【００１９】
また、本発明の別の態様は、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器である。
すなわち、このように構成することにより、環境安定性に優れ、ショートの発生が少ない回路基板を含んだ電子機器を得ることができる。
【００２０】
また、本発明のバンプ付き半導体素子の実装構造は、バンプ付き半導体素子を実装するための複数のパッドと、当該複数のパッドの各々から引き出される複数の配線を含む回路基板を有し、前記回路基板は、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比が定められてなり、前記回路基板に対して前記パッド上に塗布した半田材料を介して、前記バンプ付き半導体素子が実装されてなることを特徴とする。
すなわち、このように構成することにより、パッドと、隣接する配線との間の距離を比較的広くすることができるため、半田材料の塗布不良（印刷ずれ）等に伴うショートの発生やバンプ付き半導体素子の実装位置のずれを少なくすることができる。
【００２１】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、バンプ付き半導体素子と、回路基板との間に、以下の特性を有するアンダーフィルが充填してあることが好ましい。
（１）体積抵抗が１×１０6〜１×１０20Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜２００ＭＰａの範囲内の値である。
（３）伸びが１０〜５００％の範囲内の値である。
このように構成することにより、環境安定性や機械的特性に優れたバンプ付き半導体素子の実装構造を提供することができる。
【００２２】
本発明のバンプ付き半導体素子を回路基板に実装する実装方法は、回路基板は縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を引き出してあり、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比を定めてある回路基板であって、
前記バンプ付き半導体素子のバンプに半田材料を塗布する工程と、
前記半田材料が塗布されたバンプ付き半導体素子を、リフロ−処理により前記回路基板のパッドに実装する工程とを有することを特徴とする。
また前記回路基板のパッドに半田材料を塗布する工程を、前記リフロ−処理の前に有することが好ましい。
すなわち、このように構成することにより、半田材料の塗布不良等に伴うショートの発生や、バンプ付き半導体素子の実装位置のずれが少ない回路基板を製造することができる。
また、前記回路基板のパッドに半田材料を塗布する工程を、前記リフロ−処理の前に有することが望ましい。
【００２３】
【発明の実施の形態】
以下、図面を参照して、本発明のバンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００２４】
［第１実施形態］
第１実施形態は、図１に示すように、バンプ付き半導体素子を実装するための複数のパッド４１３ａと、当該複数のパッド４１３ａの各々から引き出された複数の配線４１１を含む回路基板であって、複数のパッド４１３ａの縦方向のピッチと横方向のピッチとが異なる領域を有し、複数の配線４１１は、複数のパッド４１３ａの縦方向または横方向のいずれかピッチが広い側から引き出されていることを特徴とする回路基板である。
【００２５】
１．パッド
（１）異方性
▲１▼ピッチの比率
広い側のパッドのピッチをＰ１とし、狭い側のピッチをＰ２としたときに、Ｐ１／Ｐ２で表される比率を１．０１〜３の範囲内の値とすることが好ましい。
この理由は、かかるＰ１／Ｐ２で表される比率が１．０１未満の値になると、外部への配線の取り出しや引き回しが困難となる場合があるためである。一方、かかるＰ１／Ｐ２で表される比率が３を超えると、単位面積あたりに配置可能なパッド数が過度に制限されたり、逆に配線の引き回しが困難になったりする場合があるためである。
したがって、かかるＰ１／Ｐ２で表される比率を１．０５〜２．５の範囲内の値とすることがより好ましく、１．１〜２．０の範囲内の値とすることがさらに好ましい。
【００２６】
▲２▼ピッチ
また、図２に示すように、広い側のパッドのピッチを０．４〜２．０ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることが好ましい。
この理由は、広い側のパッドのピッチが０．４ｍｍ以上であれば、外部への配線の取り出しや引き回しが容易になるためであり、一方、かかるピッチが２．０ｍｍを超えると、単位面積あたりに配置可能なパッド数が過度に制限される場合があるためである。
したがって、広い側のパッドのピッチを０．４５〜１．８ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることがより好ましく、広い側のパッドのピッチを０．５〜１．６ｍｍの範囲内の値とし、狭い側のピッチを広い側のパッドのピッチよりも小さい値とすることがさらに好ましい。
【００２７】
▲３▼パッドの縦横比
また、図３に示すように、縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、パッド４１３の縦横比を定めることが好ましい。すなわち、広い側のパッドのピッチをＰ１、狭い側のピッチをＰ２とし、Ｐ１方向に対応するパッドの幅をＬ１、Ｐ２方向に対応するパッドの幅をＬ２としたときに、Ｐ１とＰ２の比に比例させて、Ｌ１とＬ２の比を定めることが好ましい。
この理由は、パッドの縦横比と、パッドのピッチとが対応していることにより、パッドの面積を大きくすることができるとともに、外部への配線の取り出しや引き回しが容易になるためである。
【００２８】
▲４▼位置
また、図４（ａ）に示すように、ＢＧＡの底面４３３の中央付近に、縦方向のパッドのピッチと、横方向のパッドのピッチとが異なる領域４３３ａが設けてあることが好ましい。
この理由は、ＢＧＡの底面の中央付近に配線の引き回しが集中する場合があるが、そのような場合であっても、ピッチとが異なる領域が設けてあることにより、縦方向と横方向のいずれか広いピッチを有する方向から優先的に配線を取り出すことができるためである。
一方、図４（ｂ）に示すように、ＢＧＡの底面４３３の周辺付近に、縦方向のパッドのピッチと、横方向のパッドのピッチとが異なる領域４３３ｂが設けてあることが好ましい。
この理由は、ＢＧＡの底面の周辺付近に、外部への配線の引き回しが集中する場合があるが、そのような場合であっても、ピッチとが異なる領域が設けてあることにより、縦方向と横方向のいずれか広いピッチを有する方向から優先的に配線を取り出すことができるためである。
【００２９】
▲５▼ブロック
また、図５に示すように、縦方向のパッドのピッチと、横方向のパッドのピッチとが異なる領域がブロック的に設けてあり、当該ブロック４３５間のスペースを利用して、前記パッドの配線４１１を優先的に引き出してあることが好ましい。
この理由は、ブロック間にスペースが設けてあり、当該スペースを利用して、半田材料の塗布マージンを広くとれるためである。したがって、半田材料の塗布不良等に伴うショートの発生を少なくすることができる。また、ブロック間のスペースを利用して、回路配線の自由度や外部への取り出しを容易にすることもできるためである。
【００３０】
（２）パッドの面積
また、パッドの面積を０．０１〜０．５ｍｍ2の範囲内の値とすることが好ましい。
この理由は、かかるパッドの面積が０．０１ｍｍ2未満の値になると、半田材料の塗布が困難となったり、ＢＧＡとの電気接続性が不安定になったりする場合があるためである。
一方、かかるパッドの面積が０．５ｍｍ2を超えると、配線の引き回しが困難になったり、配線の幅を過度に狭くしたり、さらには、半田ブリッジが頻繁に生じたりする場合があるためである。
したがって、パッドの面積を０．０３〜０．３ｍｍ2の範囲内の値とすることがより好ましく、０．０５〜０．１ｍｍ2の範囲内の値とすることがさらに好ましい。
【００３１】
（３）パッドの平面形状
また、図６に示すように、パッドの平面形状を円形または正方形とすることが好ましい。この理由は、このような平面形状とすることにより、再現性良く形成できるとともに、全面を効率的に利用することができるためである。
ただし、パッドの平面形状を非円形または非正方形とすることも好ましい。例えば、図７（ａ）に示すように楕円、図７（ｂ）に示すようにひし形、図７（ｃ）に示すように変形長方形（Ｈ型）、図７（ｄ）に示すように俵型、図８（ａ）に示すように半楕円（楕円の半分）、図８（ｂ）に示すように半菱形（菱形の半分）、図８（ｃ）に示すように半俵型（俵形の半分）、図９（ａ）に示すように半円（円形の半分）、または図９（ｂ）に示すように半多角形（多角形の半分）、あるいは、１／３円、２／３円、１／５円、２／５円、３／５円、４／５円等のうち少なくとも一つとすることが好ましい。
この理由は、このような平面形状を有する変形パッドとすることにより、配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができ、回路基板の生産効率を向上させることができるためである。また、このような平面形状のパッドであれば、再現性良く形成することもできるためである。
【００３２】
２．バンプ付き半導体素子
（１）種類
本発明におけるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図１０〜図１２に示すようなＢＧＡ６０、７０、８０や、図１３に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。ここで、図１０に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
【００３３】
また、図１１は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図１２は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ(Tape Automated Bonding)方式によって得られるＢＧＡ８０を示している。
【００３４】
一方、ＷＣＳＰは、図１３に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜１．０ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００３５】
（２）バンプ
また、バンプ付き半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図１４（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、ＢＧＡを基板のパッド上に位置合わせして搭載した場合に、パッドの周囲に均一に流動させて、ＢＧＡのバンプと、パッドとを強固に固定することができるためである。
【００３６】
また、バンプの形態に関して、図１４（ｂ）に示すように、バンプ１１３の先端部の表面に窪みを設けることが好ましい。
この理由は、このように構成することにより、半導体素子のバンプと、パッドとの間に、窪みを介して確実に半田材料が存在して、これらの部材を強固に固定することができるためである。
【００３７】
（３）半田材料
バンプに付着させる半田材料の種類としては、特に制限されるものではないが、例えば、ＳｎやＰｂ／Ｓｎ等からなる従来から汎用されている半田や、ロジンや松脂等のフラックス材料を使用することができるが、Ｐｂを含まないＣｕ／Ｓｎ／Ａｇからなる半田と、フラックス材料との組み合わせを使用することがより好ましい。
【００３８】
［第２の実施形態］
第２の実施形態は、図１５に例示するように、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を優先的に引き出してある回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装することを特徴とするバンプ付き半導体素子の実装構造である。
以下、第１の実施形態と同様の箇所は適宜省略するものとし、第２の実施形態において特徴的な箇所を中心に説明する。
【００３９】
１．構成
（１）基本構成
第２の実施形態におけるバンプ付き半導体素子の実装構造３６０は、図１５に示すように、基本的に、バンプ付き半導体素子６３と、回路基板３６１と、半田材料３６５と、から構成することができ、バンプ付き半導体素子６３、回路基板３６１、および半田材料３６５については、第１の実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４０】
（２）アンダーフィル
一方、第２の実施形態においては、図１５に示すように、バンプ付き半導体素子（ＢＧＡ）と、回路基板３６１との間に、以下の特性を有するアンダーフィル６４が充填されていることが好ましい。
１）体積抵抗が１×１０6〜１×１０20Ω・ｃｍの範囲内の値である。
２）引張強さが１〜２００ＭＰａの範囲内の値である。
３）破断伸びが１０〜５００％の範囲内の値である。
以下、好ましいアンダーフィルの種類や特性等について、詳細に説明する。
【００４１】
▲１▼種類
アンダーフィルの種類に関して、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂であることが好ましい。
この理由は、このような硬化性樹脂を使用することにより、機械的特性や耐湿性に関するアンダーフィルとしての基本特性を満足しやすくなるためである。
また、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
また、アンダーフィルに遮光性を持たせたい場合には、これらの硬化性樹脂中に、遮光物質、例えば、カーボン粒子、カーボン繊維、顔料等を添加したり、紫外線吸収剤や蛍光増白剤を添加したりすることが好ましい。
このような化合物を添加することにより、外部から光が侵入した場合に効果的に吸収したり、あるいは外部から侵入した光の波長を、光誤動作が生じないような波長の光に変換したりすることができるためである。
【００４２】
▲２▼体積抵抗
また、アンダーフィルの体積抵抗を１×１０6〜１×１０20Ω・ｃｍの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの体積抵抗が１×１０6Ω・ｃｍ未満の値になると、隣接するバンプ間の電気絶縁性が不十分となる場合があるためであり、一方、かかるアンダーフィルの体積抵抗が１×１０20Ω・ｃｍを超えると、使用可能な材料の選択の幅が著しく制限される場合があるためである。
したがって、アンダーフィルの体積抵抗を１×１０8〜１×１０18Ω・ｃｍの範囲内の値とすることがより好ましく、１×１０10〜１×１０16Ω・ｃｍの範囲内の値とすることがさらに好ましい。
【００４３】
▲３▼引張強さ
また、アンダーフィルの引張強さを１〜２００ＭＰａの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの引張強さが１ＭＰａ未満の値になると、機械的強度が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの引張強さが２００ＭＰａを超えると、使用可能な材料の選択の幅が著しく制限されたり、応力歪みが過度に発生して、バンプ付き半導体素子の実装構造における抵抗安定性が低下したりする場合があるためである。
したがって、アンダーフィルの引張強さを５〜１００ＭＰａの範囲内の値とすることがより好ましく、１０〜５０ＭＰａの範囲内の値とすることがさらに好ましい。
【００４４】
▲４▼破断伸び
また、アンダーフィルの破断伸びを１０〜５００％の範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの破断伸びが１０％未満の値になると、柔軟性が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの破断伸びが５００％を超えると、使用可能な材料の選択の幅が著しく制限されたり、機械的強度が低下したりする場合があるためである。
したがって、アンダーフィルの破断伸びを３０〜３００％の範囲内の値とすることがより好ましく、５０〜２００％の範囲内の値とすることがさらに好ましい。
【００４５】
２．実装方法
（１）第１の実装方法
第１の実装方法として、下記工程（Ａ）および（Ｂ）に準じて、図１７に示すように、回路基板３６１に対して、バンプ付き半導体素子６３を実装することが好ましい。
（Ａ）半田材料３６５を、回路基板３６１におけるパッド３６３上に塗布する工程
（Ｂ）バンプ付き半導体素子６３を、リフロー処理によって、半田材料３６５が塗布されたパッド３６３上に実装する工程
このように実施することにより、半田材料を、従来の塗布装置、例えば、シルクスクリ−ン印刷装置を用いて塗布することができるとともに、従来のリフロー装置を用いて、バンプ付き半導体素子を、回路基板に対して、実装することができる。
なお、バンプ付き半導体素子を基板上のパッドに対して位置合わせした後、リフロー処理を実施することが好ましい。その場合、バンプ付き半導体素子に位置合わせマークを予め設けておき、それを目印にバンプ付き半導体素子を基板上に、位置合わせすることが好ましい。
【００４６】
（２）第２の実装方法
第２の実装方法として、下記工程（Ａ´）および（Ｂ）に準じて、図１８に示すように、パッド１７を備えた回路基板１９に対して、バンプ付き半導体素子１１を実装することが好ましい。
（Ａ´）半田材料１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ）半田材料１５が塗布されたバンプ付き半導体素子１１を、リフロー処理によって、パッド１１７上に実装する工程
このように実施することにより、半田材料をパッド上に塗布する際の位置決め工程を省略できるとともに、ＦＰＣ等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装することができる。すなわち、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対しても、迅速かつ安価にリフロー実装することができ、しかも、実装不良の発生が少ないバンプ付き半導体素子の実装方法を提供することができる。
【００４７】
（３）第３の実装方法
第３の実装方法として、下記工程（Ａ´´）、（Ａ´´´）および（Ｂ´）に準じて、図１９に示すように、回路基板１９に対して、バンプ付き半導体素子１１を実装することが好ましい。
（Ａ´´）半田材料の一部２１を、回路基板１９におけるパッド１７上に塗布する工程
（Ａ´´´）半田材料の別の一部１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ´）半田材料１５が一部塗布されたバンプ付き半導体素子１１を、リフロー処理によって、半田材料２１が一部塗布されたパッド１７上に実装する工程
このように実施することにより、微細なバンプ付き半導体素子を基板、特にＦＰＣに対しても、精度よくリフロー実装することができ、しかも、強固に実装できるバンプ付き半導体素子の実装方法を提供することができる。
【００４８】
（４）リフロー処理条件
また、第１〜第３の実装方法を実施するにあたり、リフロー処理条件としては特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、５秒〜１０分の条件で加熱することが好ましい。
なお、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
【００４９】
（５）他の素子との同時実装
また、第１〜第３の実装方法を実施するにあたり、図２０に示すように、コンデンサを含む他の電気素子３９とともに、バンプ付き半導体素子１１を回路基板１９に対して、同時に実装することが好ましい。
この理由は、コンデンサを含む他の電気素子とともに、バンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができるためである。したがって、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができる。
なお、通常、バンプ付き半導体素子以外の素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５０】
［第３の実施形態］
第３の実施形態は、駆動素子または電源素子として、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を優先的に引き出した回路基板上に実装されたバンプ付き半導体素子を含むことを特徴とする電気光学装置である。
以下、図２１に示す電気光学装置を構成する液晶パネルを例に採って説明する。
【００５１】
まず、図２２を参照して、図２１に示す液晶パネル２００の概略構造について説明する。図２２は、図２１に示す液晶パネル２００における半導体ＩＣおよびフレキシブル配線基板の実装前の状態を模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
【００５２】
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されたものである。この透明電極２１６は上述したように配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００５３】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を優先的に引き出したことを特徴としている。
したがって、基板張出部２１０Ｔ上のパッドに対して精度良く、かつ広いマージンにより半田材料を塗布することができ、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、塗布位置の相違に起因した半導体素子の位置ずれが少ない基板張出部２１０Ｔを提供することができる
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００５４】
［第４実施形態］
本発明の電気光学装置を、電子機器における表示装置として用いた場合の実施形態について具体的に説明する。
【００５５】
（１）電子機器の概要
図２３は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２３中では、液晶パネル１８０を、パネル構造体１８０Ａと、半導体ＩＣ等で構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００５６】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００５７】
（２）具体例
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ(フィールドエミッションディスプレイ)装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス(ＤＭＤ)を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などが挙げられる。
【００５８】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
【００５９】
【発明の効果】
以上説明したように、本発明の回路基板によれば、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、縦方向または横方向のいずれかピッチが広い側から、当該パッドからの配線を優先的に引き出してあることにより、回路基板上のパッドに対して精度良く、かつ広いマージンにより半田材料を塗布することができ、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、実装位置がずれることが少ない回路基板を提供できるようになった。
【００６０】
また、本発明のバンプ付き半導体素子の実装構造によれば、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドからの配線を優先的に引き出してあることにより、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、実装位置がずれることが少ないバンプ付き半導体素子の実装構造を提供できるようになった。
【００６１】
さらに、本発明の電気光学装置およびそれを含む電子機器によれば、縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドからの配線を優先的に引き出してある回路基板を使用していることにより、半田不良等が少ないばかりか、生産効率に優れた電気光学装置およびそれを含む電子機器を提供できるようになった。
【図面の簡単な説明】
【図１】 第１の実施形態の回路基板を説明するために供する図である。
【図２】 隣接するパッド間の距離を説明するために供する図である。
【図３】 パッドの縦横比を説明するために供する図である。
【図４】 隣接するパッド間の距離が異なる領域を説明するために供する図である（その１）。
【図５】 隣接するパッド間の距離が異なる領域を説明するために供する図である（その２）。
【図６】 パッドの平面形状を示す図である。
【図７】 （ａ）〜（ｄ）は、それぞれ変形パッドの平面形状を示す図である。
【図８】 （ａ）〜（ｃ）は、それぞれ変形パッドの平面形状を示す図である。
【図９】 （ａ）〜（ｂ）は、それぞれ変形パッドの別の平面形状を示す図である。
【図１０】 ＢＧＡの構成を説明するために供する断面図である（その１）。
【図１１】 別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図１２】 別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図１３】 ＷＣＳＰの構成を説明するために供する断面図である。
【図１４】 （ａ）〜（ｂ）は、バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である。
【図１５】 第２の実施形態のバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１６】 アンダーフィルを説明するために供する図である。
【図１７】 （ａ）〜（ｂ）は、ソルダーレジストを備えた回路基板に対して、バンプ付き半導体素子を実装する方法を説明するために供する工程図である（その１）。
【図１８】 （ａ）〜（ｂ）は、ソルダーレジストを備えた回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その２）。
【図１９】 （ａ）〜（ｂ）は、ソルダーレジストを備えた回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その３）。
【図２０】 バンプ付き半導体素子を他の電気素子とともに回路基板に対して同時実装する方法を説明するために供する図である。
【図２１】 本発明に係る第３実施形態の液晶パネルの外観を示す概略斜視図である。
【図２２】 第３実施形態のパネル構造を模式的に示す概略断面図である。
【図２３】 本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２４】 従来の回路基板を説明するために供する図である。
【図２５】 従来のＢＧＡの実装方法を説明するために供するフロー図である。
【図２６】 異方性導電膜（ＡＣＦ）を利用したバンプ付き半導体素子の実装方法を説明するために供する図である。
【符号の説明】
１１ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１２ 治具
１３ バンプ
１５ 半田材料
１７ パッド
１９ 基板（ＦＰＣ）
３９ バンプ付き半導体素子以外の電気素子
６０・７０・８０ ＢＧＡ
６４ アンダーフィル
９０ ＷＣＳＰ
１１０・１３０ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１１３ バンプ
１４０ ＦＰＣ
２００ 液晶パネル
２１１ 第１の基板
２２１ 第２の基板
２２２ 透明電極
２２７ バンプ付き半導体素子
３６０・３７０ 実装構造
４１１ 配線
４１３ パッド
Claims (9)
- 半導体素子を実装するための複数のパッドと、当該複数のパッドの各々から引き出された複数の配線を含む回路基板において、
前記回路基板は、前記複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、
前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、
前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比を定めることを特徴とする回路基板。 - 前記広い側のパッドのピッチをＰ１とし、狭い側のピッチをＰ２としたときに、Ｐ１／Ｐ２で表される比率を１．０１〜３の範囲内の値とすることを特徴とする請求項１に記載の回路基板。
- 前記広い側のパッドのピッチを０．４〜２．０ｍｍの範囲内の値とし、狭い側のピッチを前記広い側のパッドのピッチよりも小さい値とすることを特徴とする請求項１または２に記載の回路基板。
- 半導体素子を含む電気光学装置であって、
前記半導体素子は回路基板に実装されており、
前記回路基板は、複数のパッドと当該複数のパッドの各々から引き出される複数の配線を有し、
前記回路基板は、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、
前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、
前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比が定められている
ことを特徴とする電気光学装置。 - 請求項４に記載された電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器。
- バンプ付き半導体素子の実装構造であって、
前記バンプ付き半導体素子を実装するための複数のパッドと、当該複数のパッドの各々から引き出される複数の配線を含む回路基板を有し、
前記回路基板は、複数のパッドの縦方向のピッチと横方向のピッチとが異なる領域を有し、
前記複数の配線は、前記複数のパッドの縦方向または横方向のいずれかピッチが広い側から引き出されており、
前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比が定められてなり、
前記回路基板に対して前記パッド上に塗布した半田材料を介して、前記バンプ付き半導体素子が実装されてなる
ことを特徴とするバンプ付き半導体素子の実装構造。 - 前記バンプ付き半導体素子と、前記回路基板との間に、以下の特性を有するアンダーフィルが充填してあることを特徴とする請求項６に記載のバンプ付き半導体素子の実装構造。
（１）体積抵抗が１×１０6〜１×１０20Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜２００ＭＰａの範囲内の値である。
（３）伸びが１０〜５００％の範囲内の値である。 - バンプ付き半導体素子を回路基板に実装する実装方法であって、
前記回路基板は縦方向のパッドのピッチと、横方向のパッドのピッチとを異ならせた領域を設けるとともに、縦方向または横方向のいずれかピッチが広い側から、当該パッドの配線を引き出してあり、前記縦方向のパッドのピッチと、横方向のパッドのピッチに比例させて、前記パッドの縦横比を定めてある回路基板であって
前記バンプ付き半導体素子のバンプに半田材料を塗布する工程と、
前記半田材料が塗布されたバンプ付き半導体素子を、リフロ−処理により前記回路基板のパッドに実装する工程と
を有することを特徴とするバンプ付き半導体素子の実装方法。 - 前記回路基板のパッドに半田材料を塗布する工程を、前記リフロ−処理の前に有することを特徴とする請求項８に記載のバンプ付き半導体素子の実装方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298981A JP3780996B2 (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
| TW092127825A TWI258049B (en) | 2002-10-11 | 2003-10-07 | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic apparatus |
| US10/682,357 US6853092B2 (en) | 2002-10-11 | 2003-10-09 | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device |
| KR1020030070657A KR100662964B1 (ko) | 2002-10-11 | 2003-10-10 | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 |
| CNB2003101002434A CN1303677C (zh) | 2002-10-11 | 2003-10-10 | 电路基板、带凸块的半导体元件的安装结构和电光装置 |
| CNB2006101265819A CN100514617C (zh) | 2002-10-11 | 2003-10-10 | 电路基板、带凸块的半导体元件的安装结构和电光装置 |
| KR1020060101550A KR100688850B1 (ko) | 2002-10-11 | 2006-10-18 | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298981A JP3780996B2 (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006012713A Division JP4270210B2 (ja) | 2006-01-20 | 2006-01-20 | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 |
| JP2006012712A Division JP4518025B2 (ja) | 2006-01-20 | 2006-01-20 | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134649A JP2004134649A (ja) | 2004-04-30 |
| JP3780996B2 true JP3780996B2 (ja) | 2006-05-31 |
Family
ID=32288249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002298981A Expired - Lifetime JP3780996B2 (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6853092B2 (ja) |
| JP (1) | JP3780996B2 (ja) |
| KR (2) | KR100662964B1 (ja) |
| CN (2) | CN1303677C (ja) |
| TW (1) | TWI258049B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3736639B2 (ja) * | 2003-12-12 | 2006-01-18 | セイコーエプソン株式会社 | 半導体装置及び電子デバイス並びにそれらの製造方法 |
| JP3722224B2 (ja) * | 2003-12-24 | 2005-11-30 | セイコーエプソン株式会社 | 半導体チップ及び半導体装置並びに半導体装置の製造方法 |
| CN100531514C (zh) * | 2004-07-12 | 2009-08-19 | 鸿富锦精密工业（深圳）有限公司 | 防止短路的印刷电路板结构 |
| JP4636850B2 (ja) | 2004-10-29 | 2011-02-23 | 富士通株式会社 | 電子部品の実装方法 |
| DE102005021991A1 (de) * | 2005-05-09 | 2006-11-16 | Dr. Johannes Heidenhain Gmbh | Optoelektronische Anordnung und Verfahren zu deren Herstellung |
| JP4719009B2 (ja) * | 2006-01-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 基板および半導体装置 |
| US20070187821A1 (en) * | 2006-02-14 | 2007-08-16 | Ming-Ling Ho | Chip with bump structure |
| US20080088016A1 (en) * | 2006-02-14 | 2008-04-17 | Ming-Ling Ho | Chip with bump structure |
| JP2007273564A (ja) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | プリント回路板、半導体パッケージ、および電子機器 |
| KR100791265B1 (ko) * | 2006-11-03 | 2008-01-04 | (주)파트론 | 언더필 공정을 이용한 카메라모듈의 연성인쇄회로기판접합방법 |
| US20080160751A1 (en) * | 2006-12-28 | 2008-07-03 | Mengzhi Pang | Microelectronic die including solder caps on bumping sites thereof and method of making same |
| JP2008262989A (ja) * | 2007-04-10 | 2008-10-30 | Toshiba Corp | 高周波回路基板 |
| US8178392B2 (en) * | 2007-05-18 | 2012-05-15 | Stats Chippac Ltd. | Electronic system with expansion feature |
| JP5085296B2 (ja) * | 2007-12-03 | 2012-11-28 | 新光電気工業株式会社 | 多層配線基板および半導体装置 |
| JP2009194143A (ja) * | 2008-02-14 | 2009-08-27 | Elpida Memory Inc | 半導体装置 |
| JP2010093109A (ja) * | 2008-10-09 | 2010-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 |
| JP2011053496A (ja) * | 2009-09-02 | 2011-03-17 | Sony Corp | 光学素子およびその製造方法、ならびに原盤の製造方法 |
| CN102142411B (zh) * | 2010-02-01 | 2012-12-12 | 华为终端有限公司 | 一种印刷电路组装板芯片封装部件以及焊接部件 |
| US20110278054A1 (en) * | 2010-05-14 | 2011-11-17 | I-Tseng Lee | Circuit board with notched conductor pads |
| US9786622B2 (en) * | 2011-10-20 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
| KR20130071046A (ko) * | 2011-12-20 | 2013-06-28 | 삼성전기주식회사 | Ｂｇａ 패키지 및 그 제조 방법 |
| US9583425B2 (en) * | 2012-02-15 | 2017-02-28 | Maxim Integrated Products, Inc. | Solder fatigue arrest for wafer level package |
| TWI566352B (zh) * | 2014-05-01 | 2017-01-11 | 矽品精密工業股份有限公司 | 封裝基板及封裝件 |
| JPWO2016129277A1 (ja) * | 2015-02-12 | 2017-11-24 | 古河電気工業株式会社 | フレキシブル基板及び光モジュール |
| WO2017041221A1 (en) * | 2015-09-08 | 2017-03-16 | Shenzhen Xpectvision Technology Co., Ltd. | Methods for making an x-ray detector |
| US10928736B2 (en) | 2015-12-30 | 2021-02-23 | Asml Netherlands B.V. | Method and apparatus for direct write maskless lithography |
| US10823355B2 (en) * | 2016-01-27 | 2020-11-03 | Lite-On Electronics (Guangzhou) Limited | Light-emitting module for vehicle lamp |
| TWM521008U (zh) * | 2016-01-27 | 2016-05-01 | Lite On Technology Corp | 車燈裝置及其發光模組 |
| US10177107B2 (en) * | 2016-08-01 | 2019-01-08 | Xilinx, Inc. | Heterogeneous ball pattern package |
| KR102571591B1 (ko) * | 2016-08-26 | 2023-08-29 | 삼성전기주식회사 | 인쇄회로기판 |
| JP7272527B2 (ja) * | 2016-08-26 | 2023-05-12 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | プリント回路基板 |
| KR101923637B1 (ko) * | 2016-09-23 | 2018-11-30 | 스템코 주식회사 | 비아 패드를 갖는 연성 회로 기판 |
| JP6555247B2 (ja) * | 2016-12-28 | 2019-08-07 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| CN109950250B (zh) * | 2017-12-20 | 2022-03-01 | 晟碟信息科技（上海）有限公司 | 具有矩阵冷却的数据中心3d固态驱动 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279535A (ja) * | 1995-04-07 | 1996-10-22 | Citizen Watch Co Ltd | 半導体装置 |
| JP3345541B2 (ja) * | 1996-01-16 | 2002-11-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2920750B2 (ja) * | 1996-10-09 | 1999-07-19 | 富士ゼロックス株式会社 | エリアアレイ半導体装置及びプリント基板 |
| JPH10290058A (ja) | 1997-04-16 | 1998-10-27 | Seiko Epson Corp | プリント基板 |
| JPH11340267A (ja) * | 1998-05-28 | 1999-12-10 | Sony Corp | 半導体チップとその製造方法および半導体装置 |
| JP2000012727A (ja) * | 1998-06-18 | 2000-01-14 | Sony Corp | 半導体装置 |
| JP3420706B2 (ja) * | 1998-09-22 | 2003-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 |
| JP2000100851A (ja) * | 1998-09-25 | 2000-04-07 | Sony Corp | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 |
| JP3846611B2 (ja) * | 1998-09-25 | 2006-11-15 | ソニー株式会社 | 実装用半導体部品、実装構造及び実装方法 |
| JP3960445B2 (ja) * | 1998-10-12 | 2007-08-15 | 新光電気工業株式会社 | 半導体装置とその製造方法 |
| JP3379477B2 (ja) * | 1999-05-31 | 2003-02-24 | 日本電気株式会社 | 配線基板、半導体実装装置および電子機器 |
| US6664620B2 (en) * | 1999-06-29 | 2003-12-16 | Intel Corporation | Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer |
| EP1077490A1 (en) * | 1999-08-17 | 2001-02-21 | Lucent Technologies Inc. | Improvements in or relating to integrated circuit dies |
| JP2001068836A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 |
| JP2001223295A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Chem Co Ltd | 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 |
| JP2001345347A (ja) * | 2000-05-31 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 接続構造及び樹脂封入方法 |
| JP3407025B2 (ja) * | 2000-06-08 | 2003-05-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP3279309B2 (ja) * | 2000-08-08 | 2002-04-30 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
| JP4256605B2 (ja) * | 2000-10-02 | 2009-04-22 | 三星電子株式会社 | モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法 |
| JP3546961B2 (ja) * | 2000-10-18 | 2004-07-28 | 日本電気株式会社 | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
-
2002
- 2002-10-11 JP JP2002298981A patent/JP3780996B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-07 TW TW092127825A patent/TWI258049B/zh not_active IP Right Cessation
- 2003-10-09 US US10/682,357 patent/US6853092B2/en not_active Expired - Lifetime
- 2003-10-10 CN CNB2003101002434A patent/CN1303677C/zh not_active Expired - Lifetime
- 2003-10-10 CN CNB2006101265819A patent/CN100514617C/zh not_active Expired - Lifetime
- 2003-10-10 KR KR1020030070657A patent/KR100662964B1/ko active IP Right Grant
-
2006
- 2006-10-18 KR KR1020060101550A patent/KR100688850B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040033268A (ko) | 2004-04-21 |
| CN1497710A (zh) | 2004-05-19 |
| CN1905182A (zh) | 2007-01-31 |
| CN100514617C (zh) | 2009-07-15 |
| KR100688850B1 (ko) | 2007-03-02 |
| TW200419273A (en) | 2004-10-01 |
| US20040124007A1 (en) | 2004-07-01 |
| CN1303677C (zh) | 2007-03-07 |
| TWI258049B (en) | 2006-07-11 |
| KR20060120519A (ko) | 2006-11-27 |
| KR100662964B1 (ko) | 2006-12-28 |
| JP2004134649A (ja) | 2004-04-30 |
| US6853092B2 (en) | 2005-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780996B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 | |
| KR100598276B1 (ko) | 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 | |
| US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| US10903127B2 (en) | Film for a package substrate | |
| US20230077996A1 (en) | Chip-on-film packages and display apparatuses including the same | |
| KR101730847B1 (ko) | 칩 온 필름 및 이를 포함하는 액정표시장치 | |
| KR100278479B1 (ko) | 엑스레이 디텍터 및 그 제조방법_ | |
| KR20090080429A (ko) | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 | |
| JPH09260579A (ja) | フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造 | |
| US20090065934A1 (en) | Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package | |
| JP4518025B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP4270210B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| US7786478B2 (en) | Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same | |
| JP2004134647A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2004134645A (ja) | バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP3366482B2 (ja) | フリップチップ方式の液晶表示素子及び液晶表示モジュール | |
| JP2019079032A (ja) | パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| US20230326930A1 (en) | Chip-on-film semiconductor package and display apparatus including the same | |
| JP2004134646A (ja) | バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 | |
| JP2006302966A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3780996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |