JP2004134647A - 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 - Google Patents
回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 Download PDFInfo
- Publication number
- JP2004134647A JP2004134647A JP2002298979A JP2002298979A JP2004134647A JP 2004134647 A JP2004134647 A JP 2004134647A JP 2002298979 A JP2002298979 A JP 2002298979A JP 2002298979 A JP2002298979 A JP 2002298979A JP 2004134647 A JP2004134647 A JP 2004134647A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- circuit board
- pads
- bumps
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Liquid Crystal (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ＢＧＡ等のバンプ付き半導体素子を実装する場合に、基板のパッドに対して、広いマージンによって半田材料を塗布することができるばかりか、半田材料と隣接する配線との接触による半導体素子の機能不良が少ない回路基板、バンプ付き半導体素子の実装構造、及びそれを用いた電気光学装置、並びに電子機器を提供する。
【解決手段】バンプ付き半導体素子を実装するためのパッドおよび配線を含む回路基板、バンプ付き半導体素子の実装構造、及びそれを用いた電気光学装置、並びに電子機器において、パッドが長軸および短軸を有しているとともに、パッドの長軸を、配線の延在方向に沿うように配置するか、あるいは、パッド形状を非円形または非正方形とするとともに、パッドと、隣接する配線との距離を１００μｍ以上の値とする。
【選択図】 図１
【解決手段】バンプ付き半導体素子を実装するためのパッドおよび配線を含む回路基板、バンプ付き半導体素子の実装構造、及びそれを用いた電気光学装置、並びに電子機器において、パッドが長軸および短軸を有しているとともに、パッドの長軸を、配線の延在方向に沿うように配置するか、あるいは、パッド形状を非円形または非正方形とするとともに、パッドと、隣接する配線との距離を１００μｍ以上の値とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。特に、生産効率に優れるとともに、ボール・グリッド・アレイ（以下、ＢＧＡ）等の微細なバンプ付き半導体素子を、リフロー処理によって実装する場合であっても、半田材料と、隣接する配線との接触を防止することができる回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低下するという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、チップサイズパッケージ（以下、ＣＳＰ）を用いた実装方法や、それらを実装するプリント基板が提案されている（例えば、特許文献１参照）。
具体的には、図２３に示すように、同一のプリント基板上に、形状の違う半導体パッケージのランド３８１、３８２がそれぞれ配置されており、それぞれのパッケージで同じ機能を有する端子が接続されるべきランド同士をパターン配線３８３で接続したプリント基板がある。かかるプリント基板によれば、プリント基板に搭載するパッケージの形状が変更されても、新規に別のプリント基板を製造せずに、同一のプリント基板で搭載ができるようになる。
【０００４】
また、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良が生じないように実施する実装方法がある。より具体的には、図２４にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ（ピッチが０．８ｍｍ以下のチップサイズパッケージ（ＣＳＰ）を含む。）等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０である。
【０００５】
また、図２５（ａ）〜（ｄ）に示すように、基板３１０上に設けた凹部３１１にクリ−ム半田３１２を塗布する方法を用いたＢＧＡの実装方法がある。
より具体的には、図２５（ａ）に示すように、表面に複数の凹部３１１を備えた基板３１０を準備し、図２５（ｂ）に示すように、複数の凹部３１１に対してクリ−ム半田３１２を塗布し、図２５（ｃ）に示すように、ＢＧＡ３１５のバンプ３１７を、複数の凹部３１１に対して位置合わせし、さらに、図２５（ｄ）に示すようにリフロー実装して、圧着することを特徴としたＢＧＡの実装方法である。
【０００６】
また、図２６（ａ）〜（ｃ）に示すように、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ，以下、ＡＣＦ）３４７を介して、バンプ付き半導体素子３４６と、基板３４３のパッド３４１とを熱圧着する実装方法がある。
かかるＡＣＦ３４７による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
【０００７】
【特許文献１】
特開平１０−２９００５８号公報 （第２頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１のプリント基板は、ＢＧＡ等の微細なバンプ付き半導体素子を実装する際に、導電材料としての半田材料を、微細なランド（パッド）上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷した半田材料の位置と、パッドとが容易にずれやすいという問題が見られた。特に、ＣＳＰの場合は、ＢＧＡよりもさらにファインピッチ化されているため、半田材料をＦＰＣ等の変形しやすいプリント基板のランド（パッド）上に、精度良く印刷し、実装することは事実上、困難であった。
【０００９】
また、図２４に示された実装方法によれば、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。また、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかるという問題が見られた。
【００１０】
また、図２５に示された実装方法によれば、凹部を有するパッドを形成することが困難であるばかりか、微細な凹部を有するパッドに対して正確に印刷しなければならないため、印刷のための位置合わせや印刷自体にかえって時間がかかるという問題が見られた。
さらに、ＡＣＦを用いた実装方法は、当該ＡＣＦのコストが高いばかりか、他の素子との同時実装が困難であるという問題が見られた。すなわち、熱圧着して実装するＡＣＦと、半田リフロー処理により実装する他の素子とは、異なる実装プロセスの順序を考慮しつつ、別個に実施しなければならなかった。
【００１１】
そこで、上記問題点を鋭意検討した結果、リフロー時の半田材料の流動性を制御するよりも、半田材料を基板上に塗布する際の位置ずれのマージンを広くするとともに、半田材料の流動特性を利用することによって、回路基板の生産効率が向上するとともに、バンプ付き半導体素子の動作性能が向上することを見出し、本発明を完成させた。
すなわち、本発明は、パッドの平面形状を所定形状に変形させるか、あるいは、さらにパッドの縁部と、隣接する配線との距離を所定以上の値とすることにより、ＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、フレキシブル配線基板（以下、ＦＰＣ）等の比較的変形しやすい基板に実装する場合であっても、生産効率に優れるとともに、バンプ付き半導体素子の動作性能が向上する回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明によれば、バンプ付き半導体素子を実装するための回路基板であって、バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッドと、当該パッド間に設けられた配線と、が具備されており、パッドは、長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板が提供され、上述した問題点を解決することができる。
すなわち、パッドと隣接する配線との位置関係を考慮した上で、パッドを所定形状とすることにより、導電材料としての半田材料を回路基板上に塗布する際の、位置ずれのマージンを広く確保することができ、その結果、回路基板としての生産効率を向上させることができる。
また、パッドを所定形状とすることで、半田材料をリフローする際に、パッドからはみ出した半田材料がパッド上に戻る性質を利用することができ、そのため、半田材料と、隣接する配線との接触を有効に防止できるとともに、バンプ付き半導体素子の動作性能を向上させることができる。
【００１３】
また、本発明の別の態様の回路基板は、バンプ付き半導体素子を実装するための回路基板であって、当該回路基板には、バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッドと、当該パッド間に設けられた配線と、が具備されており、パッドのうち少なくとも一部のパッドの形状が、非円形または非正方形であり、且つ、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板である。
このようにパッドの形状およびパッドと隣接する配線との距離を制御した構成とすることにより、半田材料を基板上に塗布する際の位置ずれのマージンが広くなり、生産効率を向上させることができる。また、ＦＰＣ等の比較的変形しやすい基板に実装する場合であっても、パッドを所定形状とすることで、半田材料をリフローする際に、パッドからはみ出した半田材料がパッド上に戻る性質を利用することができ、そのため、半田材料と、隣接する配線との接触を有効に防止できるとともに、バンプ付き半導体素子の動作性能を向上させることができる。
なお、パッド形状を非円形または非正方形とする場合であっても、長軸および短軸を有している場合には、パッドの長軸を、配線の延在方向に沿うように配置することが好ましい。
【００１４】
また、本発明の回路基板を構成するにあたり、パッドの平面形状を楕円、ひし形、長方形（変形長方形を含む。）、俵型、半楕円、半ひし形、半俵型、半円または半多角形の少なくとも一つとすることが好ましい。
このような平面形状のパッドとすることにより、パッドが配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができる。また、このような平面形状のパッドであれば、再現性良く形成することもできる。
【００１５】
また、本発明の回路基板を構成するにあたり、パッドのそれぞれの平面形状の一部に直線部および曲線部の両方を設けることが好ましい。
このような平面形状のパッドとすることにより、配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができる。
【００１６】
また、本発明の回路基板を構成するにあたり、パッドのピッチを０．４〜１．０ｍｍの範囲内の値とすることが好ましい。
このように所定間隔をあけてパッドを構成することにより、半田材料を塗布する際の位置ずれのマージンが広く確保される。
【００１７】
また、本発明の回路基板を構成するにあたり、パッドの面積を０．０１〜０．５ｍｍ２の範囲内の値とすることが好ましい。
このような面積を制御したパッドとすることにより、半田材料を塗布する際の位置ずれのマージンが広く確保される。
【００１８】
また、本発明の回路基板を構成するにあたり、回路基板上のパッド全体における長軸および短軸を有するパッドの存在割合を、５０〜９９％の範囲内の値とすることが好ましい。
このように、一つの回路基板上に、長軸および短軸を有するパッド、あるいは非円形または非正方形パッドと、それ以外のパッドとを混在させることにより、回路設計上、配線の引き回しが容易になるばかりか、半田材料を塗布する際の位置ずれのマージンが広く確保される。
【００１９】
また、本発明の回路基板を構成するにあたり、パッドと、配線との間に、壁部を設けることが好ましい。
このように壁部を介してパッドと、配線とを設けることにより、半田材料と、隣接する配線との接触を確実に防止することができ、バンプ付き半導体素子の動作性能を向上させることができる。
【００２０】
また、本発明の回路基板を構成するにあたり、パッドを有するフレキシブル配線基板（ＦＰＣ）であって、パッドに実装する半導体素子が、ボール・グリッド・アレイ（ＢＧＡ）であることが好ましい。
このように構成することにより、配線のファインピッチ化や多ピン化に対応した回路基板であって、軽量かつ薄型の回路基板を提供することができる。
【００２１】
また、本発明の別の態様はバンプ付き半導体素子の実装構造であって、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなるバンプ付き半導体素子の実装構造である。
すなわち、このように構成することにより、半田材料を基板上に塗布する際の位置ずれのマージンが広く確保されるとともに、ＢＧＡ等のバンプ付き半導体素子を実装する場合であっても、半田材料の流動特性を利用して、隣接する配線との接触を防止することができるために、バンプ付き半導体素子の動作性能を向上させることができる。
【００２２】
また、本発明の別の態様はバンプ付き半導体素子の実装構造であって、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドのうち少なくとも一部のパッドの形状が非円形または非正方形であるとともに、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなるバンプ付き半導体素子の実装構造である。
このように構成することにより、半田材料を基板上に塗布する際の位置ずれのマージンが広く確保されるとともに、ＢＧＡ等のバンプ付き半導体素子を実装する場合であっても、半田材料の流動特性を利用して、隣接する配線との接触を防止することができるために、バンプ付き半導体素子の動作性能を向上させることができる。
なお、パッド形状を非円形または非正方形とする場合であっても、長軸および短軸を有している場合には、パッドの長軸を、配線の延在方向に沿うように配置することが好ましい。
【００２３】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、半田材料の一部を、バンプ付き半導体素子のバンプに対して付着させてあることが好ましい。
このように構成することにより、ＢＧＡ等のバンプ付き半導体素子を、変形しやすいフレキシブル回路基板等に対して実装する場合であっても、半導体素子の実装時の位置ずれを少なくすることができる。
【００２４】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、バンプ付き半導体素子と、回路基板との間に、以下の特性を有するアンダーフィルが充填されていることが好ましい。
（１）体積抵抗が１×１０６〜１×１０２０Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜２００ＭＰａの範囲内の値である。
（３）破断伸びが１０〜５００％の範囲内の値である。
このように構成することにより、環境安定性や機械的特性に優れたバンプ付き半導体素子の実装構造を提供することができる。
【００２５】
また、本発明の別の態様は、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してあることを特徴とする電気光学装置である。
すなわち、このように構成することにより、生産効率に優れるとともに、半田材料と、隣接する配線との接触による半導体素子の機能不良の発生が少ない回路基板を利用した電気光学装置を効果的に提供することができる。
なお、パッド形状を非円形または非正方形とするとともに、長軸および短軸を有している場合には、パッドの長軸を、配線の延在方向に沿うように配置することが好ましい。
【００２６】
また、本発明の別の態様は、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器である。
すなわち、このように構成することにより、生産効率に優れるとともに、半田材料と、隣接する配線との接触による半導体素子の機能不良の発生が少ない回路基板を利用した電気光学装置を含む電子機器を効果的に提供することができる。
【００２７】
【発明の実施の形態】
以下、図面を適宜参照して、本発明の回路基板、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００２８】
［第１の実施形態］
第１の実施形態は、図１に例示するように、バンプ付き半導体素子を実装するための回路基板において、バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッド４１３ａ、４１３ｂ、４１３ｃと、当該パッド４１３ａ、４１３ｂ、４１３ｃ間に設けられた配線４１１と、が具備されており、パッド４１３ａ、４１３ｂ、４１３ｃは、長軸および短軸を有しているとともに、当該パッド４１３ａ、４１３ｂ、４１３ｃの長軸を、配線４１１の延在方向に沿うように配置してある回路基板である。
また、第１の実施形態の変形例として、複数のパッド４１３ａ、４１３ｂ、４１３ｃの平面形状が、非円形または非正方形の場合には、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板である。
【００２９】
１．バンプ付き半導体素子
（１）種類
本発明において対象となるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図２〜図４に示すようなＢＧＡ６０、７０、８０や、図５に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。
ここで、図２に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
【００３０】
また、図３は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図４は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって得られるＢＧＡ８０を示している。
【００３１】
一方、ＣＳＰは、図５に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜１０ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００３２】
（２）バンプ
また、半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図６（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、半導体素子を基板のパッド上に位置合わせて搭載した場合に、パッドの周囲に均一に流動させて、半導体素子のバンプと、パッドとを強固に固定することができるためである。
【００３３】
また、半導体素子に設けてあるバンプの形態は、図６（ｂ）に示すように、バンプ１１３の先端部の表面に窪みを設けることが好ましい。
この理由は、このように構成することにより、半導体素子のバンプと、パッドとの間に、窪みを介して確実に半田材料が存在して、これらの部材を強固に固定することができるためである。
【００３４】
（３）半田材料
パッドやバンプに付着させる半田材料としては、特に制限されるものではないが、例えば、ＳｎやＰｂ／Ｓｎ等からなる従来から汎用されている半田や、ロジンや松脂等のフラックス材料を使用することができるが、Ｐｂを含まないＣｕ／Ｓｎ／Ａｇからなる半田と、フラックス材料との組み合わせからなるクリ−ム半田を使用することがより好ましい。
【００３５】
３．回路基板
（１）種類
回路基板の種類としては、リジッドなガラスエポキシ製ＰＣＢやセラミック製ＰＣＢ等であっても特に制限されるものではないが、より軽量かつ薄型であって、折り曲げ等使用形態が可能であって、携帯電話等の用途に好適に使用することができることから、図７に示すように、ポリイミド樹脂やポリエステル樹脂等の基材上に、金属配線が施されたＦＰＣであることがより好ましい。
すなわち、図７に示すように、フレキシブル基材１４１上に、複数のパッド１４７を備えるとともに、両端にスプロケットを備えたＦＰＣ１４０を使用することにより、連続的にバンプ付き半導体素子を実装することができるためである。
【００３６】
（２）パッド
▲１▼配線との距離
パッドの平面形状を変形させて、図１に示すように、パッド４１３ｂ、４１３ｃの縁部と、隣接する配線４１１との距離（ｔ１、ｔ２、ｔ３、以下、それぞれ最低距離と称する場合がある。）を１００μｍ以上の値とすることが好ましい。
この理由は、パッドと、隣接する配線との最低距離をこのような値に制限することにより、半田材料を塗布する際の位置ずれのマージンを広く確保することができ、生産効率を向上させることができるためである。
ただし、パッドと、隣接する配線との最低距離が過度に長くなると、単位面積当りに配置可能なパッドの個数が過度に制限される場合がある。
したがって、パッドと、隣接する配線との最低距離を１１０〜３００μｍの範囲内の値とすることが好ましく、１２０〜２５０μｍの範囲内の値とすることがさらに好ましい。
【００３７】
▲２▼平面形状
また、パッドが長軸および短軸を有するとともに、当該パッドの長軸が、配線の延在方向に沿っていることが好ましい。すなわち、パッドが全体として、中心点を想定した場合に、そこから端部に向かって、不均一な長さを有する形状であれば良い。また、長軸および短軸を有する場合も一部含まれるが、パッドの形状を非円形あるいは非正方形とすることも好ましい。
具体的には、図８（ａ）に示すように楕円、図８（ｂ）に示すようにひし形、図８（ｃ）に示すように変形長方形（Ｈ型）、図８（ｄ）に示すように俵型、図９（ａ）に示すように半楕円（楕円の半分）、図９（ｂ）に示すように半菱形（菱形の半分）、図９（ｃ）に示すように半俵型（俵形の半分）、図１０（ａ）に示すように半円（円形の半分）、図１０（ｂ）に示すように半多角形（多角形の半分）、あるいは、１／３円、２／３円、１／５円、２／５円、３／５円、４／５円等のうち少なくとも一つの平面形状とすることが好ましい。
この理由は、このような平面形状のパッドとすることにより、配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができ、回路基板の生産効率を向上させることができるためである。また、このような平面形状のパッドであれば、再現性良く形成することもできるためである。さらに、パッドの平面形状をこのように変形させることにより、半田材料の流動特性に従い、パッド上へ集まる特性を利用して、隣接する配線との接触を防止することができるためである。したがって、ＢＧＡやＣＳＰ等の微細ピッチを有するバンプ付き半導体素子を、ＦＰＣ等の比較的変形しやすい基板に実装する場合であっても、半田材料と、隣接する配線との接触が少ない回路基板を提供することができる。
なお、パッドが長軸および短軸を有する場合と、パッドの形状が非円形あるいは非正方形である場合とで、一部パッド形状が重複する場合があるが、より好ましい形状であると言える。
【００３８】
また、半田材料を容易かつ均一に塗布できることから、塗布性をより重視する場合には、パッドの平面形状を実質的に左右対称とすることが好ましい。例えば、図８（ａ）に示すような楕円、図８（ｂ）に示すような菱形、図８（ｃ）に示すような変形長方形（Ｈ型）、または図８（ｄ）に示すような俵型のうち少なくとも一つの平面形状とすることが好ましい。
さらに、配線の引き回しをさらに容易にできることから、回路基板の設計性をより重視する場合には、パッドの平面形状を実質的に左右非対称とすることが好ましい。例えば、図９（ａ）に示すような半楕円、図９（ｂ）に示すような半菱形、図９（ｃ）に示すような半俵型、図１０（ａ）に示すような半円、または図１０（ｂ）に示すような半多角形のうち少なくとも一つの平面形状とすることが好ましい。
【００３９】
なお、図９（ａ）に示すように、パッド４１３ｈの平面形状の一部に直線部および曲線部の両方を有することが好ましい。
この理由は、直線部および曲線部の両方から平面形状を構成することにより、バンプからの配線の引き回しをさらに容易に実施することができるためである。より具体的には、バンプの直線部に沿って配線を延長するとともに、バンプの曲線部に沿って配線を曲げることにより、配線との距離を一定に保持することが容易となる。
【００４０】
▲３▼ピッチ
また、図１１に示すように、パッド４１３のピッチをパッド間の中心位置から隣接するパッド間の中心位置までの距離、すなわち、ＣＴＣ（Ｃｅｎｔｅｒ ｔｏ Ｃｅｎｔｅｒ）と定義した場合に、当該パッドのピッチを０．４〜１．０ｍｍの範囲内の値とすることが好ましい。
この理由は、かかるパッドのピッチが０．４ｍｍ未満の値になると、配線の引き回しが困難になったり、配線の幅を過度に狭くする必要が生じたり、さらには、半田ブリッジが頻繁に生じたりする場合があるためである。
一方、かかるパッドのピッチが１ｍｍを超えると、パッド数が過度に制限されたり、ＢＧＡ等の微細ピッチの半導体素子を実装したりすることが困難になる場合があるためである。
したがって、パッドのピッチを０．４５〜０．８ｍｍの範囲内の値とすることがより好ましく、０．５〜０．６ｍｍの範囲内の値とすることがさらに好ましい。
【００４１】
▲４▼面積
また、パッドの面積を０．０１〜０．５ｍｍ２の範囲内の値とすることが好ましい。
この理由は、かかるパッドの面積が０．０１ｍｍ２未満の値になると、半田材料の塗布が困難となったり、バンプ付き半導体素子との電気接続性が不安定になったりする場合があるためである。
一方、かかるパッドの面積が０．５ｍｍ２を超えると、配線の引き回しが困難になったり、配線の幅を過度に狭くしたり、さらには、半田ブリッジが頻繁に生じたりする場合があるためである。
したがって、パッドの面積を０．０３〜０．３ｍｍ２の範囲内の値とすることがより好ましく、０．０５〜０．１ｍｍ２の範囲内の値とすることがさらに好ましい。
【００４２】
▲５▼長軸および短軸を有する形状のパッドの存在割合
また、図１２に示すように、長軸および短軸を有するパッド（パッドの形状が非円形あるいは非正方形である場合を含む。）と、それ以外の形状を有するパッドとを混在させるとともに、パッド全体の個数における長軸および短軸を有するパッドの個数、すなわち存在割合を５０〜９９％の範囲内の値とすることが好ましい。
この理由は、このような存在割合で長軸および短軸を有するパッドと、それ以外の形状を有するパッドとが混在することにより、回路設計上、配線の引き回しが容易になるばかりか、半田材料を塗布する際の位置ずれのマージンが広く確保され、回路基板の生産効率を向上させることができるためである。また、得られる回路基板においては、半田材料と、隣接する配線との接触を有効に防止することができる。すなわち、パッド全体における長軸および短軸を有するパッドの割合が５０％未満の値になると、回路設計上、配線の引き回しが困難になる場合があるためである。一方、パッド全体における長軸および短軸を有するパッドの割合が９９％を超えると、パッド面積が全体として低下し、位置合わせ性や使い勝手等が悪化する場合があるためである。
したがって、パッド全体における長軸および短軸を有するパッドの割合を、６０〜９５％の範囲内の値とすることが好ましく、７０〜９０％の範囲内の値とすることがさらに好ましい。
【００４３】
▲６▼壁部
また、図１３に示すように、パッド４１３と、配線４１１との間に、壁部４１５を設けることが好ましい。
この理由は、このように構成することにより、隣接する配線に確実に接触することなく、パッドに対してクリーム半田等を精度良く塗布することができるためである。
また、パッドと対向する側の壁部の長さＰ２を１０〜５００μｍの範囲内の値とすることが好ましい。
この理由は、パッドと対向する側の壁部の長さが１０μｍ未満の値になると、半田材料と、隣接する配線との接触を確実に防止することが困難となるためである。一方、パッドと対向する側の壁部の長さが５００μｍを超えると、配線の引き回しが困難となる場合があるためである。
したがって、パッドと対向する側の壁部の長さを５０〜３００μｍの範囲内の値とすることがより好ましく、１００〜２００μｍの範囲内の値とすることがさらに好ましい。
【００４４】
また、パッドと対向する側の壁部の長さを、パッドの直径（長軸）を考慮して定めることが好ましい。すなわち、壁部と対向する側のパッドの直径（長軸）をＰ１と、パッドと対向する側の壁部の長さをＰ２としたときに、Ｐ２／Ｐ１で表される比率を０．５〜３．０の範囲内の値とすることが好ましい。
この理由は、かかるＰ２／Ｐ１で表される比率が０．５未満の値になると、半田材料と、隣接する配線との接触を確実に防止することが困難となる場合があるためである。一方、かかるＰ２／Ｐ１で表される比率が３．０を超えると、配線の引き回しが困難となる場合があるためである。
したがって、かかるＰ２／Ｐ１で表される比率を０．７〜２．０の範囲内の値とすることがより好ましく、０．８〜１．５の範囲内の値とすることがさらに好ましい。
【００４５】
［第２の実施形態］
第２の実施形態は、バンプ付き半導体素子の実装構造であって、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなるバンプ付き半導体素子の実装構造である。
また、第２の実施形態の変形例として、複数のパッドの平面形状が、非円形または非正方形の場合には、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板である。
以下、第１の実施形態と同様の箇所は適宜省略するものとし、第２の実施形態およびその変形例において特徴的な箇所を中心に説明する。
【００４６】
１．構成
（１）基本構成
第２の実施形態におけるバンプ付き半導体素子の実装構造３６０は、図１４に示すように、基本的に、バンプ付き半導体素子（ＢＧＡ）６３と、パッド３６３を備えた回路基板３６１と、半田材料３６５と、から構成することができ、かかるバンプ付き半導体素子、回路基板、および半田材料については、第１の実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４７】
（２）アンダーフィル
一方、第２の実施形態においては、図１５に示すように、バンプ付き半導体素子（ＢＧＡ）と、回路基板３６１との間に、以下の特性を有するアンダーフィル６４が充填されていることが好ましい。
１）体積抵抗が１×１０６〜１×１０２０Ω・ｃｍの範囲内の値である。
２）引張強さが１〜２００ＭＰａの範囲内の値である。
３）破断伸びが１０〜５００％の範囲内の値である。
以下、好ましいアンダーフィルの種類や特性等について、詳細に説明する。
【００４８】
▲１▼種類
アンダーフィルの種類に関して、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂であることが好ましい。
この理由は、このような硬化性樹脂を使用することにより、機械的特性や耐湿性に関するアンダーフィルとしての基本特性を満足しやすくなるためである。
また、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
また、アンダーフィルに遮光性を持たせたい場合には、これらの硬化性樹脂中に、遮光物質、例えば、カーボン粒子、カーボン繊維、顔料等を添加したり、紫外線吸収剤や蛍光増白剤を添加したりすることが好ましい。
このような化合物を添加することにより、外部から光が侵入した場合に効果的に吸収したり、あるいは外部から侵入した光の波長を、光誤動作が生じないような波長の光に変換したりすることができるためである。
【００４９】
▲２▼体積抵抗
また、アンダーフィルの体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの体積抵抗が１×１０６Ω・ｃｍ未満の値になると、隣接するバンプ間の電気絶縁性が不十分となる場合があるためであり、一方、かかるアンダーフィルの体積抵抗が１×１０２０Ω・ｃｍを超えると、使用可能な材料の選択の幅が著しく制限される場合があるためである。
したがって、アンダーフィルの体積抵抗を１×１０８〜１×１０１８Ω・ｃｍの範囲内の値とすることがより好ましく、１×１０１０〜１×１０１６Ω・ｃｍの範囲内の値とすることがさらに好ましい。
【００５０】
▲３▼引張強さ
また、アンダーフィルの引張強さを１〜２００ＭＰａの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの引張強さが１ＭＰａ未満の値になると、機械的強度が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの引張強さが２００ＭＰａを超えると、使用可能な材料の選択の幅が著しく制限されたり、応力歪みが過度に発生して、バンプ付き半導体素子の実装構造における抵抗安定性が低下したりする場合があるためである。
したがって、アンダーフィルの引張強さを５〜１００ＭＰａの範囲内の値とすることがより好ましく、１０〜５０ＭＰａの範囲内の値とすることがさらに好ましい。
【００５１】
▲４▼破断伸び
また、アンダーフィルの破断伸びを１０〜５００％の範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの破断伸びが１０％未満の値になると、柔軟性が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの破断伸びが５００％を超えると、使用可能な材料の選択の幅が著しく制限されたり、機械的強度が低下したりする場合があるためである。
したがって、アンダーフィルの破断伸びを３０〜３００％の範囲内の値とすることがより好ましく、５０〜２００％の範囲内の値とすることがさらに好ましい。
【００５２】
２．実装方法
（１）第１の実装方法
第１の実装方法として、図１６に示すように、下記工程（Ａ）および（Ｂ）により、パッド３６３を備えた回路基板３６１に対して、バンプ付き半導体素子（ＢＧＡやＣＳＰ）６３を実装することが好ましい。
（Ａ）半田材料３６５を、回路基板３６１におけるパッド３６３上に塗布する工程
（Ｂ）バンプ付き半導体素子６３を、リフロー処理によって、半田材料３６５が塗布されたパッド３６３上に実装する工程
このように実施することにより、半田材料を、従来の塗布装置、例えば、シルクスクリ−ン印刷装置を用いて塗布することができるとともに、従来のリフロー装置を用いて、バンプ付き半導体素子を、回路基板に対して、実装することができる。
なお、バンプ付き半導体素子を基板上のパッドに対して位置合わせした後、リフロー処理を実施することが好ましい。その場合、半導体素子に位置合わせマークを予め設けておき、それを目印に半導体素子を基板上に、位置合わせすることが好ましい。
【００５３】
（２）第２の実装方法
第２の実装方法として、図１７に示すように、下記工程（Ａ´）および（Ｂ）により、パッド１７を備えた回路基板１９に対して、バンプ付き半導体素子（ＢＧＡやＣＳＰ）１１を実装することが好ましい。
（Ａ´）半田材料１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ）半田材料１５が塗布されたバンプ付き半導体素子１１を、リフロー処理によって、パッド１７上に実装する工程
このように実施することにより、半田材料をパッド上に塗布する際の位置決め工程を省略できるとともに、ＦＰＣ等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装することができる。すなわち、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対しても、迅速かつ安価にリフロー実装することができ、しかも、実装不良の発生が少ないバンプ付き半導体素子の実装方法を提供することができる。
【００５４】
（３）第３の実装方法
第３の実装方法として、図１８に示すように、下記工程（Ａ´´）、（Ａ´´´）および（Ｂ´）により、パッド１７を備えた回路基板１９に対して、バンプ付き半導体素子（ＢＧＡやＣＳＰ）１１を実装することが好ましい。
（Ａ´´）半田材料の一部２１を、回路基板１９におけるパッド１７上に塗布する工程
（Ａ´´´）半田材料の別の一部１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ´）半田材料１５が一部塗布されたバンプ付き半導体素子１１を、リフロー処理によって、半田材料２１が一部塗布されたパッド１７上に実装する工程
このように実施することにより、微細なバンプ付き半導体素子を基板、特にＦＰＣに対しても、精度よくリフロー実装することができ、しかも、強固に実装できるバンプ付き半導体素子の実装方法を提供することができる。
【００５５】
（４）リフロー処理条件
また、第１〜第３の実装方法を実施するにあたり、リフロー処理条件としては特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、５秒〜１０分の条件で加熱することが好ましい。
なお、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
【００５６】
（５）他の素子との同時実装
また、第１〜第３の実装方法を実施するにあたり、図１９に示すように、コンデンサを含む他の電気素子３９とともに、バンプ付き半導体素子１１を回路基板１９のパッド１７に対して、同時に実装することが好ましい。
この理由は、コンデンサを含む他の電気素子とともに、バンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができるためである。したがって、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができる。
なお、通常、バンプ付き半導体素子以外の素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５７】
［第３の実施形態］
第３の実施形態は、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してある電気光学装置である。
また、第３の実施形態の変形例として、複数のパッドの平面形状が、非円形または非正方形の場合には、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してある電気光学装置である。
【００５８】
以下、図２０に示すような電気光学装置を構成する液晶パネル２００を例に採って説明する。
まず、図２１を参照して、図２０に示す液晶パネル２００の概略構造について説明する。図２１は、図２０に示す液晶パネル２００における半導体素子（ＩＣ）およびフレキシブル配線基板（ＦＰＣ）の実装前の状態を模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
【００５９】
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されて構成されている。この透明電極２１６は、配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００６０】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、パッドの全部または一部の平面形状を非円形または非正方形としたパッドおよび配線を含み、当該パッドの縁部と、隣接する配線との距離を１００μｍ以上の値としたことを特徴としている。
したがって、基板張出部２１０Ｔ上のパッドに対して精度良く、かつ広いマージンにより半田材料を塗布することができ、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、塗布位置の相違に起因した半導体素子の位置ずれが少ない基板張出部２１０Ｔを提供することができる
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００６１】
［第４の実施形態］
本発明の回路基板、あるいはそれを含む電気光学装置を、電子機器における表示装置として用いた場合の実施形態について具体的に説明する。
【００６２】
（１）電子機器の概要
図２２は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２２中では、液晶パネル１８０を、パネル構造体１８０Ａと、ＢＧＡ等で構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００６３】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００６４】
（２）電子機器
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などが挙げられる。
【００６５】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
【００６６】
【発明の効果】
以上説明したように、本発明の回路基板によれば、パッドの平面形状を所定形状に変形させるか、あるいは、所定形状のパッドと、隣接する配線との距離を所定値以上とすることにより、回路基板上のパッドに対して、広いマージンにより半田材料を塗布することができ、生産効率を向上させることができるとともに、微細なバンプ付き半導体素子を実装する場合であっても、半田材料と、隣接する配線との間で、ショートの発生が少ない回路基板を提供できるようになった。
【００６７】
また、本発明のバンプ付き半導体素子の実装構造によれば、パッドの平面形状を所定形状に変形させるか、あるいは、所定形状のパッドと、隣接する配線との距離を所定値以上とした回路基板を使用することにより、微細なバンプ付き半導体素子を実装する場合であっても、半田材料と、隣接する配線との間で、ショートの発生が少ないばかりか、生産効率に優れたバンプ付き半導体素子の実装構造を提供できるようになった。
【００６８】
さらに、本発明の電気光学装置およびそれを含む電子機器によれば、パッドの平面形状を所定形状に変形させるか、あるいは、所定形状のパッドと、隣接する配線との距離を所定値以上とした回路基板を使用していることにより、半田材料と、隣接する配線との間で、ショートの発生が少ないばかりか、生産効率に優れた電気光学装置およびそれを含む電子機器を提供できるようになった。
【図面の簡単な説明】
【図１】第１の実施形態の回路基板を説明するために供する図である。
【図２】ＢＧＡの構成を説明するために供する断面図である（その１）。
【図３】別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図４】別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図５】ＷＣＳＰの構成を説明するために供する断面図である。
【図６】（ａ）〜（ｂ）は、バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である。
【図７】ＦＰＣを説明するために供する図である。
【図８】（ａ）〜（ｄ）は、それぞれパッドの平面形状を示す図である。
【図９】（ａ）〜（ｃ）は、それぞれパッドの平面形状を示す図である。
【図１０】（ａ）〜（ｂ）は、それぞれパッドの別の平面形状を示す図である。
【図１１】隣接するパッド間の距離を説明するために供する図である。
【図１２】長軸および短軸を有する形状のパッドと、それ以外の形状を有するパッドとが混在した回路基板を説明するために供する図である。
【図１３】パッドと、配線との間に設けられた壁部を説明するために供する図である。
【図１４】第２の実施形態のバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１５】アンダーフィルを説明するために供する図である。
【図１６】（ａ）〜（ｂ）は、回路基板に対して、バンプ付き半導体素子を実装する方法を説明するために供する工程図である（その１）。
【図１７】（ａ）〜（ｂ）は、回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その２）。
【図１８】（ａ）〜（ｂ）は、回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その３）。
【図１９】バンプ付き半導体素子を他の電気素子とともに回路基板に対して同時実装する方法を説明するために供する図である。
【図２０】本発明に係る第３実施形態の液晶パネルの外観を示す概略斜視図である。
【図２１】第３実施形態のパネル構造を模式的に示す概略断面図である。
【図２２】本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２３】従来の回路基板を説明するために供する図である。
【図２４】従来のＢＧＡの実装方法を説明するために供するフロー図である。
【図２５】従来のＰＣＢ上に設けた凹部を利用したＢＧＡの実装方法を説明するために供する図である。
【図２６】異方性導電膜を利用したバンプ付き半導体素子の実装方法を説明するために供する図である。
【符号の説明】
１１ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１２ 治具
１３ バンプ
１５ 半田材料
１７ パッド
１９ 基板（ＦＰＣ）
３９ バンプ付き半導体素子以外の電気素子
６０、７０、８０ ＢＧＡ、６４ アンダーフィル
９０ ＷＣＳＰ
１１０・１３０ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１１３ バンプ
１４０ ＦＰＣ
２００ 液晶パネル
２１１ 第１の基板
２２１ 第２の基板
２２２ 透明電極
２２７ バンプ付き半導体素子
３６０・３７０ 実装構造
４１１ 配線
４１３ パッド
４１５ 壁部
【発明の属する技術分野】
本発明は、回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。特に、生産効率に優れるとともに、ボール・グリッド・アレイ（以下、ＢＧＡ）等の微細なバンプ付き半導体素子を、リフロー処理によって実装する場合であっても、半田材料と、隣接する配線との接触を防止することができる回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低下するという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、チップサイズパッケージ（以下、ＣＳＰ）を用いた実装方法や、それらを実装するプリント基板が提案されている（例えば、特許文献１参照）。
具体的には、図２３に示すように、同一のプリント基板上に、形状の違う半導体パッケージのランド３８１、３８２がそれぞれ配置されており、それぞれのパッケージで同じ機能を有する端子が接続されるべきランド同士をパターン配線３８３で接続したプリント基板がある。かかるプリント基板によれば、プリント基板に搭載するパッケージの形状が変更されても、新規に別のプリント基板を製造せずに、同一のプリント基板で搭載ができるようになる。
【０００４】
また、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良が生じないように実施する実装方法がある。より具体的には、図２４にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ（ピッチが０．８ｍｍ以下のチップサイズパッケージ（ＣＳＰ）を含む。）等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０である。
【０００５】
また、図２５（ａ）〜（ｄ）に示すように、基板３１０上に設けた凹部３１１にクリ−ム半田３１２を塗布する方法を用いたＢＧＡの実装方法がある。
より具体的には、図２５（ａ）に示すように、表面に複数の凹部３１１を備えた基板３１０を準備し、図２５（ｂ）に示すように、複数の凹部３１１に対してクリ−ム半田３１２を塗布し、図２５（ｃ）に示すように、ＢＧＡ３１５のバンプ３１７を、複数の凹部３１１に対して位置合わせし、さらに、図２５（ｄ）に示すようにリフロー実装して、圧着することを特徴としたＢＧＡの実装方法である。
【０００６】
また、図２６（ａ）〜（ｃ）に示すように、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ，以下、ＡＣＦ）３４７を介して、バンプ付き半導体素子３４６と、基板３４３のパッド３４１とを熱圧着する実装方法がある。
かかるＡＣＦ３４７による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
【０００７】
【特許文献１】
特開平１０−２９００５８号公報 （第２頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１のプリント基板は、ＢＧＡ等の微細なバンプ付き半導体素子を実装する際に、導電材料としての半田材料を、微細なランド（パッド）上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷した半田材料の位置と、パッドとが容易にずれやすいという問題が見られた。特に、ＣＳＰの場合は、ＢＧＡよりもさらにファインピッチ化されているため、半田材料をＦＰＣ等の変形しやすいプリント基板のランド（パッド）上に、精度良く印刷し、実装することは事実上、困難であった。
【０００９】
また、図２４に示された実装方法によれば、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。また、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかるという問題が見られた。
【００１０】
また、図２５に示された実装方法によれば、凹部を有するパッドを形成することが困難であるばかりか、微細な凹部を有するパッドに対して正確に印刷しなければならないため、印刷のための位置合わせや印刷自体にかえって時間がかかるという問題が見られた。
さらに、ＡＣＦを用いた実装方法は、当該ＡＣＦのコストが高いばかりか、他の素子との同時実装が困難であるという問題が見られた。すなわち、熱圧着して実装するＡＣＦと、半田リフロー処理により実装する他の素子とは、異なる実装プロセスの順序を考慮しつつ、別個に実施しなければならなかった。
【００１１】
そこで、上記問題点を鋭意検討した結果、リフロー時の半田材料の流動性を制御するよりも、半田材料を基板上に塗布する際の位置ずれのマージンを広くするとともに、半田材料の流動特性を利用することによって、回路基板の生産効率が向上するとともに、バンプ付き半導体素子の動作性能が向上することを見出し、本発明を完成させた。
すなわち、本発明は、パッドの平面形状を所定形状に変形させるか、あるいは、さらにパッドの縁部と、隣接する配線との距離を所定以上の値とすることにより、ＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、フレキシブル配線基板（以下、ＦＰＣ）等の比較的変形しやすい基板に実装する場合であっても、生産効率に優れるとともに、バンプ付き半導体素子の動作性能が向上する回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明によれば、バンプ付き半導体素子を実装するための回路基板であって、バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッドと、当該パッド間に設けられた配線と、が具備されており、パッドは、長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板が提供され、上述した問題点を解決することができる。
すなわち、パッドと隣接する配線との位置関係を考慮した上で、パッドを所定形状とすることにより、導電材料としての半田材料を回路基板上に塗布する際の、位置ずれのマージンを広く確保することができ、その結果、回路基板としての生産効率を向上させることができる。
また、パッドを所定形状とすることで、半田材料をリフローする際に、パッドからはみ出した半田材料がパッド上に戻る性質を利用することができ、そのため、半田材料と、隣接する配線との接触を有効に防止できるとともに、バンプ付き半導体素子の動作性能を向上させることができる。
【００１３】
また、本発明の別の態様の回路基板は、バンプ付き半導体素子を実装するための回路基板であって、当該回路基板には、バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッドと、当該パッド間に設けられた配線と、が具備されており、パッドのうち少なくとも一部のパッドの形状が、非円形または非正方形であり、且つ、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板である。
このようにパッドの形状およびパッドと隣接する配線との距離を制御した構成とすることにより、半田材料を基板上に塗布する際の位置ずれのマージンが広くなり、生産効率を向上させることができる。また、ＦＰＣ等の比較的変形しやすい基板に実装する場合であっても、パッドを所定形状とすることで、半田材料をリフローする際に、パッドからはみ出した半田材料がパッド上に戻る性質を利用することができ、そのため、半田材料と、隣接する配線との接触を有効に防止できるとともに、バンプ付き半導体素子の動作性能を向上させることができる。
なお、パッド形状を非円形または非正方形とする場合であっても、長軸および短軸を有している場合には、パッドの長軸を、配線の延在方向に沿うように配置することが好ましい。
【００１４】
また、本発明の回路基板を構成するにあたり、パッドの平面形状を楕円、ひし形、長方形（変形長方形を含む。）、俵型、半楕円、半ひし形、半俵型、半円または半多角形の少なくとも一つとすることが好ましい。
このような平面形状のパッドとすることにより、パッドが配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができる。また、このような平面形状のパッドであれば、再現性良く形成することもできる。
【００１５】
また、本発明の回路基板を構成するにあたり、パッドのそれぞれの平面形状の一部に直線部および曲線部の両方を設けることが好ましい。
このような平面形状のパッドとすることにより、配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができる。
【００１６】
また、本発明の回路基板を構成するにあたり、パッドのピッチを０．４〜１．０ｍｍの範囲内の値とすることが好ましい。
このように所定間隔をあけてパッドを構成することにより、半田材料を塗布する際の位置ずれのマージンが広く確保される。
【００１７】
また、本発明の回路基板を構成するにあたり、パッドの面積を０．０１〜０．５ｍｍ２の範囲内の値とすることが好ましい。
このような面積を制御したパッドとすることにより、半田材料を塗布する際の位置ずれのマージンが広く確保される。
【００１８】
また、本発明の回路基板を構成するにあたり、回路基板上のパッド全体における長軸および短軸を有するパッドの存在割合を、５０〜９９％の範囲内の値とすることが好ましい。
このように、一つの回路基板上に、長軸および短軸を有するパッド、あるいは非円形または非正方形パッドと、それ以外のパッドとを混在させることにより、回路設計上、配線の引き回しが容易になるばかりか、半田材料を塗布する際の位置ずれのマージンが広く確保される。
【００１９】
また、本発明の回路基板を構成するにあたり、パッドと、配線との間に、壁部を設けることが好ましい。
このように壁部を介してパッドと、配線とを設けることにより、半田材料と、隣接する配線との接触を確実に防止することができ、バンプ付き半導体素子の動作性能を向上させることができる。
【００２０】
また、本発明の回路基板を構成するにあたり、パッドを有するフレキシブル配線基板（ＦＰＣ）であって、パッドに実装する半導体素子が、ボール・グリッド・アレイ（ＢＧＡ）であることが好ましい。
このように構成することにより、配線のファインピッチ化や多ピン化に対応した回路基板であって、軽量かつ薄型の回路基板を提供することができる。
【００２１】
また、本発明の別の態様はバンプ付き半導体素子の実装構造であって、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなるバンプ付き半導体素子の実装構造である。
すなわち、このように構成することにより、半田材料を基板上に塗布する際の位置ずれのマージンが広く確保されるとともに、ＢＧＡ等のバンプ付き半導体素子を実装する場合であっても、半田材料の流動特性を利用して、隣接する配線との接触を防止することができるために、バンプ付き半導体素子の動作性能を向上させることができる。
【００２２】
また、本発明の別の態様はバンプ付き半導体素子の実装構造であって、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドのうち少なくとも一部のパッドの形状が非円形または非正方形であるとともに、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなるバンプ付き半導体素子の実装構造である。
このように構成することにより、半田材料を基板上に塗布する際の位置ずれのマージンが広く確保されるとともに、ＢＧＡ等のバンプ付き半導体素子を実装する場合であっても、半田材料の流動特性を利用して、隣接する配線との接触を防止することができるために、バンプ付き半導体素子の動作性能を向上させることができる。
なお、パッド形状を非円形または非正方形とする場合であっても、長軸および短軸を有している場合には、パッドの長軸を、配線の延在方向に沿うように配置することが好ましい。
【００２３】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、半田材料の一部を、バンプ付き半導体素子のバンプに対して付着させてあることが好ましい。
このように構成することにより、ＢＧＡ等のバンプ付き半導体素子を、変形しやすいフレキシブル回路基板等に対して実装する場合であっても、半導体素子の実装時の位置ずれを少なくすることができる。
【００２４】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、バンプ付き半導体素子と、回路基板との間に、以下の特性を有するアンダーフィルが充填されていることが好ましい。
（１）体積抵抗が１×１０６〜１×１０２０Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜２００ＭＰａの範囲内の値である。
（３）破断伸びが１０〜５００％の範囲内の値である。
このように構成することにより、環境安定性や機械的特性に優れたバンプ付き半導体素子の実装構造を提供することができる。
【００２５】
また、本発明の別の態様は、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してあることを特徴とする電気光学装置である。
すなわち、このように構成することにより、生産効率に優れるとともに、半田材料と、隣接する配線との接触による半導体素子の機能不良の発生が少ない回路基板を利用した電気光学装置を効果的に提供することができる。
なお、パッド形状を非円形または非正方形とするとともに、長軸および短軸を有している場合には、パッドの長軸を、配線の延在方向に沿うように配置することが好ましい。
【００２６】
また、本発明の別の態様は、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器である。
すなわち、このように構成することにより、生産効率に優れるとともに、半田材料と、隣接する配線との接触による半導体素子の機能不良の発生が少ない回路基板を利用した電気光学装置を含む電子機器を効果的に提供することができる。
【００２７】
【発明の実施の形態】
以下、図面を適宜参照して、本発明の回路基板、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００２８】
［第１の実施形態］
第１の実施形態は、図１に例示するように、バンプ付き半導体素子を実装するための回路基板において、バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッド４１３ａ、４１３ｂ、４１３ｃと、当該パッド４１３ａ、４１３ｂ、４１３ｃ間に設けられた配線４１１と、が具備されており、パッド４１３ａ、４１３ｂ、４１３ｃは、長軸および短軸を有しているとともに、当該パッド４１３ａ、４１３ｂ、４１３ｃの長軸を、配線４１１の延在方向に沿うように配置してある回路基板である。
また、第１の実施形態の変形例として、複数のパッド４１３ａ、４１３ｂ、４１３ｃの平面形状が、非円形または非正方形の場合には、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板である。
【００２９】
１．バンプ付き半導体素子
（１）種類
本発明において対象となるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図２〜図４に示すようなＢＧＡ６０、７０、８０や、図５に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。
ここで、図２に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
【００３０】
また、図３は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図４は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって得られるＢＧＡ８０を示している。
【００３１】
一方、ＣＳＰは、図５に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜１０ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００３２】
（２）バンプ
また、半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図６（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、半導体素子を基板のパッド上に位置合わせて搭載した場合に、パッドの周囲に均一に流動させて、半導体素子のバンプと、パッドとを強固に固定することができるためである。
【００３３】
また、半導体素子に設けてあるバンプの形態は、図６（ｂ）に示すように、バンプ１１３の先端部の表面に窪みを設けることが好ましい。
この理由は、このように構成することにより、半導体素子のバンプと、パッドとの間に、窪みを介して確実に半田材料が存在して、これらの部材を強固に固定することができるためである。
【００３４】
（３）半田材料
パッドやバンプに付着させる半田材料としては、特に制限されるものではないが、例えば、ＳｎやＰｂ／Ｓｎ等からなる従来から汎用されている半田や、ロジンや松脂等のフラックス材料を使用することができるが、Ｐｂを含まないＣｕ／Ｓｎ／Ａｇからなる半田と、フラックス材料との組み合わせからなるクリ−ム半田を使用することがより好ましい。
【００３５】
３．回路基板
（１）種類
回路基板の種類としては、リジッドなガラスエポキシ製ＰＣＢやセラミック製ＰＣＢ等であっても特に制限されるものではないが、より軽量かつ薄型であって、折り曲げ等使用形態が可能であって、携帯電話等の用途に好適に使用することができることから、図７に示すように、ポリイミド樹脂やポリエステル樹脂等の基材上に、金属配線が施されたＦＰＣであることがより好ましい。
すなわち、図７に示すように、フレキシブル基材１４１上に、複数のパッド１４７を備えるとともに、両端にスプロケットを備えたＦＰＣ１４０を使用することにより、連続的にバンプ付き半導体素子を実装することができるためである。
【００３６】
（２）パッド
▲１▼配線との距離
パッドの平面形状を変形させて、図１に示すように、パッド４１３ｂ、４１３ｃの縁部と、隣接する配線４１１との距離（ｔ１、ｔ２、ｔ３、以下、それぞれ最低距離と称する場合がある。）を１００μｍ以上の値とすることが好ましい。
この理由は、パッドと、隣接する配線との最低距離をこのような値に制限することにより、半田材料を塗布する際の位置ずれのマージンを広く確保することができ、生産効率を向上させることができるためである。
ただし、パッドと、隣接する配線との最低距離が過度に長くなると、単位面積当りに配置可能なパッドの個数が過度に制限される場合がある。
したがって、パッドと、隣接する配線との最低距離を１１０〜３００μｍの範囲内の値とすることが好ましく、１２０〜２５０μｍの範囲内の値とすることがさらに好ましい。
【００３７】
▲２▼平面形状
また、パッドが長軸および短軸を有するとともに、当該パッドの長軸が、配線の延在方向に沿っていることが好ましい。すなわち、パッドが全体として、中心点を想定した場合に、そこから端部に向かって、不均一な長さを有する形状であれば良い。また、長軸および短軸を有する場合も一部含まれるが、パッドの形状を非円形あるいは非正方形とすることも好ましい。
具体的には、図８（ａ）に示すように楕円、図８（ｂ）に示すようにひし形、図８（ｃ）に示すように変形長方形（Ｈ型）、図８（ｄ）に示すように俵型、図９（ａ）に示すように半楕円（楕円の半分）、図９（ｂ）に示すように半菱形（菱形の半分）、図９（ｃ）に示すように半俵型（俵形の半分）、図１０（ａ）に示すように半円（円形の半分）、図１０（ｂ）に示すように半多角形（多角形の半分）、あるいは、１／３円、２／３円、１／５円、２／５円、３／５円、４／５円等のうち少なくとも一つの平面形状とすることが好ましい。
この理由は、このような平面形状のパッドとすることにより、配線の引き回しを阻害する割合が少なくなるとともに、半田材料を塗布する際の位置ずれのマージンを広く確保することができ、回路基板の生産効率を向上させることができるためである。また、このような平面形状のパッドであれば、再現性良く形成することもできるためである。さらに、パッドの平面形状をこのように変形させることにより、半田材料の流動特性に従い、パッド上へ集まる特性を利用して、隣接する配線との接触を防止することができるためである。したがって、ＢＧＡやＣＳＰ等の微細ピッチを有するバンプ付き半導体素子を、ＦＰＣ等の比較的変形しやすい基板に実装する場合であっても、半田材料と、隣接する配線との接触が少ない回路基板を提供することができる。
なお、パッドが長軸および短軸を有する場合と、パッドの形状が非円形あるいは非正方形である場合とで、一部パッド形状が重複する場合があるが、より好ましい形状であると言える。
【００３８】
また、半田材料を容易かつ均一に塗布できることから、塗布性をより重視する場合には、パッドの平面形状を実質的に左右対称とすることが好ましい。例えば、図８（ａ）に示すような楕円、図８（ｂ）に示すような菱形、図８（ｃ）に示すような変形長方形（Ｈ型）、または図８（ｄ）に示すような俵型のうち少なくとも一つの平面形状とすることが好ましい。
さらに、配線の引き回しをさらに容易にできることから、回路基板の設計性をより重視する場合には、パッドの平面形状を実質的に左右非対称とすることが好ましい。例えば、図９（ａ）に示すような半楕円、図９（ｂ）に示すような半菱形、図９（ｃ）に示すような半俵型、図１０（ａ）に示すような半円、または図１０（ｂ）に示すような半多角形のうち少なくとも一つの平面形状とすることが好ましい。
【００３９】
なお、図９（ａ）に示すように、パッド４１３ｈの平面形状の一部に直線部および曲線部の両方を有することが好ましい。
この理由は、直線部および曲線部の両方から平面形状を構成することにより、バンプからの配線の引き回しをさらに容易に実施することができるためである。より具体的には、バンプの直線部に沿って配線を延長するとともに、バンプの曲線部に沿って配線を曲げることにより、配線との距離を一定に保持することが容易となる。
【００４０】
▲３▼ピッチ
また、図１１に示すように、パッド４１３のピッチをパッド間の中心位置から隣接するパッド間の中心位置までの距離、すなわち、ＣＴＣ（Ｃｅｎｔｅｒ ｔｏ Ｃｅｎｔｅｒ）と定義した場合に、当該パッドのピッチを０．４〜１．０ｍｍの範囲内の値とすることが好ましい。
この理由は、かかるパッドのピッチが０．４ｍｍ未満の値になると、配線の引き回しが困難になったり、配線の幅を過度に狭くする必要が生じたり、さらには、半田ブリッジが頻繁に生じたりする場合があるためである。
一方、かかるパッドのピッチが１ｍｍを超えると、パッド数が過度に制限されたり、ＢＧＡ等の微細ピッチの半導体素子を実装したりすることが困難になる場合があるためである。
したがって、パッドのピッチを０．４５〜０．８ｍｍの範囲内の値とすることがより好ましく、０．５〜０．６ｍｍの範囲内の値とすることがさらに好ましい。
【００４１】
▲４▼面積
また、パッドの面積を０．０１〜０．５ｍｍ２の範囲内の値とすることが好ましい。
この理由は、かかるパッドの面積が０．０１ｍｍ２未満の値になると、半田材料の塗布が困難となったり、バンプ付き半導体素子との電気接続性が不安定になったりする場合があるためである。
一方、かかるパッドの面積が０．５ｍｍ２を超えると、配線の引き回しが困難になったり、配線の幅を過度に狭くしたり、さらには、半田ブリッジが頻繁に生じたりする場合があるためである。
したがって、パッドの面積を０．０３〜０．３ｍｍ２の範囲内の値とすることがより好ましく、０．０５〜０．１ｍｍ２の範囲内の値とすることがさらに好ましい。
【００４２】
▲５▼長軸および短軸を有する形状のパッドの存在割合
また、図１２に示すように、長軸および短軸を有するパッド（パッドの形状が非円形あるいは非正方形である場合を含む。）と、それ以外の形状を有するパッドとを混在させるとともに、パッド全体の個数における長軸および短軸を有するパッドの個数、すなわち存在割合を５０〜９９％の範囲内の値とすることが好ましい。
この理由は、このような存在割合で長軸および短軸を有するパッドと、それ以外の形状を有するパッドとが混在することにより、回路設計上、配線の引き回しが容易になるばかりか、半田材料を塗布する際の位置ずれのマージンが広く確保され、回路基板の生産効率を向上させることができるためである。また、得られる回路基板においては、半田材料と、隣接する配線との接触を有効に防止することができる。すなわち、パッド全体における長軸および短軸を有するパッドの割合が５０％未満の値になると、回路設計上、配線の引き回しが困難になる場合があるためである。一方、パッド全体における長軸および短軸を有するパッドの割合が９９％を超えると、パッド面積が全体として低下し、位置合わせ性や使い勝手等が悪化する場合があるためである。
したがって、パッド全体における長軸および短軸を有するパッドの割合を、６０〜９５％の範囲内の値とすることが好ましく、７０〜９０％の範囲内の値とすることがさらに好ましい。
【００４３】
▲６▼壁部
また、図１３に示すように、パッド４１３と、配線４１１との間に、壁部４１５を設けることが好ましい。
この理由は、このように構成することにより、隣接する配線に確実に接触することなく、パッドに対してクリーム半田等を精度良く塗布することができるためである。
また、パッドと対向する側の壁部の長さＰ２を１０〜５００μｍの範囲内の値とすることが好ましい。
この理由は、パッドと対向する側の壁部の長さが１０μｍ未満の値になると、半田材料と、隣接する配線との接触を確実に防止することが困難となるためである。一方、パッドと対向する側の壁部の長さが５００μｍを超えると、配線の引き回しが困難となる場合があるためである。
したがって、パッドと対向する側の壁部の長さを５０〜３００μｍの範囲内の値とすることがより好ましく、１００〜２００μｍの範囲内の値とすることがさらに好ましい。
【００４４】
また、パッドと対向する側の壁部の長さを、パッドの直径（長軸）を考慮して定めることが好ましい。すなわち、壁部と対向する側のパッドの直径（長軸）をＰ１と、パッドと対向する側の壁部の長さをＰ２としたときに、Ｐ２／Ｐ１で表される比率を０．５〜３．０の範囲内の値とすることが好ましい。
この理由は、かかるＰ２／Ｐ１で表される比率が０．５未満の値になると、半田材料と、隣接する配線との接触を確実に防止することが困難となる場合があるためである。一方、かかるＰ２／Ｐ１で表される比率が３．０を超えると、配線の引き回しが困難となる場合があるためである。
したがって、かかるＰ２／Ｐ１で表される比率を０．７〜２．０の範囲内の値とすることがより好ましく、０．８〜１．５の範囲内の値とすることがさらに好ましい。
【００４５】
［第２の実施形態］
第２の実施形態は、バンプ付き半導体素子の実装構造であって、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなるバンプ付き半導体素子の実装構造である。
また、第２の実施形態の変形例として、複数のパッドの平面形状が、非円形または非正方形の場合には、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板である。
以下、第１の実施形態と同様の箇所は適宜省略するものとし、第２の実施形態およびその変形例において特徴的な箇所を中心に説明する。
【００４６】
１．構成
（１）基本構成
第２の実施形態におけるバンプ付き半導体素子の実装構造３６０は、図１４に示すように、基本的に、バンプ付き半導体素子（ＢＧＡ）６３と、パッド３６３を備えた回路基板３６１と、半田材料３６５と、から構成することができ、かかるバンプ付き半導体素子、回路基板、および半田材料については、第１の実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４７】
（２）アンダーフィル
一方、第２の実施形態においては、図１５に示すように、バンプ付き半導体素子（ＢＧＡ）と、回路基板３６１との間に、以下の特性を有するアンダーフィル６４が充填されていることが好ましい。
１）体積抵抗が１×１０６〜１×１０２０Ω・ｃｍの範囲内の値である。
２）引張強さが１〜２００ＭＰａの範囲内の値である。
３）破断伸びが１０〜５００％の範囲内の値である。
以下、好ましいアンダーフィルの種類や特性等について、詳細に説明する。
【００４８】
▲１▼種類
アンダーフィルの種類に関して、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂であることが好ましい。
この理由は、このような硬化性樹脂を使用することにより、機械的特性や耐湿性に関するアンダーフィルとしての基本特性を満足しやすくなるためである。
また、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
また、アンダーフィルに遮光性を持たせたい場合には、これらの硬化性樹脂中に、遮光物質、例えば、カーボン粒子、カーボン繊維、顔料等を添加したり、紫外線吸収剤や蛍光増白剤を添加したりすることが好ましい。
このような化合物を添加することにより、外部から光が侵入した場合に効果的に吸収したり、あるいは外部から侵入した光の波長を、光誤動作が生じないような波長の光に変換したりすることができるためである。
【００４９】
▲２▼体積抵抗
また、アンダーフィルの体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの体積抵抗が１×１０６Ω・ｃｍ未満の値になると、隣接するバンプ間の電気絶縁性が不十分となる場合があるためであり、一方、かかるアンダーフィルの体積抵抗が１×１０２０Ω・ｃｍを超えると、使用可能な材料の選択の幅が著しく制限される場合があるためである。
したがって、アンダーフィルの体積抵抗を１×１０８〜１×１０１８Ω・ｃｍの範囲内の値とすることがより好ましく、１×１０１０〜１×１０１６Ω・ｃｍの範囲内の値とすることがさらに好ましい。
【００５０】
▲３▼引張強さ
また、アンダーフィルの引張強さを１〜２００ＭＰａの範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの引張強さが１ＭＰａ未満の値になると、機械的強度が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの引張強さが２００ＭＰａを超えると、使用可能な材料の選択の幅が著しく制限されたり、応力歪みが過度に発生して、バンプ付き半導体素子の実装構造における抵抗安定性が低下したりする場合があるためである。
したがって、アンダーフィルの引張強さを５〜１００ＭＰａの範囲内の値とすることがより好ましく、１０〜５０ＭＰａの範囲内の値とすることがさらに好ましい。
【００５１】
▲４▼破断伸び
また、アンダーフィルの破断伸びを１０〜５００％の範囲内の値とすることが好ましい。
この理由は、かかるアンダーフィルの破断伸びが１０％未満の値になると、柔軟性が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかるアンダーフィルの破断伸びが５００％を超えると、使用可能な材料の選択の幅が著しく制限されたり、機械的強度が低下したりする場合があるためである。
したがって、アンダーフィルの破断伸びを３０〜３００％の範囲内の値とすることがより好ましく、５０〜２００％の範囲内の値とすることがさらに好ましい。
【００５２】
２．実装方法
（１）第１の実装方法
第１の実装方法として、図１６に示すように、下記工程（Ａ）および（Ｂ）により、パッド３６３を備えた回路基板３６１に対して、バンプ付き半導体素子（ＢＧＡやＣＳＰ）６３を実装することが好ましい。
（Ａ）半田材料３６５を、回路基板３６１におけるパッド３６３上に塗布する工程
（Ｂ）バンプ付き半導体素子６３を、リフロー処理によって、半田材料３６５が塗布されたパッド３６３上に実装する工程
このように実施することにより、半田材料を、従来の塗布装置、例えば、シルクスクリ−ン印刷装置を用いて塗布することができるとともに、従来のリフロー装置を用いて、バンプ付き半導体素子を、回路基板に対して、実装することができる。
なお、バンプ付き半導体素子を基板上のパッドに対して位置合わせした後、リフロー処理を実施することが好ましい。その場合、半導体素子に位置合わせマークを予め設けておき、それを目印に半導体素子を基板上に、位置合わせすることが好ましい。
【００５３】
（２）第２の実装方法
第２の実装方法として、図１７に示すように、下記工程（Ａ´）および（Ｂ）により、パッド１７を備えた回路基板１９に対して、バンプ付き半導体素子（ＢＧＡやＣＳＰ）１１を実装することが好ましい。
（Ａ´）半田材料１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ）半田材料１５が塗布されたバンプ付き半導体素子１１を、リフロー処理によって、パッド１７上に実装する工程
このように実施することにより、半田材料をパッド上に塗布する際の位置決め工程を省略できるとともに、ＦＰＣ等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装することができる。すなわち、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対しても、迅速かつ安価にリフロー実装することができ、しかも、実装不良の発生が少ないバンプ付き半導体素子の実装方法を提供することができる。
【００５４】
（３）第３の実装方法
第３の実装方法として、図１８に示すように、下記工程（Ａ´´）、（Ａ´´´）および（Ｂ´）により、パッド１７を備えた回路基板１９に対して、バンプ付き半導体素子（ＢＧＡやＣＳＰ）１１を実装することが好ましい。
（Ａ´´）半田材料の一部２１を、回路基板１９におけるパッド１７上に塗布する工程
（Ａ´´´）半田材料の別の一部１５を、バンプ付き半導体素子１１におけるバンプ１３上に塗布する工程
（Ｂ´）半田材料１５が一部塗布されたバンプ付き半導体素子１１を、リフロー処理によって、半田材料２１が一部塗布されたパッド１７上に実装する工程
このように実施することにより、微細なバンプ付き半導体素子を基板、特にＦＰＣに対しても、精度よくリフロー実装することができ、しかも、強固に実装できるバンプ付き半導体素子の実装方法を提供することができる。
【００５５】
（４）リフロー処理条件
また、第１〜第３の実装方法を実施するにあたり、リフロー処理条件としては特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、５秒〜１０分の条件で加熱することが好ましい。
なお、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
【００５６】
（５）他の素子との同時実装
また、第１〜第３の実装方法を実施するにあたり、図１９に示すように、コンデンサを含む他の電気素子３９とともに、バンプ付き半導体素子１１を回路基板１９のパッド１７に対して、同時に実装することが好ましい。
この理由は、コンデンサを含む他の電気素子とともに、バンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができるためである。したがって、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができる。
なお、通常、バンプ付き半導体素子以外の素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５７】
［第３の実施形態］
第３の実施形態は、複数のパッドと、当該パッド間に設けられた配線と、を具備し、パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、配線の延在方向に沿うように配置してある回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してある電気光学装置である。
また、第３の実施形態の変形例として、複数のパッドの平面形状が、非円形または非正方形の場合には、パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してある電気光学装置である。
【００５８】
以下、図２０に示すような電気光学装置を構成する液晶パネル２００を例に採って説明する。
まず、図２１を参照して、図２０に示す液晶パネル２００の概略構造について説明する。図２１は、図２０に示す液晶パネル２００における半導体素子（ＩＣ）およびフレキシブル配線基板（ＦＰＣ）の実装前の状態を模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
【００５９】
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されて構成されている。この透明電極２１６は、配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００６０】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、パッドの全部または一部の平面形状を非円形または非正方形としたパッドおよび配線を含み、当該パッドの縁部と、隣接する配線との距離を１００μｍ以上の値としたことを特徴としている。
したがって、基板張出部２１０Ｔ上のパッドに対して精度良く、かつ広いマージンにより半田材料を塗布することができ、ＢＧＡ等の微細なバンプ付き半導体素子を実装する場合であっても、塗布位置の相違に起因した半導体素子の位置ずれが少ない基板張出部２１０Ｔを提供することができる
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００６１】
［第４の実施形態］
本発明の回路基板、あるいはそれを含む電気光学装置を、電子機器における表示装置として用いた場合の実施形態について具体的に説明する。
【００６２】
（１）電子機器の概要
図２２は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２２中では、液晶パネル１８０を、パネル構造体１８０Ａと、ＢＧＡ等で構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００６３】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００６４】
（２）電子機器
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などが挙げられる。
【００６５】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
【００６６】
【発明の効果】
以上説明したように、本発明の回路基板によれば、パッドの平面形状を所定形状に変形させるか、あるいは、所定形状のパッドと、隣接する配線との距離を所定値以上とすることにより、回路基板上のパッドに対して、広いマージンにより半田材料を塗布することができ、生産効率を向上させることができるとともに、微細なバンプ付き半導体素子を実装する場合であっても、半田材料と、隣接する配線との間で、ショートの発生が少ない回路基板を提供できるようになった。
【００６７】
また、本発明のバンプ付き半導体素子の実装構造によれば、パッドの平面形状を所定形状に変形させるか、あるいは、所定形状のパッドと、隣接する配線との距離を所定値以上とした回路基板を使用することにより、微細なバンプ付き半導体素子を実装する場合であっても、半田材料と、隣接する配線との間で、ショートの発生が少ないばかりか、生産効率に優れたバンプ付き半導体素子の実装構造を提供できるようになった。
【００６８】
さらに、本発明の電気光学装置およびそれを含む電子機器によれば、パッドの平面形状を所定形状に変形させるか、あるいは、所定形状のパッドと、隣接する配線との距離を所定値以上とした回路基板を使用していることにより、半田材料と、隣接する配線との間で、ショートの発生が少ないばかりか、生産効率に優れた電気光学装置およびそれを含む電子機器を提供できるようになった。
【図面の簡単な説明】
【図１】第１の実施形態の回路基板を説明するために供する図である。
【図２】ＢＧＡの構成を説明するために供する断面図である（その１）。
【図３】別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図４】別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図５】ＷＣＳＰの構成を説明するために供する断面図である。
【図６】（ａ）〜（ｂ）は、バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である。
【図７】ＦＰＣを説明するために供する図である。
【図８】（ａ）〜（ｄ）は、それぞれパッドの平面形状を示す図である。
【図９】（ａ）〜（ｃ）は、それぞれパッドの平面形状を示す図である。
【図１０】（ａ）〜（ｂ）は、それぞれパッドの別の平面形状を示す図である。
【図１１】隣接するパッド間の距離を説明するために供する図である。
【図１２】長軸および短軸を有する形状のパッドと、それ以外の形状を有するパッドとが混在した回路基板を説明するために供する図である。
【図１３】パッドと、配線との間に設けられた壁部を説明するために供する図である。
【図１４】第２の実施形態のバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１５】アンダーフィルを説明するために供する図である。
【図１６】（ａ）〜（ｂ）は、回路基板に対して、バンプ付き半導体素子を実装する方法を説明するために供する工程図である（その１）。
【図１７】（ａ）〜（ｂ）は、回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その２）。
【図１８】（ａ）〜（ｂ）は、回路基板に対して、バンプ付き半導体素子を実装する別な方法を説明するために供する工程図である（その３）。
【図１９】バンプ付き半導体素子を他の電気素子とともに回路基板に対して同時実装する方法を説明するために供する図である。
【図２０】本発明に係る第３実施形態の液晶パネルの外観を示す概略斜視図である。
【図２１】第３実施形態のパネル構造を模式的に示す概略断面図である。
【図２２】本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２３】従来の回路基板を説明するために供する図である。
【図２４】従来のＢＧＡの実装方法を説明するために供するフロー図である。
【図２５】従来のＰＣＢ上に設けた凹部を利用したＢＧＡの実装方法を説明するために供する図である。
【図２６】異方性導電膜を利用したバンプ付き半導体素子の実装方法を説明するために供する図である。
【符号の説明】
１１ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１２ 治具
１３ バンプ
１５ 半田材料
１７ パッド
１９ 基板（ＦＰＣ）
３９ バンプ付き半導体素子以外の電気素子
６０、７０、８０ ＢＧＡ、６４ アンダーフィル
９０ ＷＣＳＰ
１１０・１３０ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１１３ バンプ
１４０ ＦＰＣ
２００ 液晶パネル
２１１ 第１の基板
２２１ 第２の基板
２２２ 透明電極
２２７ バンプ付き半導体素子
３６０・３７０ 実装構造
４１１ 配線
４１３ パッド
４１５ 壁部
Claims (15)
- バンプ付き半導体素子を実装するための回路基板において、
当該回路基板には、前記バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッドと、当該パッド間に設けられた配線と、が具備されており、
前記パッドは、長軸および短軸を有しているとともに、当該パッドの長軸を、前記配線の延在方向に沿うように配置してあることを特徴とする回路基板。 - バンプ付き半導体素子を実装するための回路基板において、
当該回路基板には、前記バンプ付き半導体素子のバンプに対して電気的に接続される複数のパッドと、当該パッド間に設けられた配線と、が具備されており、
前記パッドのうち少なくとも一部のパッドの形状が、非円形または非正方形であり、且つ、前記パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とすることを特徴とする回路基板。 - 前記パッドの平面形状を楕円、ひし形、長方形、俵型、半楕円、半ひし形、半俵型、半円または半多角形の少なくとも一つとすることを特徴とする請求項１または２に記載の回路基板。
- 前記パッドのそれぞれの平面形状の一部に直線部および曲線部を設けることを特徴とする請求項１〜３のいずれか一項に記載の回路基板。
- 前記パッドのピッチを０．４〜１．０ｍｍの範囲内の値とすることを特徴とする請求項１〜４のいずれか一項に記載の回路基板。
- 前記パッドの面積を０．０１〜０．５ｍｍ２の範囲内の値とすることを特徴とする請求項１〜５のいずれか一項に記載の回路基板。
- 前記回路基板上のパッド全体における、前記長軸および短軸を有するパッドの存在割合を５０〜９９％の範囲内の値とすることを特徴とする請求項１〜６のいずれか一項に記載の回路基板。
- 前記パッドと、前記配線との間に、壁部を設けることを特徴とする請求項１〜７のいずれか一項に記載の回路基板。
- 前記回路基板がフレキシブル配線基板であって、前記パッドに実装する半導体素子がボール・グリッド・アレイであることを特徴とする請求項１〜８のいずれか一項に記載の回路基板。
- 複数のパッドと、当該パッド間に設けられた配線と、を具備し、前記パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、前記配線の延在方向に沿うように配置してある回路基板に対して、前記パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなることを特徴とするバンプ付き半導体素子の実装構造。
- 複数のパッドと、当該パッド間に設けられた配線と、を具備し、前記パッドのうち少なくとも一部のパッドの形状が非円形または非正方形であるとともに、前記パッドの縁部と、隣接する配線との距離を１００μｍ以上の値とした回路基板に対して、前記パッド上に塗布した半田材料を介して、バンプ付き半導体素子を実装してなることを特徴とするバンプ付き半導体素子の実装構造。
- 前記半田材料の一部を、前記バンプ付き半導体素子のバンプに対して付着させてあることを特徴とする請求項１０または１１に記載のバンプ付き半導体素子の実装構造。
- 前記バンプ付き半導体素子と前記回路基板との間に、以下の特性を有するアンダーフィルが充填されていることを特徴とする請求項１０〜１２のいずれか一項に記載のバンプ付き半導体素子の実装構造。
（１）体積抵抗が１×１０６〜１×１０２０Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜２００ＭＰａの範囲内の値である。
（３）破断伸びが１０〜５００％の範囲内の値である。 - 複数のパッドと、当該パッド間に設けられた配線と、を具備し、前記パッドが長軸および短軸を有しているとともに、当該パッドの長軸を、前記配線の延在方向に沿うように配置してある回路基板に対して、バンプ付き半導体素子として、駆動素子または電源素子が実装してあることを特徴とする電気光学装置。
- 請求項１４に記載された電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298979A JP2004134647A (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298979A JP2004134647A (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134647A true JP2004134647A (ja) | 2004-04-30 |
Family
ID=32288247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002298979A Withdrawn JP2004134647A (ja) | 2002-10-11 | 2002-10-11 | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004134647A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196615A (ja) * | 2005-01-12 | 2006-07-27 | Sumitomo Metal Electronics Devices Inc | 半導体素子搭載用基板 |
| JP2007189044A (ja) * | 2006-01-13 | 2007-07-26 | Nec Electronics Corp | 基板および半導体装置 |
| JP2009060000A (ja) * | 2007-09-03 | 2009-03-19 | Casio Comput Co Ltd | 半導体装置 |
| CN112004315A (zh) * | 2020-08-21 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种pcb板及其适用于bga芯片的异形焊盘结构 |
-
2002
- 2002-10-11 JP JP2002298979A patent/JP2004134647A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196615A (ja) * | 2005-01-12 | 2006-07-27 | Sumitomo Metal Electronics Devices Inc | 半導体素子搭載用基板 |
| JP4523425B2 (ja) * | 2005-01-12 | 2010-08-11 | 株式会社住友金属エレクトロデバイス | 半導体素子搭載用基板 |
| JP2007189044A (ja) * | 2006-01-13 | 2007-07-26 | Nec Electronics Corp | 基板および半導体装置 |
| JP4719009B2 (ja) * | 2006-01-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 基板および半導体装置 |
| JP2009060000A (ja) * | 2007-09-03 | 2009-03-19 | Casio Comput Co Ltd | 半導体装置 |
| CN112004315A (zh) * | 2020-08-21 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种pcb板及其适用于bga芯片的异形焊盘结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780996B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 | |
| KR100598276B1 (ko) | 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 | |
| US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| US10903127B2 (en) | Film for a package substrate | |
| US11508651B2 (en) | Chip-on-film packages and display apparatuses including the same | |
| KR100257028B1 (ko) | 구동 회로 접속 구조 및 그 접속 구조를 포함하는 디스플레이 장치 | |
| KR100278479B1 (ko) | 엑스레이 디텍터 및 그 제조방법_ | |
| KR20090080429A (ko) | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 | |
| JPH09260579A (ja) | フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造 | |
| JP4518025B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP4270210B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP2004134647A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| US20090315029A1 (en) | Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same | |
| JP2004134645A (ja) | バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JPH05173166A (ja) | 液晶表示装置 | |
| JP4484750B2 (ja) | 配線基板およびそれを備えた電子回路素子ならびに表示装置 | |
| JP2004134646A (ja) | バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| JPH05297400A (ja) | 液晶表示装置 | |
| JP2005259727A (ja) | チップキャリアフィルム及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |