JP2004134646A - バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 - Google Patents
バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 Download PDFInfo
- Publication number
- JP2004134646A JP2004134646A JP2002298978A JP2002298978A JP2004134646A JP 2004134646 A JP2004134646 A JP 2004134646A JP 2002298978 A JP2002298978 A JP 2002298978A JP 2002298978 A JP2002298978 A JP 2002298978A JP 2004134646 A JP2004134646 A JP 2004134646A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- light
- bumps
- substrate
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】光誤動作が少ないバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器を提供する。
【解決手段】基板上にバンプ付き半導体素子が実装されてなるバンプ付き半導体素子の実装構造およびバンプ付き半導体素子の実装方法等において、基板と、バンプ付き半導体素子との間に、遮光性を有する材料を充填するか、あるいは、遮光性を有する材料または非遮光性の材料を充填するとともに、バンプ付き半導体素子の周囲を遮光性を有する材料にて被覆する。
【選択図】 図１
【解決手段】基板上にバンプ付き半導体素子が実装されてなるバンプ付き半導体素子の実装構造およびバンプ付き半導体素子の実装方法等において、基板と、バンプ付き半導体素子との間に、遮光性を有する材料を充填するか、あるいは、遮光性を有する材料または非遮光性の材料を充填するとともに、バンプ付き半導体素子の周囲を遮光性を有する材料にて被覆する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器に関する。
特に、ボール・グリッド・アレイ（以下、ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）等の微細なバンプ付き半導体素子を、フレキシブル配線基板（以下、ＦＰＣ）等の変形しやすい基板に対して、リフロー処理によって実装した場合であっても、光誤動作を生じることが少ないバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低いという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、ＣＳＰを用いた実装方法が提案されたり、実施されたりしている。例えば、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良が生じないように実施する実装方法がある。より具体的には、図２３にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ（ピッチが０．８ｍｍ以下のチップサイズパッケージ（ＣＳＰ）を含む。）等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０である。
そして、アンダーフィルとして、例えば、透明なエポキシ系樹脂を、半導体素子と、基板との間に充填するという方法が採られている。
【０００４】
また、温度サイクルによるクラックが半導体素子におけるバンプに発生することを防止するために、接着剤を併用した半導体素子の接続構造がある。
より具体的には、図２４に示すように、バンプ３４７を介して互いに接合されるＢＧＡ３４１と、基板（図示せず）との間であって、バンプ以外の所定領域にフィルム状接着剤層３４５が形成してある半導体素子の接続構造３４０である。
【０００５】
また、上面部から侵入してくる光を原因とする半導体素子の光誤動作を防止可能な半導体素子の実装方法がある（例えば、特許文献１参照）。
より具体的には、図２５に示すように、圧着装置を用い、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、以下、ＡＣＦ）３６６を介して、半導体素子３６５を基板３６７に熱圧着する際に、半導体素子３６５と圧着装置の加熱ヘッド３５２との間に、遮光材料３６３を挟みこみ、半導体素子３６５の上面部に遮光膜３６３を、熱圧着と同時に形成することを特徴とする半導体素子の実装方法である。
【０００６】
さらに、図２６（ａ）〜（ｃ）に示すように、異方性導電膜であるＡＣＦ３４９による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ３４７間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
また、ＡＣＦ３４９による実装方法によると、バンプ付き半導体素子（ＣＳＰ）３４６と、基板３４３との間に、ＡＣＦ３４９としての接着剤が存在するため、アンダーフィルの充填工程を省略できるという利点を得ることができる。
【０００７】
【特許文献１】
特開平１１−２４２４４５号 （第３−４頁、図６）
【０００８】
【発明が解決しようとする課題】
しかしながら、図２３に示した実装方法は、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。
また、クリーム半田を、ＰＣＢの微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。
さらに、図２４に示した実装方法では、アンダーフィルとして、透明なエポキシ系樹脂等を用いているため、外部から侵入してくる光に起因して光誤動作が生じ易いという問題が見られた。
【０００９】
また、図２５に示した実装構造では、半導体素子のバンプと、フィルム状接着剤層との間の熱膨張率の差が大きいために、バンプとパッドの間で、接続抵抗が不安定になったり、あるいは導通不良が発生したりするという問題が見られた。さらに、フィルム状接着剤層は、半導体素子の位置合わせが容易になるように、透明性を有することが不可欠であって、そのため、フィルム状接着剤層を使用した実装構造では、外部から侵入してくる光に起因して光誤動作が生じ易いという問題が見られた。
【００１０】
また、図２６に示した実装方法は、上面部から侵入してくる光を原因とする半導体素子の光誤動作防止には有効であるものの、半導体素子の側方や基板を通して侵入してくる光を原因とする半導体素子の光誤動作については、有効に防止することはできなかった。
また、図２６に示した実装方法では、半導体素子の実装にコストが高いＡＣＦを使用しなければならず、実装コストが高くなるという問題が見られた。
さらに、ＡＣＦを用いた実装方法は、他の電気素子との同時実装が困難であるという問題が見られた。
すなわち、熱圧着して実装するＡＣＦと、半田リフロー処理により実装する他の電気素子とは、異なる実装プロセスの順序を考慮しつつ、別個に実施しなければならなかった。
【００１１】
そこで、上記問題点を鋭意検討した結果、アンダーフィルとして、特定の隠蔽性材料を使用することにより、半導体素子の側方や基板を通して侵入してくる光を原因とする半導体素子の光誤動作を有効に防止できることを見出した。
すなわち、本発明は、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対してリフロー実装した場合であっても、光誤動作が少ないバンプ付き半導体素子の実装方法等を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明によれば、基板上にバンプ付き半導体素子が実装されてなるバンプ付き半導体素子の実装構造において、基板とバンプ付き半導体素子との間に、遮光性を有する材料を充填することを特徴とするバンプ付き半導体素子の実装構造が提供され、上述した問題点を解決することができる。
すなわち、このように構成することにより、半導体素子の側方や基板を通して侵入してくる光があったとしても、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００１３】
また、本発明の別の態様によれば、基板上に、バンプ付き半導体素子が実装されなるバンプ付き半導体素子の実装構造において、基板と、バンプ付き半導体素子との間に充填された材料と、バンプ付き半導体素子の周囲を覆うように設けられた遮光性を有する材料と、を具備することを特徴とするバンプ付き半導体素子の実装構造が提供され、上述した問題点を解決することができる。
すなわち、基板と、バンプ付き半導体素子との間に、遮光性を有する材料あるいは、非遮光性の材料を充填するとともに、バンプ付き半導体素子の周囲を遮光性を有する材料で覆うことにより、半導体素子の側方や基板を通して侵入してくる光があったとしても、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００１４】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、遮光性を有する材料が、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、を含むことが好ましい。
このように構成することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができるとともに、機械的特性や耐熱性に優れた半導体素子の実装構造を得ることができる。
【００１５】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、遮光性を有する材料の体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることが好ましい。
このように構成することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができるとともに、電気絶縁性に優れた半導体素子の実装構造を得ることができる。
【００１６】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、硬化性樹脂に含まれる低分子量物の含有量を１０、０００ｐｐｍ以下の値とすることが好ましい。
このように構成することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができるとともに、電気絶縁性に優れ、かつ、腐蝕が少ない半導体素子の実装構造を得ることができる。
【００１７】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、基板が、フレキシブル配線基板（ＦＰＣ）であって、バンプ付き半導体素子が、ボール・グリッド・アレイ（ＢＧＡ）であることが好ましい。
このように構成することにより、半導体素子における配線のファインピッチ化や多ピン化に対応できるとともに、全体として、小型化や薄型化に対応した実装構造を提供することができる。
【００１８】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、基板の一部に遮光部材が積層してあることが好ましい。
このように構成することにより、基板側からの光の入射を効果的に防止して、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００１９】
また、本発明の別の態様によれば、下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子の実装方法が提供され、上述した問題点を解決することができる。
（Ａ）基板上に、リフロー処理によってバンプ付き半導体素子を実装する工程
（Ｂ）基板とバンプ付き半導体素子との間に、遮光性を有する材料を充填する工程
すなわち、このように実施することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００２０】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ｂ）において、遮光性を有する材料を充填するとともに、バンプ付き半導体素子の周囲を、遮光性を有する材料で同時に被覆することが好ましい。
このように実施することにより、バンプ付き半導体素子のバンプが付着している面とは反対側の面からの光の侵入を防止することができ、さらに光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００２１】
また、本発明の別の態様によれば、下記工程（Ａ）、（Ｂ´）および（Ｃ）を含むことを特徴とするバンプ付き半導体素子の実装方法が提供され、上述した問題点を解決することができる。
（Ａ）基板上に、リフロー処理によって、バンプ付き半導体素子を実装する工程（Ｂ´）基板とバンプ付き半導体素子との間に材料を充填する工程
（Ｃ）バンプ付き半導体素子の周囲を遮光性を有する材料にて被覆する工程
すなわち、このように実施することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００２２】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、基板またはバンプ付き半導体素子のバンプに対して、半田材料を積層することが好ましい。
このように実施することにより、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、ＦＰＣ等の変形しやすい基板に対して、微細なバンプ付き半導体素子をリフロー実装した場合であっても、半導体素子の位置ずれが少なくなり、実装不良の発生を少なくすることができる。
【００２３】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、遮光性を有する材料が、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、を含み、当該遮光性を有する材料の粘度を０．０５〜１００Ｐａ・ｓｅｃの範囲内の値とすることが好ましい。
このように実施することにより、半導体素子と、基板との間の狭いスペースに対して、遮光性を有する材料を容易に充填することができるとともに、遮光性を有する材料の取扱いを容易にすることができる。
【００２４】
また、本発明の別の態様によれば、駆動素子または電源素子として、基板に対して、バンプ付き半導体素子がリフロー実装されたバンプ付き半導体素子であって、当該基板と、バンプ付き半導体素子との間に、遮光性を有する材料が充填してあるバンプ付き半導体素子を含むことを特徴とする電気光学装置が提供され、上述した問題点を解決することができる。
すなわち、このように構成することにより、環境安定性に優れ、光誤動作が少ないバンプ付き半導体素子を実装した電気光学装置を得ることができる。
【００２５】
また、本発明の別の態様によれば、駆動素子または電源素子として、基板に対して、バンプ付き半導体素子がリフロー実装されたバンプ付き半導体素子であって、当該基板とバンプ付き半導体素子との間に材料が充填してあるとともに、周囲を遮光性を有する材料にて被覆してなるバンプ付き半導体素子を含むことを特徴とする電気光学装置が提供され、上述した問題点を解決することができる。
すなわち、このように構成することにより、環境安定性に優れ、光誤動作が少ないバンプ付き半導体素子を実装した電気光学装置を得ることができる。
【００２６】
また、本発明の別の態様によれば、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器が提供され、上述した問題点を解決することができる。
すなわち、かかる電子機器によれば、環境安定性に優れ、光誤動作が少ない動作を提供することができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して、本発明のバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びバンプ付き半導体素子の実装構造を用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００２８】
［第１実施形態］
第１実施形態は、図１に例示するように、基板１９に対して、バンプ付き半導体素子１１をリフロー実装してなるバンプ付き半導体素子の実装構造１０であって、基板１９と、バンプ付き半導体素子１１との間（スペース）に、遮光性を有する材料１６が充填してあることを特徴とするバンプ付き半導体素子の実装構造１０である。
【００２９】
１．バンプ付き半導体素子
（１）種類
本発明におけるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図２〜図４に示すようなＢＧＡ６０、７０、８０や、図５に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。
ここで、図２に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
【００３０】
また、図３は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図４は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって得られるＢＧＡ８０を示している。
【００３１】
一方、ＷＣＳＰは、図５に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜０．５ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００３２】
（２）バンプ
また、バンプ付き半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図６（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、図６（ｂ）に示すように、バンプ付き半導体素子１１０を基板１１９のパッド１１７上に位置合わせして搭載した場合に、パッド１１７の周囲に均一に流動させて、バンプ付き半導体素子１１０のバンプ１１３と、パッド１１７とを強固に固定することができるためである。
【００３３】
また、図７（ａ）に示すように、バンプ１１３の先端部の表面に微細な凹凸１２７を設けることが好ましい。
この理由は、図７（ｂ）に示すように、先端部の表面に設けた微細な凹凸１２７によって、バンプ付き半導体素子１２０を基板１１９のパッド１１７上に位置合わせのために移動する際に、半田材料１２３が落下するのを有効に防止することができるためである。
【００３４】
また、図８（ａ）に示すように、バンプ１１３の先端部の表面に窪み１３５を設けることが好ましい。
この理由は、図８（ｂ）に示すように、先端部の窪み１３５に半田材料１３７が一部入り込むことができるため、半田材料１３７を容易に付着させることができるとともに、バンプ付き半導体素子１３０を基板のパッド上に位置合わせのために移動する際に、バンプ１１３から半田材料１３７が落下するのを有効に防止することができるためである。
また、このように構成することにより、図８（ｃ）に示すように、バンプ付き半導体素子１３０のバンプ１１３と、パッド１１７との間に、窪み１３５を介して確実に半田材料１３７が存在し、これらの部材を強固に固定することができるためである。
【００３５】
２．基板
基板の種類は特に制限されるものではないが、例えば、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等からなるフレキシブル基材を含むＦＰＣを使用することが好ましい。
すなわち、図９に示すように、フレキシブル基材１４１上に、複数のパッド１４７を備えるとともに、両端にスプロケットを備えたＦＰＣ１４０を使用することにより、連続的にバンプ付き半導体素子を実装することができるためである。
【００３６】
３．アンダーフィル（遮光性を有する材料）
（１）種類
図１に示すように、基板１９と、バンプ付き半導体素子１１との間（スペース）に充填するアンダーフィル（遮光性を有する材料１６）の種類に関して、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、からなる組み合わせが好ましい。
この理由は、このような組み合わせを使用することにより、遮光性を有する材料の選択の幅を広げることができるとともに、アンダーフィルとしての特性を満足しやすくすることができるためである。
なお、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
【００３７】
また、遮光性を有する材料における硬化性樹脂がシリコーン樹脂であり、遮光物質がカーボン粒子であることが好ましい。
この理由は、このような硬化性樹脂と遮光物質との組み合わせを採用することにより、アンダーフィルとしての特性を満足しやすくなるばかりか、優れた遮光性を得ることができるためである。また、シリコーン樹脂は、熱または光によって硬化することができるばかりか、自己縮合して、硬化を進めることができるため、硬化条件を適宜調整することができる。さらに、遮光物質がカーボン粒子であれば、少量で優れた遮光効果が得られるとともに、シリコーン樹脂中に比較的容易に分散させることができるためである。
なお、カーボン粒子を添加する場合、遮光性を有する材料の全体量を１００重量％としたときに、カーボン粒子の添加量を０．１〜１０重量％の範囲内の値とすることが好ましい。
この理由は、かかる添加量が０．１重量％未満の値になると、添加効果が発現しない場合があるためである。一方、かかる添加量が３０重量％を超えると、遮光性を有する材料の電気絶縁性が著しく低下したり、遮光性を有する材料の硬化性や機械的強度が不十分となったりする場合があるためである。
したがって、カーボン粒子の添加量を、遮光性を有する材料の全体量を１００重量％としたときに、０．５〜８重量％の範囲内の値とすることがより好ましく、１〜５重量％の範囲内の値とすることがさらに好ましい。
【００３８】
（２）紫外線吸収剤および蛍光増白剤
また、図１０に示すように、遮光性を有する材料１６中に、紫外線吸収剤および蛍光増白剤、あるいはいずれか一方の化合物２２を添加することが好ましい。この理由は、このような化合物を添加することにより、外部から光が侵入した場合であっても、紫外線吸収剤が効果的に光を吸収したり、あるいは蛍光増白剤が、外部から侵入した光の波長を、光誤動作が生じないような波長の光に変換したりすることができるためである。
ここで、好ましい紫外線吸収剤として、ｐ−ターシャリーブチルフェニルサリシレート等のサリシレート系化合物、２−ヒドロキシベンゾフェノン等のベンゾフェノン系化合物、２−（２−ヒドロキシ−５−メチルフェニル）ベンゾトリアゾール等のベンゾトリアゾール系化合物、トリアジン系化合物、シアノアクリレート系化合物、インドール系化合物等の一種単独または二種以上の組み合わせを挙げることができる。
また、好ましい蛍光増白剤としては、チオフェン系化合物が代表的に挙げられるが、より具体的には、２，５−ビス（５´−ターシャリーブチルベンゾオキサゾリル）チオフェン、２，５−ビス（５´−ブチルベンゾオキサゾリル）チオフェン、２，５−ビス（５´−エチルベンゾオキサゾリル）チオフェン、２，５−ビス（５´−メチルベンゾオキサゾリル）チオフェン等の一種単独または二種以上の組み合わせを挙げることができる。
【００３９】
また、紫外線吸収剤や蛍光増白剤の添加量を、遮光性を有する材料の全体量を１００重量％としたときに、０．０１〜１０重量％の範囲内の値とすることが好ましい。
この理由は、かかる添加量が０．０１重量％未満の値になると、添加効果が発現しない場合があるためである。一方、かかる添加量が１０重量％を超えると、遮光性を有する材料の硬化性、特に光硬化性が著しく低下したり、遮光性を有する材料の機械的強度や体積抵抗が不十分となったりする場合があるためである。
したがって、紫外線吸収剤や蛍光増白剤の添加量を、遮光性を有する材料の全体量を１００重量％としたときに、０．０５〜５重量％の範囲内の値とすることがより好ましく、０．１〜３重量％の範囲内の値とすることがさらに好ましい。
【００４０】
（３）体積抵抗
また、遮光性を有する材料の体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることが好ましい。
この理由は、かかる遮光性を有する材料の体積抵抗が１×１０６Ω・ｃｍ未満の値になると、隣接するバンプ間の電気絶縁性が不十分となる場合があるためであり、一方、かかる遮光性を有する材料の体積抵抗が１×１０２０Ω・ｃｍを超えると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限される場合があるためである。
したがって、遮光性を有する材料の体積抵抗を１×１０８〜１×１０１８Ω・ｃｍの範囲内の値とすることがより好ましく、１×１０１０〜１×１０１６Ω・ｃｍの範囲内の値とすることがさらに好ましい。
【００４１】
（４）低分子量物の含有量
また、硬化性樹脂に含まれる低分子量物の含有量を１０、０００ｐｐｍ以下の値とすることが好ましい。
この理由は、かかる低分子量物の含有量が１０、０００ｐｐｍを超えると、隣接するバンプ間の電気絶縁性が不十分となったり、腐蝕が顕著になったり、あるいは、遮光性を有する材料の耐熱性や機械的特性が不十分となったりする場合があるためである。
ただし、かかる低分子量物の含有量が過度に少なくなると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限されたり、精製に過度に時間がかかったりする場合がある。
したがって、硬化性樹脂に含まれる低分子量物の含有量を０．１〜５、０００ｐｐｍの範囲内の値とすることがより好ましく、１〜１、０００ｐｐｍの範囲内の値とすることがさらに好ましい。
【００４２】
（５）引張強さ
また、遮光性を有する材料の引張強さを１〜２００ＭＰａの範囲内の値とすることが好ましい。
この理由は、かかる遮光性を有する材料の引張強さが０．１ＭＰａ未満の値になると、遮光性を有する材料の機械的強度が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかる遮光性を有する材料の引張強さが１０ＭＰａを超えると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限されたり、応力歪みが過度に発生して、バンプ付き半導体素子の実装構造における抵抗安定性が低下したりする場合があるためである。
したがって、遮光性を有する材料の引張強さを５〜１００ＭＰａの範囲内の値とすることがより好ましく、１０〜５０ＭＰａの範囲内の値とすることがさらに好ましい。
【００４３】
（６）破断伸び
また、遮光性を有する材料の破断伸びを１０〜５００％の範囲内の値とすることが好ましい。
この理由は、かかる遮光性を有する材料の破断伸びが１０％未満の値になると、遮光性を有する材料の柔軟性が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかる遮光性を有する材料の破断伸びが５００％を超えると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限されたり、遮光性を有する材料の機械的強度が低下したりする場合があるためである。
したがって、遮光性を有する材料の破断伸びを３０〜３００％の範囲内の値とすることがより好ましく、５０〜２００％の範囲内の値とすることがさらに好ましい。
【００４４】
４．被覆
また、バンプ付き半導体素子の周囲を、遮光性を有する材料で被覆することが好ましい。
この理由は、バンプ付き半導体素子の、バンプが付着している側からだけでなく、反対側の面からの光の侵入を防止することができるためである。したがって、あらゆる方向からの光の侵入を防止することができ、光誤動作を効率的に防止することができる。
【００４５】
５．封止剤
また、図１１に示すように、バンプ付き半導体素子１１を基板１９に対してリフロー実装した後、アンダーフィル１６を充填し、さらにその後、バンプ付き半導体素子１１の周囲を封止剤３４により封止することが好ましい。
かかる封止剤として、例えば、エポキシ樹脂やポリエステル樹脂、あるいはアクリル樹脂等の有機材料を用いて封止することにより、優れた防湿効果や耐熱効果を発揮させることができる。
【００４６】
［第２実施形態］
第２実施形態は、図１２に示すように、基板１９に対して、バンプ付き半導体素子１１をリフロー実装してなるバンプ付き半導体素子の実装構造３１であって、基板１９と、バンプ付き半導体素子１１との間に、遮光性を有する材料または非遮光性の材料１６が充填してあるとともに、周囲を遮光性を有する材料３５にて被覆してなるバンプ付き半導体素子の実装構造３１である。
なお、以下の説明において、第１実施形態と同様の内容については、適宜省略するものとし、構成上、異なる点を中心に説明する。
【００４７】
１．バンプ付き半導体素子
第１実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４８】
２．基板
第１実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４９】
３．アンダーフィル
アンダーフィルの材料としては、遮光性を有する材料、あるいは、遮光性を有しない材料、どちらでも用いることができる。
遮光性を有する材料を用いる場合には、第１実施形態において説明したのと同様の遮光性を有する材料を用いることができる。
一方、非遮光性の材料を用いる場合には、第１の実施形態において説明した遮光性を有する材料と同様に、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
ただし、後述する封止剤と優れた密着性が得られることから、封止剤と同種の熱硬化性樹脂または光硬化性樹脂を使用することが好ましい。
なお、非遮光性の材料に関する好ましい体積抵抗、好ましい低分子量物の含有量、好ましい引張強さ、および好ましい伸びについては、第１実施形態とそれぞれ同様の内容とすることができる。
【００５０】
４．封止剤
また、図１２に示すように、封止剤３５の全部または一部を遮光性を有する材料から構成することが好ましい。この理由は、このように構成することにより、実装構造３１の周囲から浸入してくる光を効果的に遮光することができるためである。
その場合、封止剤３５として、第１実施形態において説明したのと同様の遮光性を有する材料を用いることができる。
また、図１３に示すように、封止剤の内側部分３５については、従来通り、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂等を用い、その外側部分３６のみに第１実施形態において説明したのと同様の遮光性を有する材料を用いることも好ましい。
この理由は、このように多層（二層）構造とすることにより、外部からの光に対する遮光性と、防湿性や機械的強度向上等の封止剤本来の特性とのバランスをより良好なものとすることができるためである。
【００５１】
［第３実施形態］
第３実施形態は、図１４および図１５に例示するように、下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子１１の基板１９に対する実装方法である。
（Ａ）基板１９の表面に設けてあるパッド１７上に、リフロー処理によって、バンプ付き半導体素子１１を実装する工程（以下、実装工程と称する場合がある。）
（Ｂ）基板１９と、バンプ付き半導体素子１１との間に、遮光性を有する材料１６を充填する工程（以下、充填工程と称する場合がある。）
なお、図１４は、基板１９の表面に設けてあるパッド１７上に、半田材料１５を塗布する例であり、図１５は、バンプ付き半導体素子１１のバンプ１３に対して半田材料１５を塗布する例である。
そして、図１４（ａ）〜（ｂ）、および図１５（ａ）〜（ｂ）に示す態様が、工程（Ａ）に実質的に対応しており、図１４（ｃ）および図１５（ｃ）に示す態様が、工程（Ｂ）に実質的に対応している。
【００５２】
１．工程（Ａ）
（１）リフロー処理条件
リフロー処理条件は、特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、５秒〜１０分の条件で加熱することが好ましい。
また、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
なお、基板に対してバンプ付き半導体素子を実装するに際して、クリ−ム半田やフラックス等の半田材料を、基板側および半導体素子側、あるいはいずれか一方に塗布することが好ましい。
半田材料を、基板側に塗布することにより、スクリ−ン印刷装置等の従来の印刷装置がそのまま使用できるという利点が得られる一方、半導体素子側に塗布することにより、半田材料の印刷ずれという問題を低下することができる。
【００５３】
（２）他の素子との同時リフロー
また、図１６に例示するように、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、コンデンサ等を含む他の電気素子３９とともに、バンプ付き半導体素子１１を同時に実装することが好ましい。
この理由は、コンデンサを含む他の電気素子とともに、半田材料が付着したバンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができ、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができるためである。
なお、通常、バンプ付き半導体素子以外の電気素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５４】
２．工程（Ｂ）
遮光性を有する材料を充填する方法は特に制限されるものではないが、例えば、図１７に示すように、シリンジ（注射器）等の先端が微細化された圧入器を用いる方法を採用することが好ましい。
また、基板とバンプ付き半導体素子との間に遮光性を有する材料を充填する際、同時に、バンプ付き半導体素子の周囲を、遮光性を有する材料で被覆することが好ましい。
【００５５】
［第４実施形態］
第４実施形態は、下記工程（Ａ）、（Ｂ´）および（Ｃ）を含むことを特徴とするバンプ付き半導体素子の実装方法である。
（Ａ）基板表面に、リフロー処理によって、バンプ付き半導体素子を実装する工程（以下、実装工程と称する場合がある。）
（Ｂ´）基板と、バンプ付き半導体素子との間に、遮光性を有する材料または非遮光性の材料を充填する工程（以下、充填工程と称する場合がある。）
（Ｃ）周囲を遮光性を有する材料にて被覆する工程（以下、被覆工程と称する場合がある。）
【００５６】
１．工程（Ａ）
第３実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００５７】
２．工程（Ｂ´）
第３実施形態と実質的に同様の内容とすることができるため、ここでの説明は省略する。
なお、非遮光性の材料を充填する場合であっても、遮光性を有する材料を充填する場合と同様に実施することができる。
【００５８】
３．工程（Ｃ）
また、遮光性を有する材料にて被覆する方法は特に制限されるものではないが、例えば、図１８に示すように、遮光性を有する材料２２をノズル２１から噴出させて被覆する方法や、図１９に示すように、刷毛等の塗布手段２３を用いて被覆する方法を採用することが好ましい。
【００５９】
［第５実施形態］
第５実施形態は、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子を含む電気光学装置である。
以下、図２０に示す電気光学装置を構成する液晶パネルを例に採って説明する。
【００６０】
１．構成
まず、図２１を参照して、図２０に示す液晶パネル２００の概略構造について説明する。図２１は、図２０に示す液晶パネル２００におけるバンプ付き半導体素子２２７の基板張出部２１０Ｔへの実装状態を断面方向から模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されたものである。この透明電極２１６は上述したように配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００６１】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）、または（Ａ）〜（Ｃ）により実装されたバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）を含むことを特徴としている。
（Ａ）基板１９の表面に設けてあるパッド１７上に、リフロー処理によって、バンプ付き半導体素子１１を実装する工程
（Ｂ）基板１９と、バンプ付き半導体素子１１との間に、遮光性を有する材料１６を充填する工程
【００６２】
（Ａ）基板１９の表面に設けてあるパッド１７上に、リフロー処理によって、バンプ付き半導体素子１１を実装する工程
（Ｂ´）基板と、バンプ付き半導体素子との間に、遮光性を有する材料または非遮光性の材料を充填する工程
（Ｃ）周囲を遮光性を有する材料にて被覆する工程（以下、被覆工程と称する場合がある。）
【００６３】
したがって、基板と、バンプ付き半導体素子との間に、遮光性を有する材料を充填するか、あるいは、遮光性を有する材料または非遮光性の材料を充填するとともに、周囲を遮光性を有する材料にて被覆することにより、光誤動作が少ないバンプ付き半導体素子の実装構造及びそれを用いた電気光学装置を効率的に提供することができる。
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００６４】
［第６実施形態］
第６実施形態として、本発明のバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）の実装構造を含む電気光学装置を、電子機器における表示装置として用いた場合について具体的に説明する。
なお、かかるバンプ付き半導体素子の電気光学装置および電子機器によれば、光誤動作が少なくなるとともに、あらゆる環境下において電気光学装置および電子機器の誤動作を少なくすることができるようになった。
【００６５】
（１）電子機器の概要
図２２は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２２中では、液晶パネル１８０を、パネル構造体１８０Ａと、半導体素子等で構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００６６】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００６７】
（２）電子機器
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などが挙げられる。
【００６８】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
また、上記実施形態の液晶パネルは所謂ＣＯＧタイプの構造を有しているが、ＩＣチップを直接実装する構造ではない液晶パネル、例えば液晶パネルにフレキシブル配線基板やＴＡＢ基板を接続するように構成されたものであっても構わない。
【００６９】
【発明の効果】
以上説明したように、基板と、バンプ付き半導体素子との間に、遮光性を有する材料を充填するか、あるいは、遮光性を有する材料または非遮光性の材料を充填するとともに、周囲を遮光性を有する材料にて被覆することにより、光誤動作が少ないバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器を提供することができるようになった。
【図面の簡単な説明】
【図１】バンプ付き半導体素子の基板に対する第１実施形態の実装構造を説明するために供する図である。
【図２】ＢＧＡの構成を説明するために供する断面図である（その１）。
【図３】別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図４】別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図５】ＷＣＳＰの構成を説明するために供する断面図である。
【図６】バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である（その１）。
【図７】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その２）。
【図８】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その３）。
【図９】ＦＰＣを説明するために供する図である。
【図１０】紫外線吸収剤および蛍光増白剤を含む遮光性を有する材料を充填したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１１】封止剤を被覆したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１２】遮光性を有する材料を用いて側方を被覆したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１３】遮光性を有する材料を用いて周囲を被覆したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１４】バンプ付き半導体素子の実装方法を説明するために供する図である（その１）。
【図１５】バンプ付き半導体素子の別な実装方法を説明するために供する図である（その２）。
【図１６】バンプ付き半導体素子と、別の電気素子とを同時実装する方法を説明するために供する図である。
【図１７】遮光性を有する材料の充填方法を説明するために供する図である。
【図１８】遮光性を有する材料の被覆方法を説明するために供する図である（その１）。
【図１９】遮光性を有する材料の別な被覆方法を説明するために供する図である（その２）。
【図２０】本発明に係る第５実施形態の液晶パネルの外観を示す概略斜視図である。
【図２１】第５実施形態のパネル構造を模式的に示す概略断面図である。
【図２２】本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２３】従来の電子部品の実装方法を示す工程図である（その１）。
【図２４】フィルム状接着剤を用いた従来の半導体素子の実装方法を示す図である。
【図２５】（ａ）〜（ｂ）は、従来の別な半導体素子の実装方法を示す工程図である（その２）。
【図２６】（ａ）〜（ｃ）は、従来の別な半導体素子の実装方法を示す工程図である（その３）。
【符号の説明】
１０ バンプ付き半導体素子の実装構造
１１ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１３ バンプ
１５ 半田材料
１６ 遮光性を有する材料
１７ パッド
１９ 基板（ＦＰＣ）
２１ ノズル
２２ 紫外線吸収剤および蛍光増白剤を含む遮光性を有する材料
２３ 刷毛
３４ 封止剤
３８ シリンジ
３９ バンプ付き半導体素子以外の電気素子
６０・７０・８０ ＢＧＡ
９０ ＷＣＳＰ
１４０ ＦＰＣ
１６０ パーソナルコンピュータ
１７０ 携帯電話
２００ 液晶パネル
２１１ 第１の基板
２２１ 第２の基板
２２２ 透明電極
２２７ バンプ付き半導体素子
【発明の属する技術分野】
本発明は、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器に関する。
特に、ボール・グリッド・アレイ（以下、ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）等の微細なバンプ付き半導体素子を、フレキシブル配線基板（以下、ＦＰＣ）等の変形しやすい基板に対して、リフロー処理によって実装した場合であっても、光誤動作を生じることが少ないバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低いという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、ＣＳＰを用いた実装方法が提案されたり、実施されたりしている。例えば、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良が生じないように実施する実装方法がある。より具体的には、図２３にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ（ピッチが０．８ｍｍ以下のチップサイズパッケージ（ＣＳＰ）を含む。）等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０である。
そして、アンダーフィルとして、例えば、透明なエポキシ系樹脂を、半導体素子と、基板との間に充填するという方法が採られている。
【０００４】
また、温度サイクルによるクラックが半導体素子におけるバンプに発生することを防止するために、接着剤を併用した半導体素子の接続構造がある。
より具体的には、図２４に示すように、バンプ３４７を介して互いに接合されるＢＧＡ３４１と、基板（図示せず）との間であって、バンプ以外の所定領域にフィルム状接着剤層３４５が形成してある半導体素子の接続構造３４０である。
【０００５】
また、上面部から侵入してくる光を原因とする半導体素子の光誤動作を防止可能な半導体素子の実装方法がある（例えば、特許文献１参照）。
より具体的には、図２５に示すように、圧着装置を用い、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、以下、ＡＣＦ）３６６を介して、半導体素子３６５を基板３６７に熱圧着する際に、半導体素子３６５と圧着装置の加熱ヘッド３５２との間に、遮光材料３６３を挟みこみ、半導体素子３６５の上面部に遮光膜３６３を、熱圧着と同時に形成することを特徴とする半導体素子の実装方法である。
【０００６】
さらに、図２６（ａ）〜（ｃ）に示すように、異方性導電膜であるＡＣＦ３４９による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ３４７間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
また、ＡＣＦ３４９による実装方法によると、バンプ付き半導体素子（ＣＳＰ）３４６と、基板３４３との間に、ＡＣＦ３４９としての接着剤が存在するため、アンダーフィルの充填工程を省略できるという利点を得ることができる。
【０００７】
【特許文献１】
特開平１１−２４２４４５号 （第３−４頁、図６）
【０００８】
【発明が解決しようとする課題】
しかしながら、図２３に示した実装方法は、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。
また、クリーム半田を、ＰＣＢの微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。
さらに、図２４に示した実装方法では、アンダーフィルとして、透明なエポキシ系樹脂等を用いているため、外部から侵入してくる光に起因して光誤動作が生じ易いという問題が見られた。
【０００９】
また、図２５に示した実装構造では、半導体素子のバンプと、フィルム状接着剤層との間の熱膨張率の差が大きいために、バンプとパッドの間で、接続抵抗が不安定になったり、あるいは導通不良が発生したりするという問題が見られた。さらに、フィルム状接着剤層は、半導体素子の位置合わせが容易になるように、透明性を有することが不可欠であって、そのため、フィルム状接着剤層を使用した実装構造では、外部から侵入してくる光に起因して光誤動作が生じ易いという問題が見られた。
【００１０】
また、図２６に示した実装方法は、上面部から侵入してくる光を原因とする半導体素子の光誤動作防止には有効であるものの、半導体素子の側方や基板を通して侵入してくる光を原因とする半導体素子の光誤動作については、有効に防止することはできなかった。
また、図２６に示した実装方法では、半導体素子の実装にコストが高いＡＣＦを使用しなければならず、実装コストが高くなるという問題が見られた。
さらに、ＡＣＦを用いた実装方法は、他の電気素子との同時実装が困難であるという問題が見られた。
すなわち、熱圧着して実装するＡＣＦと、半田リフロー処理により実装する他の電気素子とは、異なる実装プロセスの順序を考慮しつつ、別個に実施しなければならなかった。
【００１１】
そこで、上記問題点を鋭意検討した結果、アンダーフィルとして、特定の隠蔽性材料を使用することにより、半導体素子の側方や基板を通して侵入してくる光を原因とする半導体素子の光誤動作を有効に防止できることを見出した。
すなわち、本発明は、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対してリフロー実装した場合であっても、光誤動作が少ないバンプ付き半導体素子の実装方法等を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明によれば、基板上にバンプ付き半導体素子が実装されてなるバンプ付き半導体素子の実装構造において、基板とバンプ付き半導体素子との間に、遮光性を有する材料を充填することを特徴とするバンプ付き半導体素子の実装構造が提供され、上述した問題点を解決することができる。
すなわち、このように構成することにより、半導体素子の側方や基板を通して侵入してくる光があったとしても、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００１３】
また、本発明の別の態様によれば、基板上に、バンプ付き半導体素子が実装されなるバンプ付き半導体素子の実装構造において、基板と、バンプ付き半導体素子との間に充填された材料と、バンプ付き半導体素子の周囲を覆うように設けられた遮光性を有する材料と、を具備することを特徴とするバンプ付き半導体素子の実装構造が提供され、上述した問題点を解決することができる。
すなわち、基板と、バンプ付き半導体素子との間に、遮光性を有する材料あるいは、非遮光性の材料を充填するとともに、バンプ付き半導体素子の周囲を遮光性を有する材料で覆うことにより、半導体素子の側方や基板を通して侵入してくる光があったとしても、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００１４】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、遮光性を有する材料が、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、を含むことが好ましい。
このように構成することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができるとともに、機械的特性や耐熱性に優れた半導体素子の実装構造を得ることができる。
【００１５】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、遮光性を有する材料の体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることが好ましい。
このように構成することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができるとともに、電気絶縁性に優れた半導体素子の実装構造を得ることができる。
【００１６】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、硬化性樹脂に含まれる低分子量物の含有量を１０、０００ｐｐｍ以下の値とすることが好ましい。
このように構成することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができるとともに、電気絶縁性に優れ、かつ、腐蝕が少ない半導体素子の実装構造を得ることができる。
【００１７】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、基板が、フレキシブル配線基板（ＦＰＣ）であって、バンプ付き半導体素子が、ボール・グリッド・アレイ（ＢＧＡ）であることが好ましい。
このように構成することにより、半導体素子における配線のファインピッチ化や多ピン化に対応できるとともに、全体として、小型化や薄型化に対応した実装構造を提供することができる。
【００１８】
また、本発明のバンプ付き半導体素子の実装構造を構成するにあたり、基板の一部に遮光部材が積層してあることが好ましい。
このように構成することにより、基板側からの光の入射を効果的に防止して、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００１９】
また、本発明の別の態様によれば、下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子の実装方法が提供され、上述した問題点を解決することができる。
（Ａ）基板上に、リフロー処理によってバンプ付き半導体素子を実装する工程
（Ｂ）基板とバンプ付き半導体素子との間に、遮光性を有する材料を充填する工程
すなわち、このように実施することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００２０】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ｂ）において、遮光性を有する材料を充填するとともに、バンプ付き半導体素子の周囲を、遮光性を有する材料で同時に被覆することが好ましい。
このように実施することにより、バンプ付き半導体素子のバンプが付着している面とは反対側の面からの光の侵入を防止することができ、さらに光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００２１】
また、本発明の別の態様によれば、下記工程（Ａ）、（Ｂ´）および（Ｃ）を含むことを特徴とするバンプ付き半導体素子の実装方法が提供され、上述した問題点を解決することができる。
（Ａ）基板上に、リフロー処理によって、バンプ付き半導体素子を実装する工程（Ｂ´）基板とバンプ付き半導体素子との間に材料を充填する工程
（Ｃ）バンプ付き半導体素子の周囲を遮光性を有する材料にて被覆する工程
すなわち、このように実施することにより、光誤動作が少ない半導体素子の実装構造を効率的に得ることができる。
【００２２】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、基板またはバンプ付き半導体素子のバンプに対して、半田材料を積層することが好ましい。
このように実施することにより、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、ＦＰＣ等の変形しやすい基板に対して、微細なバンプ付き半導体素子をリフロー実装した場合であっても、半導体素子の位置ずれが少なくなり、実装不良の発生を少なくすることができる。
【００２３】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、遮光性を有する材料が、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、を含み、当該遮光性を有する材料の粘度を０．０５〜１００Ｐａ・ｓｅｃの範囲内の値とすることが好ましい。
このように実施することにより、半導体素子と、基板との間の狭いスペースに対して、遮光性を有する材料を容易に充填することができるとともに、遮光性を有する材料の取扱いを容易にすることができる。
【００２４】
また、本発明の別の態様によれば、駆動素子または電源素子として、基板に対して、バンプ付き半導体素子がリフロー実装されたバンプ付き半導体素子であって、当該基板と、バンプ付き半導体素子との間に、遮光性を有する材料が充填してあるバンプ付き半導体素子を含むことを特徴とする電気光学装置が提供され、上述した問題点を解決することができる。
すなわち、このように構成することにより、環境安定性に優れ、光誤動作が少ないバンプ付き半導体素子を実装した電気光学装置を得ることができる。
【００２５】
また、本発明の別の態様によれば、駆動素子または電源素子として、基板に対して、バンプ付き半導体素子がリフロー実装されたバンプ付き半導体素子であって、当該基板とバンプ付き半導体素子との間に材料が充填してあるとともに、周囲を遮光性を有する材料にて被覆してなるバンプ付き半導体素子を含むことを特徴とする電気光学装置が提供され、上述した問題点を解決することができる。
すなわち、このように構成することにより、環境安定性に優れ、光誤動作が少ないバンプ付き半導体素子を実装した電気光学装置を得ることができる。
【００２６】
また、本発明の別の態様によれば、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器が提供され、上述した問題点を解決することができる。
すなわち、かかる電子機器によれば、環境安定性に優れ、光誤動作が少ない動作を提供することができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して、本発明のバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びバンプ付き半導体素子の実装構造を用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００２８】
［第１実施形態］
第１実施形態は、図１に例示するように、基板１９に対して、バンプ付き半導体素子１１をリフロー実装してなるバンプ付き半導体素子の実装構造１０であって、基板１９と、バンプ付き半導体素子１１との間（スペース）に、遮光性を有する材料１６が充填してあることを特徴とするバンプ付き半導体素子の実装構造１０である。
【００２９】
１．バンプ付き半導体素子
（１）種類
本発明におけるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図２〜図４に示すようなＢＧＡ６０、７０、８０や、図５に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。
ここで、図２に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
【００３０】
また、図３は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図４は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によって得られるＢＧＡ８０を示している。
【００３１】
一方、ＷＣＳＰは、図５に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜０．５ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００３２】
（２）バンプ
また、バンプ付き半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図６（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、図６（ｂ）に示すように、バンプ付き半導体素子１１０を基板１１９のパッド１１７上に位置合わせして搭載した場合に、パッド１１７の周囲に均一に流動させて、バンプ付き半導体素子１１０のバンプ１１３と、パッド１１７とを強固に固定することができるためである。
【００３３】
また、図７（ａ）に示すように、バンプ１１３の先端部の表面に微細な凹凸１２７を設けることが好ましい。
この理由は、図７（ｂ）に示すように、先端部の表面に設けた微細な凹凸１２７によって、バンプ付き半導体素子１２０を基板１１９のパッド１１７上に位置合わせのために移動する際に、半田材料１２３が落下するのを有効に防止することができるためである。
【００３４】
また、図８（ａ）に示すように、バンプ１１３の先端部の表面に窪み１３５を設けることが好ましい。
この理由は、図８（ｂ）に示すように、先端部の窪み１３５に半田材料１３７が一部入り込むことができるため、半田材料１３７を容易に付着させることができるとともに、バンプ付き半導体素子１３０を基板のパッド上に位置合わせのために移動する際に、バンプ１１３から半田材料１３７が落下するのを有効に防止することができるためである。
また、このように構成することにより、図８（ｃ）に示すように、バンプ付き半導体素子１３０のバンプ１１３と、パッド１１７との間に、窪み１３５を介して確実に半田材料１３７が存在し、これらの部材を強固に固定することができるためである。
【００３５】
２．基板
基板の種類は特に制限されるものではないが、例えば、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等からなるフレキシブル基材を含むＦＰＣを使用することが好ましい。
すなわち、図９に示すように、フレキシブル基材１４１上に、複数のパッド１４７を備えるとともに、両端にスプロケットを備えたＦＰＣ１４０を使用することにより、連続的にバンプ付き半導体素子を実装することができるためである。
【００３６】
３．アンダーフィル（遮光性を有する材料）
（１）種類
図１に示すように、基板１９と、バンプ付き半導体素子１１との間（スペース）に充填するアンダーフィル（遮光性を有する材料１６）の種類に関して、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、からなる組み合わせが好ましい。
この理由は、このような組み合わせを使用することにより、遮光性を有する材料の選択の幅を広げることができるとともに、アンダーフィルとしての特性を満足しやすくすることができるためである。
なお、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
【００３７】
また、遮光性を有する材料における硬化性樹脂がシリコーン樹脂であり、遮光物質がカーボン粒子であることが好ましい。
この理由は、このような硬化性樹脂と遮光物質との組み合わせを採用することにより、アンダーフィルとしての特性を満足しやすくなるばかりか、優れた遮光性を得ることができるためである。また、シリコーン樹脂は、熱または光によって硬化することができるばかりか、自己縮合して、硬化を進めることができるため、硬化条件を適宜調整することができる。さらに、遮光物質がカーボン粒子であれば、少量で優れた遮光効果が得られるとともに、シリコーン樹脂中に比較的容易に分散させることができるためである。
なお、カーボン粒子を添加する場合、遮光性を有する材料の全体量を１００重量％としたときに、カーボン粒子の添加量を０．１〜１０重量％の範囲内の値とすることが好ましい。
この理由は、かかる添加量が０．１重量％未満の値になると、添加効果が発現しない場合があるためである。一方、かかる添加量が３０重量％を超えると、遮光性を有する材料の電気絶縁性が著しく低下したり、遮光性を有する材料の硬化性や機械的強度が不十分となったりする場合があるためである。
したがって、カーボン粒子の添加量を、遮光性を有する材料の全体量を１００重量％としたときに、０．５〜８重量％の範囲内の値とすることがより好ましく、１〜５重量％の範囲内の値とすることがさらに好ましい。
【００３８】
（２）紫外線吸収剤および蛍光増白剤
また、図１０に示すように、遮光性を有する材料１６中に、紫外線吸収剤および蛍光増白剤、あるいはいずれか一方の化合物２２を添加することが好ましい。この理由は、このような化合物を添加することにより、外部から光が侵入した場合であっても、紫外線吸収剤が効果的に光を吸収したり、あるいは蛍光増白剤が、外部から侵入した光の波長を、光誤動作が生じないような波長の光に変換したりすることができるためである。
ここで、好ましい紫外線吸収剤として、ｐ−ターシャリーブチルフェニルサリシレート等のサリシレート系化合物、２−ヒドロキシベンゾフェノン等のベンゾフェノン系化合物、２−（２−ヒドロキシ−５−メチルフェニル）ベンゾトリアゾール等のベンゾトリアゾール系化合物、トリアジン系化合物、シアノアクリレート系化合物、インドール系化合物等の一種単独または二種以上の組み合わせを挙げることができる。
また、好ましい蛍光増白剤としては、チオフェン系化合物が代表的に挙げられるが、より具体的には、２，５−ビス（５´−ターシャリーブチルベンゾオキサゾリル）チオフェン、２，５−ビス（５´−ブチルベンゾオキサゾリル）チオフェン、２，５−ビス（５´−エチルベンゾオキサゾリル）チオフェン、２，５−ビス（５´−メチルベンゾオキサゾリル）チオフェン等の一種単独または二種以上の組み合わせを挙げることができる。
【００３９】
また、紫外線吸収剤や蛍光増白剤の添加量を、遮光性を有する材料の全体量を１００重量％としたときに、０．０１〜１０重量％の範囲内の値とすることが好ましい。
この理由は、かかる添加量が０．０１重量％未満の値になると、添加効果が発現しない場合があるためである。一方、かかる添加量が１０重量％を超えると、遮光性を有する材料の硬化性、特に光硬化性が著しく低下したり、遮光性を有する材料の機械的強度や体積抵抗が不十分となったりする場合があるためである。
したがって、紫外線吸収剤や蛍光増白剤の添加量を、遮光性を有する材料の全体量を１００重量％としたときに、０．０５〜５重量％の範囲内の値とすることがより好ましく、０．１〜３重量％の範囲内の値とすることがさらに好ましい。
【００４０】
（３）体積抵抗
また、遮光性を有する材料の体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることが好ましい。
この理由は、かかる遮光性を有する材料の体積抵抗が１×１０６Ω・ｃｍ未満の値になると、隣接するバンプ間の電気絶縁性が不十分となる場合があるためであり、一方、かかる遮光性を有する材料の体積抵抗が１×１０２０Ω・ｃｍを超えると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限される場合があるためである。
したがって、遮光性を有する材料の体積抵抗を１×１０８〜１×１０１８Ω・ｃｍの範囲内の値とすることがより好ましく、１×１０１０〜１×１０１６Ω・ｃｍの範囲内の値とすることがさらに好ましい。
【００４１】
（４）低分子量物の含有量
また、硬化性樹脂に含まれる低分子量物の含有量を１０、０００ｐｐｍ以下の値とすることが好ましい。
この理由は、かかる低分子量物の含有量が１０、０００ｐｐｍを超えると、隣接するバンプ間の電気絶縁性が不十分となったり、腐蝕が顕著になったり、あるいは、遮光性を有する材料の耐熱性や機械的特性が不十分となったりする場合があるためである。
ただし、かかる低分子量物の含有量が過度に少なくなると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限されたり、精製に過度に時間がかかったりする場合がある。
したがって、硬化性樹脂に含まれる低分子量物の含有量を０．１〜５、０００ｐｐｍの範囲内の値とすることがより好ましく、１〜１、０００ｐｐｍの範囲内の値とすることがさらに好ましい。
【００４２】
（５）引張強さ
また、遮光性を有する材料の引張強さを１〜２００ＭＰａの範囲内の値とすることが好ましい。
この理由は、かかる遮光性を有する材料の引張強さが０．１ＭＰａ未満の値になると、遮光性を有する材料の機械的強度が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかる遮光性を有する材料の引張強さが１０ＭＰａを超えると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限されたり、応力歪みが過度に発生して、バンプ付き半導体素子の実装構造における抵抗安定性が低下したりする場合があるためである。
したがって、遮光性を有する材料の引張強さを５〜１００ＭＰａの範囲内の値とすることがより好ましく、１０〜５０ＭＰａの範囲内の値とすることがさらに好ましい。
【００４３】
（６）破断伸び
また、遮光性を有する材料の破断伸びを１０〜５００％の範囲内の値とすることが好ましい。
この理由は、かかる遮光性を有する材料の破断伸びが１０％未満の値になると、遮光性を有する材料の柔軟性が低下し、バンプ付き半導体素子の実装構造における抵抗安定性や耐熱性が低下する場合があるためである。一方、かかる遮光性を有する材料の破断伸びが５００％を超えると、遮光性を有する材料として使用可能な材料の選択の幅が著しく制限されたり、遮光性を有する材料の機械的強度が低下したりする場合があるためである。
したがって、遮光性を有する材料の破断伸びを３０〜３００％の範囲内の値とすることがより好ましく、５０〜２００％の範囲内の値とすることがさらに好ましい。
【００４４】
４．被覆
また、バンプ付き半導体素子の周囲を、遮光性を有する材料で被覆することが好ましい。
この理由は、バンプ付き半導体素子の、バンプが付着している側からだけでなく、反対側の面からの光の侵入を防止することができるためである。したがって、あらゆる方向からの光の侵入を防止することができ、光誤動作を効率的に防止することができる。
【００４５】
５．封止剤
また、図１１に示すように、バンプ付き半導体素子１１を基板１９に対してリフロー実装した後、アンダーフィル１６を充填し、さらにその後、バンプ付き半導体素子１１の周囲を封止剤３４により封止することが好ましい。
かかる封止剤として、例えば、エポキシ樹脂やポリエステル樹脂、あるいはアクリル樹脂等の有機材料を用いて封止することにより、優れた防湿効果や耐熱効果を発揮させることができる。
【００４６】
［第２実施形態］
第２実施形態は、図１２に示すように、基板１９に対して、バンプ付き半導体素子１１をリフロー実装してなるバンプ付き半導体素子の実装構造３１であって、基板１９と、バンプ付き半導体素子１１との間に、遮光性を有する材料または非遮光性の材料１６が充填してあるとともに、周囲を遮光性を有する材料３５にて被覆してなるバンプ付き半導体素子の実装構造３１である。
なお、以下の説明において、第１実施形態と同様の内容については、適宜省略するものとし、構成上、異なる点を中心に説明する。
【００４７】
１．バンプ付き半導体素子
第１実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４８】
２．基板
第１実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００４９】
３．アンダーフィル
アンダーフィルの材料としては、遮光性を有する材料、あるいは、遮光性を有しない材料、どちらでも用いることができる。
遮光性を有する材料を用いる場合には、第１実施形態において説明したのと同様の遮光性を有する材料を用いることができる。
一方、非遮光性の材料を用いる場合には、第１の実施形態において説明した遮光性を有する材料と同様に、熱硬化性樹脂としては、例えば、エポキシ樹脂やシリコーン樹脂を用いることが好ましく、光硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂を用いることが好ましい。
ただし、後述する封止剤と優れた密着性が得られることから、封止剤と同種の熱硬化性樹脂または光硬化性樹脂を使用することが好ましい。
なお、非遮光性の材料に関する好ましい体積抵抗、好ましい低分子量物の含有量、好ましい引張強さ、および好ましい伸びについては、第１実施形態とそれぞれ同様の内容とすることができる。
【００５０】
４．封止剤
また、図１２に示すように、封止剤３５の全部または一部を遮光性を有する材料から構成することが好ましい。この理由は、このように構成することにより、実装構造３１の周囲から浸入してくる光を効果的に遮光することができるためである。
その場合、封止剤３５として、第１実施形態において説明したのと同様の遮光性を有する材料を用いることができる。
また、図１３に示すように、封止剤の内側部分３５については、従来通り、エポキシ樹脂、アクリル樹脂、およびシリコーン樹脂等を用い、その外側部分３６のみに第１実施形態において説明したのと同様の遮光性を有する材料を用いることも好ましい。
この理由は、このように多層（二層）構造とすることにより、外部からの光に対する遮光性と、防湿性や機械的強度向上等の封止剤本来の特性とのバランスをより良好なものとすることができるためである。
【００５１】
［第３実施形態］
第３実施形態は、図１４および図１５に例示するように、下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子１１の基板１９に対する実装方法である。
（Ａ）基板１９の表面に設けてあるパッド１７上に、リフロー処理によって、バンプ付き半導体素子１１を実装する工程（以下、実装工程と称する場合がある。）
（Ｂ）基板１９と、バンプ付き半導体素子１１との間に、遮光性を有する材料１６を充填する工程（以下、充填工程と称する場合がある。）
なお、図１４は、基板１９の表面に設けてあるパッド１７上に、半田材料１５を塗布する例であり、図１５は、バンプ付き半導体素子１１のバンプ１３に対して半田材料１５を塗布する例である。
そして、図１４（ａ）〜（ｂ）、および図１５（ａ）〜（ｂ）に示す態様が、工程（Ａ）に実質的に対応しており、図１４（ｃ）および図１５（ｃ）に示す態様が、工程（Ｂ）に実質的に対応している。
【００５２】
１．工程（Ａ）
（１）リフロー処理条件
リフロー処理条件は、特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、５秒〜１０分の条件で加熱することが好ましい。
また、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
なお、基板に対してバンプ付き半導体素子を実装するに際して、クリ−ム半田やフラックス等の半田材料を、基板側および半導体素子側、あるいはいずれか一方に塗布することが好ましい。
半田材料を、基板側に塗布することにより、スクリ−ン印刷装置等の従来の印刷装置がそのまま使用できるという利点が得られる一方、半導体素子側に塗布することにより、半田材料の印刷ずれという問題を低下することができる。
【００５３】
（２）他の素子との同時リフロー
また、図１６に例示するように、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、コンデンサ等を含む他の電気素子３９とともに、バンプ付き半導体素子１１を同時に実装することが好ましい。
この理由は、コンデンサを含む他の電気素子とともに、半田材料が付着したバンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができ、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができるためである。
なお、通常、バンプ付き半導体素子以外の電気素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５４】
２．工程（Ｂ）
遮光性を有する材料を充填する方法は特に制限されるものではないが、例えば、図１７に示すように、シリンジ（注射器）等の先端が微細化された圧入器を用いる方法を採用することが好ましい。
また、基板とバンプ付き半導体素子との間に遮光性を有する材料を充填する際、同時に、バンプ付き半導体素子の周囲を、遮光性を有する材料で被覆することが好ましい。
【００５５】
［第４実施形態］
第４実施形態は、下記工程（Ａ）、（Ｂ´）および（Ｃ）を含むことを特徴とするバンプ付き半導体素子の実装方法である。
（Ａ）基板表面に、リフロー処理によって、バンプ付き半導体素子を実装する工程（以下、実装工程と称する場合がある。）
（Ｂ´）基板と、バンプ付き半導体素子との間に、遮光性を有する材料または非遮光性の材料を充填する工程（以下、充填工程と称する場合がある。）
（Ｃ）周囲を遮光性を有する材料にて被覆する工程（以下、被覆工程と称する場合がある。）
【００５６】
１．工程（Ａ）
第３実施形態と同様の内容とすることができるため、ここでの説明は省略する。
【００５７】
２．工程（Ｂ´）
第３実施形態と実質的に同様の内容とすることができるため、ここでの説明は省略する。
なお、非遮光性の材料を充填する場合であっても、遮光性を有する材料を充填する場合と同様に実施することができる。
【００５８】
３．工程（Ｃ）
また、遮光性を有する材料にて被覆する方法は特に制限されるものではないが、例えば、図１８に示すように、遮光性を有する材料２２をノズル２１から噴出させて被覆する方法や、図１９に示すように、刷毛等の塗布手段２３を用いて被覆する方法を採用することが好ましい。
【００５９】
［第５実施形態］
第５実施形態は、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子を含む電気光学装置である。
以下、図２０に示す電気光学装置を構成する液晶パネルを例に採って説明する。
【００６０】
１．構成
まず、図２１を参照して、図２０に示す液晶パネル２００の概略構造について説明する。図２１は、図２０に示す液晶パネル２００におけるバンプ付き半導体素子２２７の基板張出部２１０Ｔへの実装状態を断面方向から模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されたものである。この透明電極２１６は上述したように配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００６１】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）、または（Ａ）〜（Ｃ）により実装されたバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）を含むことを特徴としている。
（Ａ）基板１９の表面に設けてあるパッド１７上に、リフロー処理によって、バンプ付き半導体素子１１を実装する工程
（Ｂ）基板１９と、バンプ付き半導体素子１１との間に、遮光性を有する材料１６を充填する工程
【００６２】
（Ａ）基板１９の表面に設けてあるパッド１７上に、リフロー処理によって、バンプ付き半導体素子１１を実装する工程
（Ｂ´）基板と、バンプ付き半導体素子との間に、遮光性を有する材料または非遮光性の材料を充填する工程
（Ｃ）周囲を遮光性を有する材料にて被覆する工程（以下、被覆工程と称する場合がある。）
【００６３】
したがって、基板と、バンプ付き半導体素子との間に、遮光性を有する材料を充填するか、あるいは、遮光性を有する材料または非遮光性の材料を充填するとともに、周囲を遮光性を有する材料にて被覆することにより、光誤動作が少ないバンプ付き半導体素子の実装構造及びそれを用いた電気光学装置を効率的に提供することができる。
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００６４】
［第６実施形態］
第６実施形態として、本発明のバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）の実装構造を含む電気光学装置を、電子機器における表示装置として用いた場合について具体的に説明する。
なお、かかるバンプ付き半導体素子の電気光学装置および電子機器によれば、光誤動作が少なくなるとともに、あらゆる環境下において電気光学装置および電子機器の誤動作を少なくすることができるようになった。
【００６５】
（１）電子機器の概要
図２２は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２２中では、液晶パネル１８０を、パネル構造体１８０Ａと、半導体素子等で構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００６６】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００６７】
（２）電子機器
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器などが挙げられる。
【００６８】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
また、上記実施形態の液晶パネルは所謂ＣＯＧタイプの構造を有しているが、ＩＣチップを直接実装する構造ではない液晶パネル、例えば液晶パネルにフレキシブル配線基板やＴＡＢ基板を接続するように構成されたものであっても構わない。
【００６９】
【発明の効果】
以上説明したように、基板と、バンプ付き半導体素子との間に、遮光性を有する材料を充填するか、あるいは、遮光性を有する材料または非遮光性の材料を充填するとともに、周囲を遮光性を有する材料にて被覆することにより、光誤動作が少ないバンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器を提供することができるようになった。
【図面の簡単な説明】
【図１】バンプ付き半導体素子の基板に対する第１実施形態の実装構造を説明するために供する図である。
【図２】ＢＧＡの構成を説明するために供する断面図である（その１）。
【図３】別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図４】別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図５】ＷＣＳＰの構成を説明するために供する断面図である。
【図６】バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である（その１）。
【図７】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その２）。
【図８】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その３）。
【図９】ＦＰＣを説明するために供する図である。
【図１０】紫外線吸収剤および蛍光増白剤を含む遮光性を有する材料を充填したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１１】封止剤を被覆したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１２】遮光性を有する材料を用いて側方を被覆したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１３】遮光性を有する材料を用いて周囲を被覆したバンプ付き半導体素子の実装構造を説明するために供する図である。
【図１４】バンプ付き半導体素子の実装方法を説明するために供する図である（その１）。
【図１５】バンプ付き半導体素子の別な実装方法を説明するために供する図である（その２）。
【図１６】バンプ付き半導体素子と、別の電気素子とを同時実装する方法を説明するために供する図である。
【図１７】遮光性を有する材料の充填方法を説明するために供する図である。
【図１８】遮光性を有する材料の被覆方法を説明するために供する図である（その１）。
【図１９】遮光性を有する材料の別な被覆方法を説明するために供する図である（その２）。
【図２０】本発明に係る第５実施形態の液晶パネルの外観を示す概略斜視図である。
【図２１】第５実施形態のパネル構造を模式的に示す概略断面図である。
【図２２】本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２３】従来の電子部品の実装方法を示す工程図である（その１）。
【図２４】フィルム状接着剤を用いた従来の半導体素子の実装方法を示す図である。
【図２５】（ａ）〜（ｂ）は、従来の別な半導体素子の実装方法を示す工程図である（その２）。
【図２６】（ａ）〜（ｃ）は、従来の別な半導体素子の実装方法を示す工程図である（その３）。
【符号の説明】
１０ バンプ付き半導体素子の実装構造
１１ バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１３ バンプ
１５ 半田材料
１６ 遮光性を有する材料
１７ パッド
１９ 基板（ＦＰＣ）
２１ ノズル
２２ 紫外線吸収剤および蛍光増白剤を含む遮光性を有する材料
２３ 刷毛
３４ 封止剤
３８ シリンジ
３９ バンプ付き半導体素子以外の電気素子
６０・７０・８０ ＢＧＡ
９０ ＷＣＳＰ
１４０ ＦＰＣ
１６０ パーソナルコンピュータ
１７０ 携帯電話
２００ 液晶パネル
２１１ 第１の基板
２２１ 第２の基板
２２２ 透明電極
２２７ バンプ付き半導体素子
Claims (15)
- 基板上にバンプ付き半導体素子が実装されてなるバンプ付き半導体素子の実装構造において、
前記基板と前記バンプ付き半導体素子との間に、遮光性を有する材料を充填することを特徴とするバンプ付き半導体素子の実装構造。 - 基板上にバンプ付き半導体素子が実装されてなるバンプ付き半導体素子の実装構造において、
前記基板と前記バンプ付き半導体素子との間に充填された材料と、
前記バンプ付き半導体素子の周囲を覆うように設けられた遮光性を有する材料と、
を具備することを特徴とするバンプ付き半導体素子の実装構造。 - 前記遮光性を有する材料が、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、を含むことを特徴とする請求項１または２に記載のバンプ付き半導体素子の実装構造。
- 前記遮光性を有する材料の体積抵抗を１×１０６〜１×１０２０Ω・ｃｍの範囲内の値とすることを特徴とする請求項１〜３のいずれか一項に記載のバンプ付き半導体素子の実装構造。
- 前記硬化性樹脂に含まれる低分子量物の含有量を１０、０００ｐｐｍ以下の値とすることを特徴とする請求項１〜４のいずれか一項に記載のバンプ付き半導体素子の実装構造。
- 前記基板が、フレキシブル配線基板であって、前記バンプ付き半導体素子が、ボール・グリッド・アレイであることを特徴とする請求項１〜５のいずれか一項に記載のバンプ付き半導体素子の実装構造。
- 前記基板の一部に遮光部材が積層してあることを特徴とする請求項１〜６のいずれか一項に記載のバンプ付き半導体素子の実装構造。
- 下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子の実装方法。
（Ａ）基板上に、リフロー処理によってバンプ付き半導体素子を実装する工程
（Ｂ）基板とバンプ付き半導体素子との間に、遮光性を有する材料を充填する工程 - 前記工程（Ｂ）において、前記遮光性を有する材料を充填するとともに、前記バンプ付き半導体素子の周囲を、遮光性を有する材料で同時に被覆することを特徴とする請求項８に記載のバンプ付き半導体素子の実装方法。
- 下記工程（Ａ）、（Ｂ´）および（Ｃ）を含むことを特徴とするバンプ付き半導体素子の実装方法。
（Ａ）基板上に、リフロー処理によってバンプ付き半導体素子を実装する工程
（Ｂ´）基板とバンプ付き半導体素子との間に材料を充填する工程
（Ｃ）前記バンプ付き半導体素子の周囲を遮光性を有する材料にて被覆する工程 - 前記工程（Ａ）において、前記基板またはバンプ付き半導体素子のバンプに対して、半田材料を積層することを特徴とする請求項８〜１０のいずれか一項に記載のバンプ付き半導体素子の実装方法。
- 前記遮光性を有する材料が、熱硬化性樹脂および光硬化性樹脂、あるいはいずれか一方の硬化性樹脂と、遮光物質と、を含み、当該遮光性を有する材料の粘度を０．０５〜１００Ｐａ・ｓｅｃの範囲内の値とすることを特徴とする請求項８〜１１のいずれか一項に記載のバンプ付き半導体素子の実装方法。
- 駆動素子または電源素子として、基板に対して、バンプ付き半導体素子がリフロー実装されたバンプ付き半導体素子であって、当該基板と、バンプ付き半導体素子との間に、遮光性を有する材料が充填してあるバンプ付き半導体素子を含むことを特徴とする電気光学装置。
- 駆動素子または電源素子として、基板に対して、バンプ付き半導体素子がリフロー実装されたバンプ付き半導体素子であって、当該基板と、バンプ付き半導体素子との間に材料が充填してあるとともに、周囲を遮光性を有する材料にて被覆してなるバンプ付き半導体素子を含むことを特徴とする電気光学装置。
- 請求項１３または１４に記載された電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298978A JP2004134646A (ja) | 2002-10-11 | 2002-10-11 | バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298978A JP2004134646A (ja) | 2002-10-11 | 2002-10-11 | バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134646A true JP2004134646A (ja) | 2004-04-30 |
Family
ID=32288246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002298978A Withdrawn JP2004134646A (ja) | 2002-10-11 | 2002-10-11 | バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004134646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128488A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2010003879A (ja) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271533A (ja) * | 1989-04-12 | 1990-11-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0621149A (ja) * | 1992-06-29 | 1994-01-28 | Tokyo Ohka Kogyo Co Ltd | 集積回路素子の接続方法 |
| JPH1050708A (ja) * | 1996-06-27 | 1998-02-20 | Internatl Business Mach Corp <Ibm> | 金属バンプ、金属バンプの製造方法、接続構造体 |
| WO2000002244A1 (fr) * | 1998-07-01 | 2000-01-13 | Seiko Epson Corporation | Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique |
| JP2000150729A (ja) * | 1998-11-10 | 2000-05-30 | Hitachi Ltd | 樹脂封止半導体装置 |
| JP2000273288A (ja) * | 1999-03-29 | 2000-10-03 | Citizen Watch Co Ltd | 封止樹脂組成物 |
-
2002
- 2002-10-11 JP JP2002298978A patent/JP2004134646A/ja not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271533A (ja) * | 1989-04-12 | 1990-11-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0621149A (ja) * | 1992-06-29 | 1994-01-28 | Tokyo Ohka Kogyo Co Ltd | 集積回路素子の接続方法 |
| JPH1050708A (ja) * | 1996-06-27 | 1998-02-20 | Internatl Business Mach Corp <Ibm> | 金属バンプ、金属バンプの製造方法、接続構造体 |
| WO2000002244A1 (fr) * | 1998-07-01 | 2000-01-13 | Seiko Epson Corporation | Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique |
| JP2000150729A (ja) * | 1998-11-10 | 2000-05-30 | Hitachi Ltd | 樹脂封止半導体装置 |
| JP2000273288A (ja) * | 1999-03-29 | 2000-10-03 | Citizen Watch Co Ltd | 封止樹脂組成物 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128488A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4737370B2 (ja) * | 2004-10-29 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2010003879A (ja) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853092B2 (en) | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device | |
| TWI253033B (en) | Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus | |
| JP5008767B2 (ja) | 基板モジュールおよびその製造方法 | |
| US20110182046A1 (en) | Electronic circuit device, method for manufacturing the same, and display device | |
| US10903127B2 (en) | Film for a package substrate | |
| KR100257028B1 (ko) | 구동 회로 접속 구조 및 그 접속 구조를 포함하는 디스플레이 장치 | |
| JP2005311321A (ja) | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール | |
| JP2011176112A (ja) | 半導体集積回路及びその製造方法 | |
| KR20000024968A (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| JP2004134646A (ja) | バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器 | |
| JP4518025B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP4270210B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP2004134645A (ja) | バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2004134647A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP3340779B2 (ja) | 半導体装置 | |
| WO2012073739A1 (ja) | 基板モジュール | |
| JP2004095995A (ja) | 電子部品の実装基板、電子部品の実装基板の製造方法、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4484750B2 (ja) | 配線基板およびそれを備えた電子回路素子ならびに表示装置 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| JPH0758151A (ja) | 半導体装置 | |
| JP2005203518A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070501 |