JPH0758151A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0758151A JPH0758151A JP20091593A JP20091593A JPH0758151A JP H0758151 A JPH0758151 A JP H0758151A JP 20091593 A JP20091593 A JP 20091593A JP 20091593 A JP20091593 A JP 20091593A JP H0758151 A JPH0758151 A JP H0758151A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- semiconductor device
- aluminum
- conductive adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【目的】 液晶パネルなどへのＩＣチップのフェイスダ
ウン実装において、接続抵抗の低抵抗化とともに、導電
性接着剤の広がり状態を観察できる端子電極を備えた良
品率と信頼性の向上を実現する半導体装置を提供するこ
とを目的とする。 【構成】 端子電極６をＩＴＯ膜６ａを下地とし、その
上にＩＴＯ膜６ａの一部を露出する形でアルミニウムま
たはアルミニウム合金を含む合金膜６ｐを形成し、ＩＣ
チップ１と回路基板５との空隙部に硬化時に収縮する封
止材７を充填する。
ウン実装において、接続抵抗の低抵抗化とともに、導電
性接着剤の広がり状態を観察できる端子電極を備えた良
品率と信頼性の向上を実現する半導体装置を提供するこ
とを目的とする。 【構成】 端子電極６をＩＴＯ膜６ａを下地とし、その
上にＩＴＯ膜６ａの一部を露出する形でアルミニウムま
たはアルミニウム合金を含む合金膜６ｐを形成し、ＩＣ
チップ１と回路基板５との空隙部に硬化時に収縮する封
止材７を充填する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップを導電性接
着剤を介してフェースダウンにより回路基板上の端子電
極と接続する半導体装置に関する。
着剤を介してフェースダウンにより回路基板上の端子電
極と接続する半導体装置に関する。
【０００２】
【従来の技術】最近の液晶ディスプレイにあっては、液
晶パネル駆動用の裸のＩＣチップをガラス基板上の端子
電極に直付けして実装面積の小形化と効率的使用を図る
ため、裸のＩＣチップと回路基板の端子電極とを電気的
に接続する方法として、ＩＣチップの電極パッド上に形
成した導電性の突起電極の頭頂部に導電性接着剤を塗布
し、回路基板の端子電極に位置合わせして搭載した後、
導電性接着剤を硬化することでＩＣチップと回路基板の
電気的接続をはかる技術がある（特開昭６２−２８５４
４６号公報）。
晶パネル駆動用の裸のＩＣチップをガラス基板上の端子
電極に直付けして実装面積の小形化と効率的使用を図る
ため、裸のＩＣチップと回路基板の端子電極とを電気的
に接続する方法として、ＩＣチップの電極パッド上に形
成した導電性の突起電極の頭頂部に導電性接着剤を塗布
し、回路基板の端子電極に位置合わせして搭載した後、
導電性接着剤を硬化することでＩＣチップと回路基板の
電気的接続をはかる技術がある（特開昭６２−２８５４
４６号公報）。
【０００３】また、大形化、高精細化の液晶ディスプレ
イにあっては、液晶駆動用ＩＣの１チップ当りの出力数
が多く、クロック周波数が高くなるため、配線抵抗や接
続抵抗を小さくする取り組みがなされている。液晶ディ
スプレイの端子電極材料の主流はインジュウム ティン
オキサイド（以下ＩＴＯという）であるが、固有抵抗
が比較的大きいため配線抵抗が大きくなる分、端子電極
と導電性接着剤との電気的接続抵抗の低抵抗化が必要に
なる。そのため、特に薄膜トランジスタを用いた液晶パ
ネルでは製造工程で用いられるアルミニウムまたはアル
ミニウムを含む合金を用いて低抵抗化を図る動きがあ
る。
イにあっては、液晶駆動用ＩＣの１チップ当りの出力数
が多く、クロック周波数が高くなるため、配線抵抗や接
続抵抗を小さくする取り組みがなされている。液晶ディ
スプレイの端子電極材料の主流はインジュウム ティン
オキサイド（以下ＩＴＯという）であるが、固有抵抗
が比較的大きいため配線抵抗が大きくなる分、端子電極
と導電性接着剤との電気的接続抵抗の低抵抗化が必要に
なる。そのため、特に薄膜トランジスタを用いた液晶パ
ネルでは製造工程で用いられるアルミニウムまたはアル
ミニウムを含む合金を用いて低抵抗化を図る動きがあ
る。
【０００４】以下図面を参照しながら従来の半導体装置
とそれに用いる端子電極について説明する。
とそれに用いる端子電極について説明する。
【０００５】従来例の半導体装置のＩＣ実装体の構成を
示す図５において、半導体装置は、ＩＣチップ１に１５
０μｍピッチで配置した約１５０個の電極パッド２上に
高さ約５０μｍ、直径約８０μｍのＡｕからなる突起電
極３上に長辺が１５μｍ以下の鱗片状のＡｇＰｄからな
る導電粒子４ａを含む導電性接着剤４を転写塗布した
後、液晶パネルとして用いられるガラス基板上に薄膜ト
ランジスタを形成した回路基板５の端部でＩＣチップ１
を搭載する部分に約３０００Å厚のアルミニウムまたは
アルミニウムを含む合金からなる１００μｍ角の端子電
極６を形成し、ＩＣチップ１を端子電極６と位置合わせ
して搭載し、導電性接着剤４を加熱硬化し、その後ＩＣ
チップ１と回路基板５との間の間隙にＩＣチップ１の保
護コートを目的としてエポキシ樹脂よりなる熱硬化形の
封止材７を充填させて加熱硬化されている。この時の電
気接続メカニズムは、初期的には端子電極６の表面には
アルミニウム酸化膜が存在するためＩＣチップ１の突起
電極３に導電性接着剤４を塗布し端子電極６に位置合わ
せして搭載した状態では、導電性接着剤４との接続抵抗
は小さくないが、封止材７を充填し加熱硬化したことに
より生じる収縮応力によりＡｇＰｄからなる導電粒子４
ａが端子電極６にくい込みアルミニウム酸化膜を破って
アルミニウム膜と接触していることで小さい接続抵抗が
得られる。
示す図５において、半導体装置は、ＩＣチップ１に１５
０μｍピッチで配置した約１５０個の電極パッド２上に
高さ約５０μｍ、直径約８０μｍのＡｕからなる突起電
極３上に長辺が１５μｍ以下の鱗片状のＡｇＰｄからな
る導電粒子４ａを含む導電性接着剤４を転写塗布した
後、液晶パネルとして用いられるガラス基板上に薄膜ト
ランジスタを形成した回路基板５の端部でＩＣチップ１
を搭載する部分に約３０００Å厚のアルミニウムまたは
アルミニウムを含む合金からなる１００μｍ角の端子電
極６を形成し、ＩＣチップ１を端子電極６と位置合わせ
して搭載し、導電性接着剤４を加熱硬化し、その後ＩＣ
チップ１と回路基板５との間の間隙にＩＣチップ１の保
護コートを目的としてエポキシ樹脂よりなる熱硬化形の
封止材７を充填させて加熱硬化されている。この時の電
気接続メカニズムは、初期的には端子電極６の表面には
アルミニウム酸化膜が存在するためＩＣチップ１の突起
電極３に導電性接着剤４を塗布し端子電極６に位置合わ
せして搭載した状態では、導電性接着剤４との接続抵抗
は小さくないが、封止材７を充填し加熱硬化したことに
より生じる収縮応力によりＡｇＰｄからなる導電粒子４
ａが端子電極６にくい込みアルミニウム酸化膜を破って
アルミニウム膜と接触していることで小さい接続抵抗が
得られる。
【０００６】
【発明が解決しようとする課題】しかしながら上記した
ような従来の半導体装置のＩＣ実装構成において、端子
電極６が不透明であるためＩＣチップ１の突起電極３に
導電性接着剤４を塗布し回路基板５の端子電極６と位置
合わせして搭載した状態では、本実装構成において信頼
性上の重要な要因となる導電性接着剤４の広がりが観察
できないという問題がある。また、ＩＣチップ１の電気
接続に関しては、前述したようにＩＣチップ１の突起電
極３に導電性接着剤４を塗布し回路基板５に搭載し加熱
硬化したのみでは、端子電極６がアルミニウムまたはア
ルミニウムを含む合金であるため表面酸化膜が存在し、
ＩＣチップ１と端子電極６との電気的接続抵抗が十分小
さくない。このためＩＣチップ１を搭載した状態での液
晶パネルとしての画像および動作検査は保護コートのた
めの封止材７を加熱硬化した後に封止材７の硬化収縮作
用で端子電極６の表面酸化膜が導電粒子４ａによって破
られて、はじめて所定の電気接続が得られることにな
る。この場合、搭載したＩＣチップ１、さらには突起電
極３と端子電極６との電気接続部に欠陥があった場合な
ど、液晶パネルおよびＩＣチップ１との接着力が強く、
かつ硬度が大なる封止材７があるためにＩＣチップ交換
や再実装が不可能になり、結果として液晶パネルの完成
良率を低下させてしまうという問題があった。
ような従来の半導体装置のＩＣ実装構成において、端子
電極６が不透明であるためＩＣチップ１の突起電極３に
導電性接着剤４を塗布し回路基板５の端子電極６と位置
合わせして搭載した状態では、本実装構成において信頼
性上の重要な要因となる導電性接着剤４の広がりが観察
できないという問題がある。また、ＩＣチップ１の電気
接続に関しては、前述したようにＩＣチップ１の突起電
極３に導電性接着剤４を塗布し回路基板５に搭載し加熱
硬化したのみでは、端子電極６がアルミニウムまたはア
ルミニウムを含む合金であるため表面酸化膜が存在し、
ＩＣチップ１と端子電極６との電気的接続抵抗が十分小
さくない。このためＩＣチップ１を搭載した状態での液
晶パネルとしての画像および動作検査は保護コートのた
めの封止材７を加熱硬化した後に封止材７の硬化収縮作
用で端子電極６の表面酸化膜が導電粒子４ａによって破
られて、はじめて所定の電気接続が得られることにな
る。この場合、搭載したＩＣチップ１、さらには突起電
極３と端子電極６との電気接続部に欠陥があった場合な
ど、液晶パネルおよびＩＣチップ１との接着力が強く、
かつ硬度が大なる封止材７があるためにＩＣチップ交換
や再実装が不可能になり、結果として液晶パネルの完成
良率を低下させてしまうという問題があった。
【０００７】本発明は上記従来の問題点を解決するもの
で、導電性接着剤の広がりの外観検査が可能な、高歩留
りと高信頼性を確保することができる半導体装置を提供
することを目的とする。
で、導電性接着剤の広がりの外観検査が可能な、高歩留
りと高信頼性を確保することができる半導体装置を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置のＩＣ実装構成における端子電
極は、電極材料として透明でかつ表面安定性を有するＩ
ＴＯと、固有抵抗の小さいアルミニウムまたはアルミニ
ウムを含む合金とで形成し、回路基板上では前者を下地
としその上に後者を形成する。さらには形状的には前者
に対して後者の寸法を小さくし、前者の透明性を利用し
て導電性接着剤の広がりを観察できる構成とする。
め、本発明の半導体装置のＩＣ実装構成における端子電
極は、電極材料として透明でかつ表面安定性を有するＩ
ＴＯと、固有抵抗の小さいアルミニウムまたはアルミニ
ウムを含む合金とで形成し、回路基板上では前者を下地
としその上に後者を形成する。さらには形状的には前者
に対して後者の寸法を小さくし、前者の透明性を利用し
て導電性接着剤の広がりを観察できる構成とする。
【０００９】
【作用】上記の構成によりＩＣ実装構成においては、導
電性接着剤の広がりは、ＩＣチップの突起電極に導電性
接着剤を塗布し回路基板に搭載した状態で、透明なガラ
ス基板からなる回路基板側から透明な端子電極のＩＴＯ
部を通して観察でき、また保護コート用の封止材を塗布
・硬化する前では、ＩＣチップの突起電極と回路基板の
端子電極との電気的接続は表面酸化膜の生じないＩＴＯ
部が支配的になり所望の接続抵抗が得られる。これらの
結果、接続信頼性上重要な導電性接着剤の広がりを回路
基板の外側から外観検査が可能になり、ＩＣチップの交
換が容易な保護コート前に適切な電気検査も可能とな
る。
電性接着剤の広がりは、ＩＣチップの突起電極に導電性
接着剤を塗布し回路基板に搭載した状態で、透明なガラ
ス基板からなる回路基板側から透明な端子電極のＩＴＯ
部を通して観察でき、また保護コート用の封止材を塗布
・硬化する前では、ＩＣチップの突起電極と回路基板の
端子電極との電気的接続は表面酸化膜の生じないＩＴＯ
部が支配的になり所望の接続抵抗が得られる。これらの
結果、接続信頼性上重要な導電性接着剤の広がりを回路
基板の外側から外観検査が可能になり、ＩＣチップの交
換が容易な保護コート前に適切な電気検査も可能とな
る。
【００１０】
【実施例】以下本発明の実施例の半導体装置について図
面を参照しながら説明する。なお本実施例のＩＣ実装の
順序は図５に示す従来例と同一であるため、同一部材に
は同一符号を付けて詳細な説明を省略する。
面を参照しながら説明する。なお本実施例のＩＣ実装の
順序は図５に示す従来例と同一であるため、同一部材に
は同一符号を付けて詳細な説明を省略する。
【００１１】（実施例１）図１には液晶パネルに用いる
薄膜トランジスタを形成したガラス基板よりなる回路基
板上の端面部に設けた本実施例の半導体装置の端子電極
の平面を拡大して示す。
薄膜トランジスタを形成したガラス基板よりなる回路基
板上の端面部に設けた本実施例の半導体装置の端子電極
の平面を拡大して示す。
【００１２】図１において、端子電極６は厚さ１０００
Åで１００μｍ角のＩＴＯ膜６ａと、その中心部にＩＴ
Ｏ膜６ａ上の中央部に直径５０μｍで約１０００ÅのＴ
ｉ（図では省略）を下地とした約３０００Åのアルミニ
ウム膜６ｐを形成したもので、アルミニウム膜６ｐの一
部分からＩＴＯ膜６ａ上を経由して液晶駆動用のＩＣチ
ップへの入力配線（図示せず）と薄膜トランジスタへの
入力配線（図示せず）へとおのおのつながっている。図
２は本実施例の半導体装置の端子電極を用いたＩＣ実装
体の断面を示す図で、ＩＣチップ１を回路基板５の端子
電極６に位置合わせして搭載したもので、突起電極３に
塗布した導電性接着剤４は端子電極６上に約９０μｍの
直径に広がって接着している。このため導電性接着剤４
は端子電極６のアルミニウム膜６ｐとＩＴＯ膜６ａの両
方にまたがって広がっていることを示している。そし
て、図２に示す本実施例の半導体装置のＩＣ実装体の端
子電極６を回路基板５のＡ側から見た導電性接着剤４の
広がり状態の平面を示す図３において、端子電極６のＩ
ＴＯ膜６ａに接着している導電性接着剤４の広がりが、
透明なガラス基板からなる回路基板５側から透明なＩＴ
Ｏ膜６ａを透かして確認できる。
Åで１００μｍ角のＩＴＯ膜６ａと、その中心部にＩＴ
Ｏ膜６ａ上の中央部に直径５０μｍで約１０００ÅのＴ
ｉ（図では省略）を下地とした約３０００Åのアルミニ
ウム膜６ｐを形成したもので、アルミニウム膜６ｐの一
部分からＩＴＯ膜６ａ上を経由して液晶駆動用のＩＣチ
ップへの入力配線（図示せず）と薄膜トランジスタへの
入力配線（図示せず）へとおのおのつながっている。図
２は本実施例の半導体装置の端子電極を用いたＩＣ実装
体の断面を示す図で、ＩＣチップ１を回路基板５の端子
電極６に位置合わせして搭載したもので、突起電極３に
塗布した導電性接着剤４は端子電極６上に約９０μｍの
直径に広がって接着している。このため導電性接着剤４
は端子電極６のアルミニウム膜６ｐとＩＴＯ膜６ａの両
方にまたがって広がっていることを示している。そし
て、図２に示す本実施例の半導体装置のＩＣ実装体の端
子電極６を回路基板５のＡ側から見た導電性接着剤４の
広がり状態の平面を示す図３において、端子電極６のＩ
ＴＯ膜６ａに接着している導電性接着剤４の広がりが、
透明なガラス基板からなる回路基板５側から透明なＩＴ
Ｏ膜６ａを透かして確認できる。
【００１３】図２では回路基板５にＩＣチップ１を搭載
後、保護コート材としての封止材７の塗布硬化前の状態
であるが、ＩＣチップ１の突起電極３と回路基板５の端
子電極６との電気接続は表面酸化膜のないＩＴＯ膜６ａ
と導電性接着剤４との間でなされておりこの状態である
程度の低抵抗接続になるため、液晶パネルとしてのＩＣ
チップ駆動も含めた画像検査を問題なくおこなうことが
できる。画像検査後さらにＩＣチップ１と端子電極６と
の間の接続抵抗を小さくし、より安定なＩＣチップ１の
駆動と接続の信頼性を向上させるのは従来例に示す保護
コートとしての封止材７の硬化収縮によって生じるアル
ミニウム膜６ｂへの導電粒子４ａのくい込みにより酸化
膜が破れ安定な電気接続を得ることになる。
後、保護コート材としての封止材７の塗布硬化前の状態
であるが、ＩＣチップ１の突起電極３と回路基板５の端
子電極６との電気接続は表面酸化膜のないＩＴＯ膜６ａ
と導電性接着剤４との間でなされておりこの状態である
程度の低抵抗接続になるため、液晶パネルとしてのＩＣ
チップ駆動も含めた画像検査を問題なくおこなうことが
できる。画像検査後さらにＩＣチップ１と端子電極６と
の間の接続抵抗を小さくし、より安定なＩＣチップ１の
駆動と接続の信頼性を向上させるのは従来例に示す保護
コートとしての封止材７の硬化収縮によって生じるアル
ミニウム膜６ｂへの導電粒子４ａのくい込みにより酸化
膜が破れ安定な電気接続を得ることになる。
【００１４】（実施例２）図４の（ａ）〜（ｃ）は、本
実施例の目的にかなう端子電極の別の構造を示す。図４
の（ａ）ないし（ｃ）において、（ａ）は１００μｍ角
のＩＴＯ膜６ｂ上に幅４０μｍの十字形のアルミニウム
膜６ｖを形成したものである。
実施例の目的にかなう端子電極の別の構造を示す。図４
の（ａ）ないし（ｃ）において、（ａ）は１００μｍ角
のＩＴＯ膜６ｂ上に幅４０μｍの十字形のアルミニウム
膜６ｖを形成したものである。
【００１５】（ｂ）は１００μｍ角のＩＴＯ膜６ｃの上
に三角状のアルミニウム膜６ｗを形成したものである。
に三角状のアルミニウム膜６ｗを形成したものである。
【００１６】（ｃ）は１００μｍ角のＩＴＯ膜６ｄの上
に凹状のアルミニウム膜６ｘを形成したものである。
に凹状のアルミニウム膜６ｘを形成したものである。
【００１７】（ｄ）は１００μｍ角のＩＴＯ膜６ｅの上
に４つのコーナー近傍に３０μｍ径の円状の開口部を有
するアルミニウム膜６ｙを形成したものである。
に４つのコーナー近傍に３０μｍ径の円状の開口部を有
するアルミニウム膜６ｙを形成したものである。
【００１８】以上４つの実施例を示したが、考え方の基
本は、透明性を有するＩＴＯ膜６ｂないし６ｅと、その
上に形成したアルミニウム膜６ｖないし６ｙで構成した
端子電極６とし、アルミニウム膜の寸法および形状はＩ
Ｃチップ１が端子電極６に搭載されたとき導電性接着剤
４の広がりがＩＴＯ膜を通して確認できるものであれば
よい。すなわち、実施例ではＩＴＯ膜６ｂないし６ｅは
角形とした例を示したが、たとえば丸形でも良く、また
多角形でも良い。さらにはアルミニウム膜６ｖないし６
ｙについても同じことがいえる。
本は、透明性を有するＩＴＯ膜６ｂないし６ｅと、その
上に形成したアルミニウム膜６ｖないし６ｙで構成した
端子電極６とし、アルミニウム膜の寸法および形状はＩ
Ｃチップ１が端子電極６に搭載されたとき導電性接着剤
４の広がりがＩＴＯ膜を通して確認できるものであれば
よい。すなわち、実施例ではＩＴＯ膜６ｂないし６ｅは
角形とした例を示したが、たとえば丸形でも良く、また
多角形でも良い。さらにはアルミニウム膜６ｖないし６
ｙについても同じことがいえる。
【００１９】以上、実施例について詳述したが透明電極
膜材料としてＩＴＯに限定するものでなく、酸化錫、酸
化亜鉛でも同様の効果が得られることを確認した。また
導電性接着剤４に含む導電粒子４ａは粒子表面に酸化膜
が生じにくいものであればよく、１μｍ前後のＮｉ粒子
を単独で含む導電性接着剤、または前記ＡｇＰｄ粒子と
前記Ｎｉ粒子の混合物からなる導電性接着剤でも同様の
結果が得られることを確認した。また導電粒子４ａは、
端子電極６のアルミニウムまたはアルミニウム合金にく
い込ます必要があるため、アルミニウムまたはアルミニ
ウム合金より硬度が大きいものが望ましい。また封止材
について実施例では熱硬化系のエポキシ樹脂を用いた
が、前述したように端子電極と導電性接着剤が低抵抗で
電気接続するポイントは、端子電極のアルミニウムまた
はアルミニウムを含む合金に導電性接着剤中の導電粒子
をくい込ますことであり、ＩＣチップを回路基板に搭載
し導電性接着剤を硬化後、封止材として紫外線硬化型の
封止材を充填しＩＣチップに加重を与えながら紫外線を
照射することで実施例と同様の結果を得ることができ
る。
膜材料としてＩＴＯに限定するものでなく、酸化錫、酸
化亜鉛でも同様の効果が得られることを確認した。また
導電性接着剤４に含む導電粒子４ａは粒子表面に酸化膜
が生じにくいものであればよく、１μｍ前後のＮｉ粒子
を単独で含む導電性接着剤、または前記ＡｇＰｄ粒子と
前記Ｎｉ粒子の混合物からなる導電性接着剤でも同様の
結果が得られることを確認した。また導電粒子４ａは、
端子電極６のアルミニウムまたはアルミニウム合金にく
い込ます必要があるため、アルミニウムまたはアルミニ
ウム合金より硬度が大きいものが望ましい。また封止材
について実施例では熱硬化系のエポキシ樹脂を用いた
が、前述したように端子電極と導電性接着剤が低抵抗で
電気接続するポイントは、端子電極のアルミニウムまた
はアルミニウムを含む合金に導電性接着剤中の導電粒子
をくい込ますことであり、ＩＣチップを回路基板に搭載
し導電性接着剤を硬化後、封止材として紫外線硬化型の
封止材を充填しＩＣチップに加重を与えながら紫外線を
照射することで実施例と同様の結果を得ることができ
る。
【００２０】
【発明の効果】以上の説明により明かなように本発明の
半導体装置によれば、以下に記載されるような効果を有
する。
半導体装置によれば、以下に記載されるような効果を有
する。
【００２１】ＩＣチップと回路基板の端子電極とを低抵
抗での電気接続とするために、端子電極材料としてアル
ミニウムまたはアルミニウムをふくむ合金を用いても、
回路基板にＩＣチップを搭載し導電性接着剤を硬化した
状態、すなわち保護コート材としての封止材の塗布硬化
前でＩＣチップの取り替えが可能な状態で、導電性接着
剤の広がりについてはアルミニウム膜よりはみ出した部
分をＩＴＯ膜を通して外観的に検査が可能になり、また
電気接続は酸化膜のないＩＴＯ膜が支配的となり液晶パ
ネル、駆動ＩＣおよびその接続良否の画像検査を支障な
くおこなうことができる。この結果、多数点の電気接続
を有する液晶パネルの駆動ＩＣ実装においても高歩留り
と高信頼性を確保することが可能になる。
抗での電気接続とするために、端子電極材料としてアル
ミニウムまたはアルミニウムをふくむ合金を用いても、
回路基板にＩＣチップを搭載し導電性接着剤を硬化した
状態、すなわち保護コート材としての封止材の塗布硬化
前でＩＣチップの取り替えが可能な状態で、導電性接着
剤の広がりについてはアルミニウム膜よりはみ出した部
分をＩＴＯ膜を通して外観的に検査が可能になり、また
電気接続は酸化膜のないＩＴＯ膜が支配的となり液晶パ
ネル、駆動ＩＣおよびその接続良否の画像検査を支障な
くおこなうことができる。この結果、多数点の電気接続
を有する液晶パネルの駆動ＩＣ実装においても高歩留り
と高信頼性を確保することが可能になる。
【図１】本発明の実施例１の半導体装置における端子電
極の平面図
極の平面図
【図２】本発明の実施例１の半導体装置の端子電極を用
いたＩＣ実装体の断面図
いたＩＣ実装体の断面図
【図３】本発明の実施例１の半導体装置における端子電
極にＩＣチップを搭載した時の図２の回路基板Ａ側から
見た導電性接着剤の広がり状態を示す平面図
極にＩＣチップを搭載した時の図２の回路基板Ａ側から
見た導電性接着剤の広がり状態を示す平面図
【図４】本発明の実施例２の半導体装置における端子電
極の平面図
極の平面図
【図５】従来の半導体装置の端子電極を用いたＩＣ実装
体の断面図
体の断面図
１ ＩＣチップ ２ 電極パッド ３ 突起電極 ４ 導電性接着剤 ４ａ 導電粒子 ５ 回路基板 ６ 端子電極 ６ａ，６ｂ，６ｃ，６ｄ，６ｅ ＩＴＯ膜 ６ｐ，６ｖ，６ｗ，６ｘ，６ｙ アルミニウム膜 ７ 封止材
フロントページの続き (72)発明者 西井 利浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (10)
- 【請求項１】ＩＣチップの電極パッドに形成された複数
の突起電極に導電性接着剤を塗布して前記突起電極に対
応して複数形成された回路基板の端子電極に前記突起電
極に導電性接着剤を塗布したＩＣチップを位置合わせし
て搭載し、前記ＩＣチップと回路基板の間隙に樹脂系の
封止材を充填硬化させるＩＣチップのフェースダウン実
装であって、インジュウム ティン オキサイド（以下
ＩＴＯという）とそのＩＴＯの一部を露出した形でＩＴ
Ｏ上に形成したアルミニウムまたはアルミニウムを含む
合金で構成された前記端子電極を備え、前記導電性接着
剤が前記端子電極のＩＴＯおよびアルミニウムまたはア
ルミニウムを含む合金と直接接触する半導体装置。 - 【請求項２】導電性接着剤がアルミニウムまたはアルミ
ニウムを含む合金より硬度が大きい導電粒子を含む請求
項１記載の半導体装置。 - 【請求項３】導電性接着剤の導電粒子がＡｇＰｄ、Ｎ
ｉ、またはＡｇＰｄとＮｉの単独粒子の混合物からなる
請求項１記載の半導体装置。 - 【請求項４】樹脂系の封止材が熱硬化系、または紫外線
硬化系からなる請求項１記載の半導体装置。 - 【請求項５】端子電極がＩＴＯを下地として、前記ＩＴ
Ｏ上にアルミニウムまたはアルミニウムを含む合金の一
部または全面を重ねて形成した請求項１記載の半導体装
置。 - 【請求項６】ガラス基板と前記ガラス基板上に配線され
た回路導体の端子電極と、ＩＣチップの電極パッドに形
成された複数の突起電極に導電性接着剤を塗布し前記回
路基板の端子電極に前記ＩＣチップを位置合わせして搭
載するＩＣチップのフェースダウン実装であって、透明
電極材料と不透明電極材料で構成された前記回路基板の
端子電極を備え、前記ＩＣチップを前記回路基板に搭載
した時に導電性接着剤が端子電極の透明電極材料と不透
明電極材料に直接接触し、かつ前記ＩＣチップを前記回
路基板に搭載した時に前記導電性接着剤の広がりが前記
透明電極材料を通して観察できる半導体装置。 - 【請求項７】透明電極材料がＩＴＯまたは酸化錫、酸化
亜鉛からなる請求項６記載の半導体装置。 - 【請求項８】不透明電極材料がアルミニウムまたはアル
ミニウムを含む合金からなる請求項６記載の半導体装
置。 - 【請求項９】回路基板が前記回路基板の表面に薄膜トラ
ンジスタを形成した請求項６記載の半導体装置。 - 【請求項１０】回路基板が液晶パネルである請求項６記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20091593A JPH0758151A (ja) | 1993-08-13 | 1993-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20091593A JPH0758151A (ja) | 1993-08-13 | 1993-08-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758151A true JPH0758151A (ja) | 1995-03-03 |
Family
ID=16432396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20091593A Pending JPH0758151A (ja) | 1993-08-13 | 1993-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
| JP2009224505A (ja) * | 2008-03-14 | 2009-10-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
1993
- 1993-08-13 JP JP20091593A patent/JPH0758151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
| JP2009224505A (ja) * | 2008-03-14 | 2009-10-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI253033B (en) | Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus | |
| US7288437B2 (en) | Conductive pattern producing method and its applications | |
| US20080099916A1 (en) | Bonding structure and method of fabricating the same | |
| JP2564728B2 (ja) | 半導体集積回路チップの実装方法 | |
| US7390734B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| JPH08250551A (ja) | フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板 | |
| TW200426962A (en) | Method of manufacturing semiconductor device, flexible substrate, and semiconductor device | |
| EP0645807B1 (en) | Semiconductor device | |
| US6417686B1 (en) | Display panel test device | |
| JPH0758151A (ja) | 半導体装置 | |
| JPS6243138A (ja) | 液晶表示装置のｉｃ実装構造 | |
| US10831073B1 (en) | Liquid crystal on silicon display and a method of forming the same | |
| JPH08297291A (ja) | フリップチップ方式の液晶表示素子 | |
| JP3092880B2 (ja) | パネルの実装方法 | |
| JP3323692B2 (ja) | フリップチップ方式の液晶表示素子 | |
| JP2000150584A (ja) | 半導体素子実装装置 | |
| JP3340779B2 (ja) | 半導体装置 | |
| KR100258719B1 (ko) | 칩온 글래스용 패널구조 | |
| JPH1013002A (ja) | 半導体素子の実装方法 | |
| JPH07297541A (ja) | 基板の回路実装方法 | |
| JPH07152045A (ja) | 液晶表示装置 | |
| KR100487423B1 (ko) | 액정표시장치모듈의실장방법 | |
| JPH0521521A (ja) | 液晶パネル | |
| JP2006237484A (ja) | 半導体チップ，同半導体チップの製造方法および表示パネル | |
| JPH059031B2 (ja) |