KR100487423B1 - 액정표시장치모듈의실장방법 - Google Patents

액정표시장치모듈의실장방법 Download PDF

Info

Publication number
KR100487423B1
KR100487423B1 KR1019940019428A KR19940019428A KR100487423B1 KR 100487423 B1 KR100487423 B1 KR 100487423B1 KR 1019940019428 A KR1019940019428 A KR 1019940019428A KR 19940019428 A KR19940019428 A KR 19940019428A KR 100487423 B1 KR100487423 B1 KR 100487423B1
Authority
KR
South Korea
Prior art keywords
bare chip
mounting
bonding
liquid crystal
crystal display
Prior art date
Application number
KR1019940019428A
Other languages
English (en)
Other versions
KR960008388A (ko
Inventor
백영상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019940019428A priority Critical patent/KR100487423B1/ko
Publication of KR960008388A publication Critical patent/KR960008388A/ko
Application granted granted Critical
Publication of KR100487423B1 publication Critical patent/KR100487423B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 TFT-LCD(Thin FilmTransistor- Liquid Crystal Display) 모듈실장에 관한 것으로, 특히 최소의 실장면적으로 패키지화(Package 化)하여 실장전후에 전기적인 접속여부를 테스트하는데 적당하도록한 액정표시장치 모듈의 실장방법에 관한 것이다.
상기와 같은 본 발명의 액정표시장치 모듈의 실장방법은 절연필름상에 메탈패턴을 형성하는 공정과, 베어칩의 전극에 도전성 범프를 형성하여 상기의 절연필름상에 베어칩을 본딩하는 공정과, 상기의 배어칩을 보호하기 위한 인캡슐레이션(encapsulation) 공정을 실시하고 실장테스트를 하는 공정과, 상기의 실장테스트를 거친 베어칩을 메인패널에 본딩하는 공정을 포함하여 구성됨을 특징으로 한다.

Description

액정표시장치 모듈의 실장방법
본 발명은 TFT-LCD(Thin film Transistor - Liquid crystal Display) 모듈실장에 관한 것으로, 특히 최소의 실장면적으로 패키지화(Package 化)하여 실장전후에 전기적인 접속여부를 테스트 하는데 적당하도록한 액정표시장치 모듈의 실장방법에 관한 것이다.
일반적으로 액정표시장치 모듈의 실장은 TFT-LCD를 구동하기 위한 구동신호를 공급하는 구동 IC를 TFT-LCD 패널에 접속하는 것을 말한다.
이하, 첨부된 도면을 참고하여 종래의 액정표시장치 모듈의 실장방법에 대하여 설명하면 다음과 같다.
제 1 도 (a) 내지 (c)는 종래의 액정표시장치 모듈의 실장구조를 나타낸 단면도이다.
먼저, 제 1 도 (a)에서와 같이 TFT-LCD의 메인패널(Main Panel)(1)에 베어칩(Bare Chip) (2)을 다이본딩(Die Bonding)한후 와이어(wire)(3)를 이용하여 패널전극(Panel El etrode)에 베어칩(Bare Chip)(2)을 직접 접속하는 와이어 본딩방식이 있고, 제 1 도 (b)에서와 같이, 베이스필름(Base Film)(5)에 베어칩(Bare Chip)(2)이 접속된 패키지(package)를 메인패널(1)의 전극(Panel Electrode)에 실장하는 TAB(Tape Auto mated Bonding) 방식이 있다.
TAB 방식은 베어칩(2)에 형성된 패드(PAD)에 칩범핑(Chip Bumping) 공정을 한후, 베이스필름(5)상에 금속패터닝으로 형성된 인너리드선(Inner Lead)과 베어칩(2)의 도전성 범프(4)와 본딩하는 ILB(Inner Lead Bonding) 공정을 하고, 베어칩(2)의 아우터리드선(Outer Lead)을 메인패널(1)에 본딩하는 OLB(Outer Lead Bonding) 공정을 포함하여 이루어진다.
그리고, 제 1 도 (c)에서와 같이 리드부가 없기 때문에 미세 피치(pitch)화가 가능한 COG(Chip On Glass) 방식은 베어칩(2)에 도전성 범프(4)를 형성하여 메인패널(1)의 전극에 직접 접속하는 방식으로 이루어진다.
상기와 같은 와이어본딩, TAB, COG 등의 실장방법에 있어서, 최근에는 메인시스템(Main System)의 소형화 경향에 따라 베어칩을 메인패널에 직접 실장하는 COG 실장 방법이 많이 사용되고 있다.
그러나 상기와 같은 종래의 액정표시장치 모듈의 실장구조에 있어서는 베어칩을 패널에 실장한 후에는 실장테스트가 불가하여 구동테스트만을 실시하게 되므로 칩범핑(Chip Bumping)과 패널본딩(Panel Bonding)에서 발생하는 불량에 대해서는 문제점해결(repair)이 어렵다.
또한, TAB(Tape Automated Bonding) 방식으로는 베어칩의 전면에 패드가 구성된 Area Pad 방식의 칩에 대해서는 실장이 어려운 문제점이 있었다.
본 발명은 상기와 같은 종래의 액정표시장치 모듈의 실장방법의 문제점을 해결하기 위하여 안출한 것으로서, 최소의 실장면적으로 패키지화(Package 化)하여 실장전후에 실장테스트가 가능한 액정표시장치 모듈의 실장방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 액정표시장치 모듈의 실장방법은 절연필름 상에 메탈패턴을 형성하는 공정과, 베어칩의 전극에 도전성-범프를 형성하여 상기의 절연필름상에 베어칩을 본딩하는 공정과, 상기의 베어칩을 보호하기 위한 인캡슐레이션(encapsulation) 공정을 실시하고 실장테스트를 하는 공정과, 상기의 실장테스트를 거친 베어칩을 메인패널에 본딩하는 공정을 포함하여 구성됨을 특징으로 한다. 이하, 첨부된 도면을 참고하여 본 발명의 액정표시장치 모듈의 실장방법에 대하여 상세히 설명하면 다음과 같다.
본 발명의 액정표시장치 모듈의 실장구조를 나타낸 평면도인 제 2 도 (a)와 단면도인 제 2 도 (b)에서와 같이, 릴(reel)형태의 절연필름(22)상에 금속을 증착하여 베어칩(21)의 전극에 패드가 정합되도록 형성되고 각각의 리드선(24)에 테스트용 패드(23)가 형성되도륵 금속패턴을 형성하고, 베어칩(21)의 전극에 도전성 범프(26)를 형성하여 상기의 금속패턴이 형성된 절연필름(22)상에 베어칩(21)을 하기의 플립칩(Filp Chip) 방식으로 본딩한다.
상기의 절연필름(22)상에 베어칩(21)을 본딩하는 공정으로는 베어칩(21)의 전극과 메탈패턴의 패드를 직접본딩(Direct Bonding)하거나, 이방성 도전필름 또는 Ag 페이스프(Ag Paste), UV 경화수지 등을 사용하여 본딩한다.
이어, 절연필름(22)상에 베어칩(21)을 보호하기 위하여 인캡슐레이션(encapsulation)공정으로 보호용 수지(27)층을 형성하고, 상기의 테스트용 패드(23)를 이용하여 범핑(bumping)이나 본딩(bonding)공정에서 발생한 불량을 검출하기 위하여 실장테스트를 실시한다.
상기의 실장테스트를 통과한 절연필름(22)상에 본딩된 베어칩(21)을 이방성 도전필름이나 솔더링(soldering)방식으로 메인패널(25)에 COG(Chip On Glsss) 방식으로 접속한다.
상기와 같은 본 발명의 액정표시장치 모듈의 실장방법은 절연필름상의 메탈패턴에 베어칩(Bare Chip)본딩이 1차로 이루어지고 메인패널에서 솔더링(soldering) 방식이나 이방성 도전필름방식을 이용하여 본딩하므로 메인패널의 전극재질에 대한 금속의 제한요소 및 온도, 압력과 같은 외부제한요소의 영향을 고려하지 않아도 된다.
또한, 메인패널의 베어칩을 실장하기 전에 실장테스트를 실시하므로 칩범핑(Chip Bumping)이나 본딩(bonding) 공정으로 인한 불량을 제거하기 위한 REPAIR 공정을 하지 않게되어 메인패널에 가해지는 스트레스를 줄일수 있다.
그리고 절연필름상에 플립칩방식으로 베어칩을 본딩한 패키지(package)형태이므로 칩의 실장면적이 작아지고 기존의 TAB 방식으로는 실현이 어려운, 칩의 전면에 패드가 있는 Area 패드방식의 칩에도 이용할 수 있는 효과가 있다.
제 1 도 (a) 내지 (c)는 종래의 액정표시장치 모듈의 실장구조를 나타낸 단면도
제 2 도 (a)는 본 발명의 액정표시장치 모듈의 실장구조를 나타낸 평면도
(b)는 본 발명의 액장표시장치 모듈의 실장구조를 나타낸 단면도
*도면의 주요부분에 대한 부호의 설명*
21 : 베어칩 22 : 절연필름
23 : 테스트용 패드 24 : 리드선
25 : 메인패널 26 : 도전성 범프
27 : 보호용 수지

Claims (3)

  1. 절연필름상에 금속을 증착하여 베어칩의 전극에 패드가 정합되고 각각의 리드선에 테스트용 패드가 형성되도록 금속패턴을 형성하는 공정과,
    상기 베어칩의 전극과 상기 절연필름상의 패드를 본딩하는 공정과,
    상기 베어칩을 보호하기 위한 인캡슐레이션 공정을 실시하는 공정과,
    상기 테스트용 패드를 이용하여 상기 베어칩의 실장 불량 여부를 테스트하는 공정과,
    상기 테스트를 거친 베어칩을 메인패널에 본딩하는 공정을 포함하여 구성됨을 특징으로 하는 액정표시장치 모듈의 실장방법.
  2. 제 1 항에 있어서,
    절연필름상에 베어칩을 본딩하는 공정은 플립칩(Flip Chip)방식으로 이루어지는 것을 특징으로 하는 액정표시장치 모듈의 실장방법.
  3. 제 1 항에 있어서,
    절연필름상의 베어칩을 메인패널에 본딩하는 공정은 COG(Chip On Glass) 방식으로 이루어지는 것을 특징으로 하는 액정표시장치 모듈의 실장방법.
KR1019940019428A 1994-08-06 1994-08-06 액정표시장치모듈의실장방법 KR100487423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019428A KR100487423B1 (ko) 1994-08-06 1994-08-06 액정표시장치모듈의실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019428A KR100487423B1 (ko) 1994-08-06 1994-08-06 액정표시장치모듈의실장방법

Publications (2)

Publication Number Publication Date
KR960008388A KR960008388A (ko) 1996-03-22
KR100487423B1 true KR100487423B1 (ko) 2005-08-01

Family

ID=37303825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019428A KR100487423B1 (ko) 1994-08-06 1994-08-06 액정표시장치모듈의실장방법

Country Status (1)

Country Link
KR (1) KR100487423B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100133B1 (ko) * 2004-11-08 2011-12-30 엘지디스플레이 주식회사 씨오지방식의 액정표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200445141Y1 (ko) * 2008-06-04 2009-07-02 유명자 책자용 스프링 홀더

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0694429A (ja) * 1991-06-24 1994-04-05 Mitsubishi Electric Corp 表面実装部品半田付外観検査方法
US5329157A (en) * 1992-07-17 1994-07-12 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0694429A (ja) * 1991-06-24 1994-04-05 Mitsubishi Electric Corp 表面実装部品半田付外観検査方法
US5329157A (en) * 1992-07-17 1994-07-12 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100133B1 (ko) * 2004-11-08 2011-12-30 엘지디스플레이 주식회사 씨오지방식의 액정표시장치

Also Published As

Publication number Publication date
KR960008388A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
JPH02273946A (ja) 半導体装置の実装構造および実装方法
KR100278479B1 (ko) 엑스레이 디텍터 및 그 제조방법_
KR100487423B1 (ko) 액정표시장치모듈의실장방법
TW200426962A (en) Method of manufacturing semiconductor device, flexible substrate, and semiconductor device
KR100252051B1 (ko) 휨 방지막을 구비하는 탭 테이프
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JPH08304845A (ja) 液晶表示装置
KR19980040087A (ko) 액정표시장치
KR20000066953A (ko) 액정 패널의 데이터 패드부
KR20000007892A (ko) 액정 표시 장치용 패널
JP2000150584A (ja) 半導体素子実装装置
JPH11271793A (ja) テープキャリアパッケージおよび液晶表示装置
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
KR100816335B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JP3096192B2 (ja) Ｉｃの実装構造および液晶ディスプレイ駆動用ｉｃの実装方法
KR100239781B1 (ko) 액정표시장치
KR0172899B1 (ko) 티씨피 구조
KR20080018027A (ko) 탭 패키지 및 탭 패키지 리워크 방법
JPH06152192A (ja) 半導体チップの実装方法
KR940004363B1 (ko) Lcd의 칩온글래스(cog) 패키지 구조 및 그 제작방법
KR960000219B1 (ko) 반도체 패키지 및 그 제조방법
KR100196290B1 (ko) 봉지 댐을 갖는 탭(tab) 캐리어 및 그를 이용한 탭 패키지
KR19990031941A (ko) 탭 아이.시와 이를 채용한 액정표시소자모듈 및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030611

Effective date: 20050225

Free format text: TRIAL NUMBER: 2003101002270; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030611

Effective date: 20050225

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

EXPY Expiration of term